JP2002196362A - 液晶表示装置およびその製造方法 - Google Patents

液晶表示装置およびその製造方法

Info

Publication number
JP2002196362A
JP2002196362A JP2000393896A JP2000393896A JP2002196362A JP 2002196362 A JP2002196362 A JP 2002196362A JP 2000393896 A JP2000393896 A JP 2000393896A JP 2000393896 A JP2000393896 A JP 2000393896A JP 2002196362 A JP2002196362 A JP 2002196362A
Authority
JP
Japan
Prior art keywords
light
shielding film
liquid crystal
upper
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000393896A
Other languages
English (en)
Inventor
Masahiro Fujiwara
Akihiro Oda
明博 織田
正弘 藤原
Original Assignee
Sharp Corp
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp, シャープ株式会社 filed Critical Sharp Corp
Priority to JP2000393896A priority Critical patent/JP2002196362A/ja
Publication of JP2002196362A publication Critical patent/JP2002196362A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Abstract

(57)【要約】 【課題】 上下の遮光膜の間からTFTに入射してくる
光を遮って、TFTのオフ電流の増加を防ぐ。 【解決手段】 液晶層を挟んで対向配置された一対の基
板の一方に、マトリクス状に配置されたITO電極11
2からなる画素電極と、それに接続されたTFTと、T
FTの上部遮光膜110、下部遮光膜102を有する液
晶表示装置において、下部遮光膜102と上部遮光膜1
10を、TFTの周囲で概略接続する。

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、液晶表示装置およ
びその製造方法に関し、特に、プロジェクター用液晶表
示装置に好適なアクティブマトリクス型液晶表示装置お
よびその製造方法に関する。

【0002】

【従来の技術】アクティブマトリクス型液晶表示装置
は、図9の等価回路に示すように、1画素毎にソースバ
スライン401と画素との間を薄膜トランジスタ(以
下、TFTと称する)により接続した構造を有してい
る。この液晶表示装置は、一定周期でTFT404をオ
ン状態にしてソースバスライン401から画素容量(液
晶容量405+補助容量406)に電荷を充電した後、
TFT404をオフ状態にして電荷を保持するという動
作を繰り返している。なお、この図9において、402
はゲートバスライン、403は補助容量線である。

【0003】上記液晶表示装置において、画素容量に充
電された電荷を1周期の間保持できなければ、コントラ
ストの低下およびクロストーク等の問題が発生する。こ
のため、TFTのオフ電流としては、通常、1pA以下
であることが要求される。しかしながら、TFTの材料
として通常用いられるアモルファスシリコンや多結晶シ
リコンは、光照射によりキャリヤを生成するため、TF
Tに光が照射されるとオフ電流の増加を招くことにな
る。

【0004】ノートブック型パーソナルコンピュータや
カメラ等に用いられている直視型の液晶表示装置(液晶
パネル)においては、入射光量が数千lxと低いため、
問題となることは少ない。しかし、プロジェクター用の
液晶パネルでは、液晶パネルへの入射光量が100万l
xを超えるため、遮光対策が必須となる。

【0005】このため、従来においては、図10に示す
ように、TFTの上に上部車庫うまく309、下に下部
遮光膜302を設けてTFTに光が入射しないようにさ
れてきた。なお、この図10において、301は基板、
303はベースコート層、304は多結晶シリコン、3
05はゲート絶縁膜、306はゲート電極、307は補
助容量線、308は第1および第2の層間絶縁膜(ここ
では境界を図示していない)、310は第3の層間絶縁
膜、311はITO電極、312〜315は入射光であ
る。

【0006】なお、特公平3−52611号には、TF
Tの上下に遮光膜を設け、さらに、遮光膜とTFTの間
の絶縁膜を、屈折率の異なる膜を積層して形成すること
により、照明光および外光がTFTに与える影響をなく
す構造が提案されている。この従来技術は、本発明と同
様に、TFTの上下遮光膜の間から入射してくる光を遮
光するためのものであるが、本発明では屈折率の異なる
膜を積層しておらず、本発明とこの従来技術とは異なる
ものである。

【0007】また、特開平11−311805号には、
TFTの上側に遮光性を有する樹脂材料膜を設けること
により、半導体層(活性層)に光が到達しないようにす
る構造が提案されている。この従来技術は、本発明の実
施形態2および実施形態3とTFTの構成が同じである
が、遮光膜はTFTの上側にしか設けられておらず、本
発明とは異なるものである。

【0008】また、特開平7−218902号には、T
FTの上に上側遮光部を設けると共に、画素電極の周囲
を覆うように下側遮光部を設けた構造が提案されてい
る。この従来技術は、下側遮光部がTFTの下に設けら
れておらず、本発明とは異なるものである。

【0009】さらに、特開平8−334787号には、
金属配線パターンと遮光パターンとを液晶層を挟んで互
いに交差するように設け、格子状のブラックマトリクス
を構成して個々の画素電極の周囲を遮光する構造が提案
されている。この従来技術は、画素電極の周囲を遮光す
るためのものであり、TFTの周囲を遮光する本発明と
は異なるものである。

【0010】

【発明が解決しようとする課題】しかしながら、近年、
液晶パネルの小型化およびスクリーン輝度の向上に伴っ
て、パネル表面での入射光量が1000万lxを超える
ようになってきた。

【0011】その結果、図10に示した従来の構造で
は、TFTに直接入射してくる入射光312、313は
下部遮光膜302、上部遮光膜309により遮ることが
できるが、光学系からの迷光や、遮光膜や配線パターン
による多重反射によってTFTに入射してくる入射光3
14、315を遮光することはできず、これによるオフ
電流の増加を無視できなくなってきた。

【0012】本発明は、このような従来技術の課題を解
決するべくなされたものであり、上下の遮光膜の間から
TFTに入射してくる光を遮って、TFTのオフ電流の
増加を防ぐことができる液晶表示装置およびその製造方
法を提供することを目的とする。

【0013】

【課題を解決するための手段】本発明の液晶表示装置
は、対向配置された一対の基板間に液晶層が設けられ、
一方の基板上に、マトリクス状に配置された画素電極
と、該画素電極に接続された薄膜トランジスタと、該薄
膜トランジスタの下部および上部に設けた遮光膜とを有
する液晶表示装置において、下部の遮光膜と上部の遮光
膜とを、該薄膜トランジスタの周囲を概略囲むように接
続しており、そのことにより上記目的が達成される。

【0014】前記下部の遮光膜と前記上部の遮光膜とを
接続する領域を、画素開口部の周囲に設けているのが好
ましい。

【0015】本発明の液晶表示装置の製造方法は、請求
項1または請求項2に記載の本発明の液晶表示装置を製
造する方法であって、前記下部の遮光膜と前記上部の遮
光膜との間の層に、該下部の遮光膜と該上部の遮光膜と
を接続するための溝を形成する工程と、該溝を遮光性材
料で埋め込んでから該上部の遮光膜を形成する工程とを
含み、そのことにより上記目的が達成される。

【0016】以下に、本発明の作用について説明する。

【0017】本発明にあっては、TFTの上下に設けた
遮光膜を、TFTの周囲で概略接続することにより、従
来のような上下の遮光膜の間から入射してくる光を遮光
することができる。下部の遮光膜と上部の遮光膜とを接
続する領域は、後述する実施形態1に示すように、画素
開口部の周囲に設けることができる。但し、後述する実
施形態2および実施形態3に示すように、上部の遮光膜
と下部の遮光膜が接続されていない箇所があってもよ
い。さらに、下部の遮光膜と上部の遮光膜とを接続する
ための溝を遮光性材料で埋め込んでから、上部の遮光膜
を形成することにより、接続領域のコンパクト化を図る
ことができる。

【0018】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照しながら説明する。なお、以下の実施
形態で説明する材料や成膜方法等は、一例であって、本
発明の趣旨に沿う材料や成膜方法等であれば、これらに
限られず、いずれも用いることができる。

【0019】(実施形態1)図1は、実施形態1の液晶
表示装置の構成を説明するための図である。図1Aは、
液晶層を挟んで対向配置される一対の基板の一方(TF
T側基板)を上部遮光膜208の上から見た図であり、
図1Bは、上部遮光膜208の下の構造を示す図であ
る。また、図2Aは図1のA−A’線における断面図で
あり、図2Bは図1のB−B’線における断面図であ
り、図2Cは図1のC−C’線における断面図であり、
図2Dは図1のD−D’線における断面図である。

【0020】この基板上には、図1に示すように、ゲー
トバスライン203およびソースバスライン205が互
いに交差(ここでは直交)するように設けられ、両バス
ラインで囲まれた領域に画素電極であるITO電極20
6とそれに接続されたTFT202とが設けられてい
る。また、ゲートバスライン203と平行に、補助容量
部207に接続された補助容量線(コモンライン)20
4が設けられている。

【0021】また、図2に示すように、この基板101
上には下部遮光膜102およびベースコート層103が
設けられ、その上にTFTを構成する多結晶シリコン半
導体層104が設けられている。その上にゲート絶縁膜
105を介してゲートバスライン106とその分岐部で
あるゲート電極106aおよび補助容量線113とそれ
に繋がった補助容量部113aが設けられ、ゲート電極
106aおよび補助容量部113aはゲート絶縁膜を介
して多結晶シリコン半導体層104と重畳している。そ
の上を覆って第1の層間絶縁膜107が設けられ、その
上にソースバスライン108とその分岐部であるソース
電極108aおよびドレイン電極108bが設けられて
いる。ソース電極108aおよびドレイン電極108b
は、第1の層間絶縁膜107およびゲート絶縁膜105
に設けられたコンタクトホール部において多結晶シリコ
ン半導体層104と接続している。その上を覆って第2
の層間絶縁膜109が設けられ、その上に上部遮光膜1
10および第3の層間絶縁膜111が設けられている。
その上にITO電極112が設けられ、第3の層間絶縁
膜111、上部遮光膜110および第2の層間絶縁膜1
09に設けられたコンタクトホール部においてドレイン
電極108bと接続している。

【0022】この液晶表示装置において、下部遮光膜2
01(102)は、図1Bおよび図2に示すように、T
FT202、補助容量部207、ソースバスライン20
5、ゲートバスライン203および補助容量線204の
下に広がっている。また、上部遮光膜208(110)
は、図1Aおよび図2に示すように、下部遮光膜201
と概略同じパターンとなっており、画素開口部209の
周囲の上下遮光膜の接続領域210で上部遮光膜208
と下部遮光膜201が接続されている。

【0023】本実施形態では、図1および図2から明ら
かなように、上下の遮光膜201、208がほぼ完全に
TFT202の周囲を囲む形になるので、画素電極であ
るITO電極206とTFT202との接続部を除いて
光が漏れてくる場所が無く、光入射に伴うTFTのオフ
電流の増加を大幅に改善することができる。なお、本実
施形態では、上下の遮光膜の接続領域210を画素開口
部209の周囲に設けているが、原理的にはTFTを遮
光できればよいため、TFTを概略囲むように設けてい
れば、画素開口部の周囲と異なる場所で接続してもよ
い。例えば補助容量部は本来遮光する必要がないので、
厳密にTFT部のみを遮光するように接続してもよい。

【0024】(実施形態2)図3は、実施形態2の液晶
表示装置の構成を説明するための図である。図3Aは、
液晶層を挟んで対向配置される一対の基板の一方(TF
T側基板)を上部遮光膜507の上から見た図であり、
図3Bは、上部遮光膜507の下の構造を示す図であ
る。また、図3Cは図3AのD2−D2’線における断
面図である。

【0025】本実施形態では、実施形態1と比べて、ソ
ースバスライン505上で上部遮光膜507、下部遮光
膜501の一部を無くしている。光入射が問題となるの
は、TFT502だけであるので、そこから比較的離れ
た場所の遮光については、それほど厳しくする必要はな
い。これらの開口部から入射した光がTFT502に達
するためには、上部遮光膜507、下部遮光膜501や
ソースバスライン505等の配線パターンの間を何度も
反射しながら進む必要があるので、TFT502に達す
るまでには光強度が弱まるからである。なお、図3にお
いて、503はゲートバスライン、504は補助容量
線、506は補助容量部、508はITO電極、509
は画素開口部、510は上下遮光膜の接続領域である。
ここで、接続領域510の端はソースバスラインとなっ
ているため、本質的に接続領域の開口部となる。この場
合、遮光膜の端まで接続するようにしても開口部の大き
さが実質的に変わらないため、本実施形態のように端ま
で接続させなくてもよい。このことは実施形態3につい
ても同様である。

【0026】本実施形態によれば、上記実施形態1に比
べて、開口率を高めることができること、およびソース
バスライン505の負荷容量が軽くなって、駆動回路の
負担が軽くなること等のメリットがある。なお、TFT
以外のゲートバスラインと付加容量は遮光する必要はな
いため、領域に余裕がある場合には、上下遮光膜をゲー
トバスラインや付加容量線の上で一部無くすことも可能
である。

【0027】(実施形態3)図4は、実施形態3の液晶
表示装置の構成を説明するための図である。図4Aは、
液晶層を挟んで対向配置される一対の基板の一方(TF
T側基板)を上部遮光膜607の上から見た図であり、
図4Bは、上部遮光膜607の下の構造を示す図であ
る。また、図4Cは図4AのD3−D3’線における断
面図である。

【0028】本実施形態では、実施形態1および実施形
態2と比べて、上部遮光膜607、下部遮光膜601は
ゲートバスライン603およびソースバスライン605
付近も覆っているが、上下遮光膜の接続領域610はT
FT602付近だけに設けている。上記実施形態2と同
様に、光入射が問題となるのはTFT602付近だけで
あり、そこから離れた場所ではそれほど厳密に遮光する
必要がないからである。なお、図4において、604は
補助容量線、606は補助容量部、608はITO電
極、609は画素開口部である。

【0029】本実施形態によれば、上記実施形態1に比
べてソースバスライン付近の接続領域がなくなるので、
開口率を大きく取ることができ、実施形態2に比べて遮
光性が良くなる等のメリットがある。

【0030】図5は、上記実施形態1の液晶表示装置の
製造工程について説明するための図である。この図5
は、図1のA−A’線部分における断面図である。

【0031】まず、透明基板801上に、下部遮光膜と
なるWをスパッタリングにより厚み150nmに成膜す
る。なお、遮光膜としては、金属(Ta等)、シリサイ
ド(WSi等)、Si膜等、さらにはこれらの積層膜等
を用いることができる。なお、遮光膜は、光入射側(上
部遮光膜の上層および下部遮光膜の下層)の反射率を大
きく、その反対側(上部遮光膜の下層および下部遮光膜
の上層)の反射率を小さくするのが望ましい。これは、
光吸収によるTFTの温度上昇を避けることができるた
めである。これらの遮光膜は、スパッタリングやCVD
法等により容易に成膜することができる。次に、レジス
トパターンを形成後、ドライエッチングにより所望の形
状に加工し、レジストを除去して下部遮光膜802を形
成する(図5A(a))。

【0032】次に、ベースコート膜803として、Si
2をTEOSプラズマCVD法により厚み500nm
に成膜する(図5A(b))。その後、a−Si膜をプ
ラズマCVD法により厚み50nmに成膜し、脱水素ア
ニール(450℃、1h)を行い、エキシマレーザーア
ニール(350mJ/cm2)により、多結晶シリコン
を形成する。次に、レジストパターンを形成してドライ
エッチングにより所望の形状に加工し、Siパターン
(多結晶シリコン)804を形成する(図5A
(c))。

【0033】続いて、ゲート絶縁膜805としてSiO
2をTEOSプラズマCVD法により厚み100nmに
成膜する(図5A(d))。次に、ゲートバスラインお
よびゲート電極となるWをスパッタリングにより厚み4
00nmに成膜し、下部遮光膜802と同様に加工して
ゲートバスラインおよびゲート電極806を形成する。
このとき、付加容量線および付加容量部も同時に形成す
る(図5A(e))。

【0034】その後、全面にP+を5E13/cm2、8
0kVで注入した後(図5B(a))、レジストパター
ン807を形成して、P+1E15/cm2、80kVで
注入する(図5B(b))。レジスト除去後、熱アニー
ル(600℃、4h)を行って、注入した不純物の活性
化を行う。

【0035】次に、第1層間絶縁膜808としてSiO
2をTEOSプラズマCVD法により厚み700mmに
成膜する(図5B(c))。その後、コンタクトホール
用のレジストパターンを形成後、ドライエッチングによ
りソース/ドレインコンタクトホール、およびゲートコ
ンタクトホールを形成する。次に、TiN/AlSiを
スパッタリングにより各々厚み200nm/400nm
に成膜し、遮光膜等と同様に加工して、ソースバスライ
ン、ソース電極810およびドレイン電極809を形成
する(図5B(d))。

【0036】続いて、第2層間絶縁膜811としてSi
2を、第1層間絶縁膜808と同様にして、厚み50
0mmに成膜する(図5C(a))。その後、上部遮光
膜812、下部遮光膜802を接続するためのコンタク
トホールを、ソース/ドレインコンタクトホール、およ
びゲートコンタクトホールと同様にして形成する。次
に、上部遮光膜となるWを厚み150nmに成膜して、
下部遮光膜802と同様に加工して上部遮光膜812を
形成する(図5C(b))。

【0037】その後、第3層間絶縁膜813としてSi
2を、第1層間絶縁膜808および第2層間絶縁膜8
11と同様にして、厚み300mmに成膜する(図5C
(c))。その後、ドレイン電極809とITO電極8
14を接続するためのコンタクトホールを、ソース/ド
レインコンタクトホール、およびゲートコンタクトホー
ルと同様にして形成する。次に、ITOをスパッタリン
グにより成膜して、所望の形状に加工することによりI
TO電極814を形成し、TFT側基板が完成する(図
5D)。その後、一般的な液晶プロセスを経て、液晶パ
ネルを作製した。

【0038】なお、上記実施形態2および実施形態3に
ついても、マスクパターンを変更することにより、同時
に作製した。また、従来例として、図1および図2と同
じ遮光パターンで、上下の遮光膜を接続しないサンプル
についても、同時に作製した。

【0039】次に、このようにして作製した液晶パネル
について、クロストークの評価を行った。液晶パネルを
プロジェクターにセットして、図6に示すように、画面
中央に黒ウィンドウを表示し、その周囲を中間調表示と
した場合、オフ電流が高いと、後から書き込まれるウィ
ンドウパターンのデータが、先に書き込まれた画素に書
き込まれてしまう。この結果、ウィンドウパターンの上
にクロストークが見られるので、正常な領域Bとクロス
トーク領域Aの透過率差を測定することにより、オフ電
流の大小を評価することができる。本実験では、光を対
向基板側から入射した。このとき、液晶パネルの光入射
側の照度は約1000万lxであった。測定結果を下記
表1に示す。

【0040】

【表1】 この表1から、本発明の実施形態1〜実施形態3の方
が、従来例に比べてクロストークが小さいことが分か
る。さらに、実施形態2および実施形態3でも、かなり
クロストーク低減の効果が見られるので、実施形態1に
比べて開口率を大きくできる点では有利である。

【0041】(実施形態4)図7は、実施形態4の液晶
表示装置の構成を説明するための図である。図7は、図
1のB−B’線に相当する部分の断面図である。

【0042】上部遮光膜711、下部遮光膜702を接
続する場合、通常は、層間絶縁膜にコンタクトホールを
形成して、上部遮光膜となる遮光性材料を成膜してパタ
ーニングを行う。しかしながら、多くの場合、上部遮光
膜711と下部遮光膜702の間の絶縁層は1ミクロン
程度になるので、上下の遮光膜702、711を接続す
るためには上部遮光膜のコンタクト部における段差カバ
レッジが問題となる。この問題に対応するためには、コ
ンタクトホールのエッジのテーパを緩やかにする等の対
策が採られる。しかし、テーパを緩やかにするとコンタ
クト領域のサイズが大きくなり、開口率に影響を与え
る。

【0043】そこで、本実施形態では、上下の遮光膜7
02、711を接続するコンタクト領域710を遮光性
材料で埋め込んでから、上部遮光膜711を形成するこ
とにより、コンパクトなコンタクト領域を実現すること
ができる。なお、図7において、701は基板、703
はベースコート層、704は多結晶シリコン、705は
ゲート絶縁膜、706はゲート電極、707は補助容量
線、708は第1層間絶縁膜、709は第2層間絶縁
膜、712は第3層間絶縁膜、713はITO電極であ
る。

【0044】図8は、本実施形態の液晶表示装置の製造
工程について説明するための図である。この図8は、図
1のB−B’線に相当する部分の断面図である。なお、
上下の遮光膜の接続工程が異なるのみで、他の工程は上
記実施形態と同様であるので、上下遮光膜を接続する工
程についてのみ説明する。

【0045】上記実施形態と同様にして、基板1001
上に下部遮光膜1002、ベースコート層1003、多
結晶シリコン1004、ゲート絶縁膜1005、ゲート
電極1006、補助容量線1007、第1層間絶縁膜1
008および第2層間絶縁膜1009を形成した後(図
8A(a))、上記実施形態と同様にして、上下の遮光
膜を接続するコンタクト領域1010を形成する(図8
A(b))。

【0046】次に、スパッタリングによりTiNを厚み
200nm、WをCVD法により厚み800nmに成膜
して、コンタクト領域埋め込み膜1011とする(図8
A(c))。なお、Wは一般に密着性が悪いので、ここ
では下層のバッファメタルとしてTiNを設けている。
続いて、RIEによりエッチバックを行って、表面の不
要なW/TiNを除去して、コンタクト領域にのみW/
TiNのパターン(コンタクト領域埋め込みパターン)
1012を形成する(図8B(a))。その後、上記実
施形態と同様にして、上部遮光膜1013を形成する
(図8B(b))。

【0047】このような遮光性材料によるコンタクト領
域(溝)の埋め込みは、ICでは一般的に用いられてい
る技術であり、一般に「埋め込みコンタクト」と称され
ている。この方法は、高アスペクト比(コンタクト深さ
/コンタクト径)のコンタクトを接続するための一般的
な技術である。本実施形態では、上下の遮光膜を接続す
る際にこの技術を用いることにより、接続のための溝を
狭くして開口率を大きくすることができる。

【0048】図8Cは、本実施形態におけるコンタクト
部の埋め込みの様子を示す図である。WをCVD法によ
り成膜する場合、成膜条件を設定することにより、段差
に沿ってW膜が成膜されていく。従って、コンタクト径
の半分以上を成膜すれば、コンタクト部をWによって埋
め込むことができる。この後、全面をエッチングしてコ
ンタクト部以外のWを除去することにより、コンタクト
部を埋め込むことができる。

【0049】これ以外にも、溝を形成して遮光性材料を
成膜した後、CMPにより表面を研磨して、溝の領域の
みを残すといった手法を用いることも可能である。この
方法は、ICで配線パターンの形成等に利用されてい
る。

【0050】

【発明の効果】以上詳述したように、本発明によれば、
TFTの上下に設けた遮光膜を、TFTの周囲で概略接
続することにより、従来のような上下の遮光膜の間から
入射してくる光を遮光することができる。さらに、下部
の遮光膜と上部の遮光膜とを接続するための溝を遮光性
材料で埋め込んでから、上部の遮光膜を形成することに
より、接続領域のコンパクト化を図ることができる。

【図面の簡単な説明】

【図1A】実施形態1の液晶表示装置において、TFT
側基板を上部遮光膜の上から見た図である。

【図1B】実施形態1の液晶表示装置において、上部遮
光膜の下の構造を示す図である。

【図2A】図1のA−A’線における断面図である。

【図2B】図1のB−B’線における断面図である。

【図2C】図1のC−C’線における断面図である。

【図2D】図1のD−D’線における断面図である。

【図3A】実施形態2の液晶表示装置において、TFT
側基板を上部遮光膜の上から見た図である。

【図3B】実施形態2の液晶表示装置において、上部遮
光膜の下の構造を示す図である。

【図3C】図3AのD2−D2’線における断面図であ
る。

【図4A】実施形態3の液晶表示装置において、TFT
側基板を上部遮光膜の上から見た図である。

【図4B】実施形態3の液晶表示装置において、上部遮
光膜の下の構造を示す図である。

【図4C】図4AのD3−D3’線における断面図であ
る。

【図5A】(a)〜(e)は実施形態1の液晶表示装置
の製造工程について説明するための図であり、図1のA
−A’線部分における断面図である。

【図5B】(a)〜(d)は実施形態1の液晶表示装置
の製造工程(図5Aの続き)について説明するための図
であり、図1のA−A’線部分における断面図である。

【図5C】(a)〜(c)は実施形態1の液晶表示装置
の製造工程(図5Bの続き)について説明するための図
であり、図1のA−A’線部分における断面図である。

【図5D】実施形態1の液晶表示装置の製造工程(図5
Cの続き)について説明するための図であり、図1のA
−A’線部分における断面図である。

【図6】実施形態1〜実施形態3および従来例の液晶パ
ネルについて行った、クロストークの評価方法を説明す
るための図である。

【図7】実施形態4の液晶表示装置の構成を説明するた
めの図であり、図1のB−B’線に相当する部分の断面
図である。

【図8A】(a)〜(c)は実施形態4の液晶表示装置
の製造工程について説明するための図であり、図2のB
−B’線に相当する部分の断面図である。

【図8B】(a)および(b)は実施形態4の液晶表示
装置の製造工程(図8A)について説明するための図で
あり、図2のB−B’線に相当する部分の断面図であ
る。

【図8C】実施形態4におけるコンタクト部の埋め込み
の様子を示す図である。

【図9】アクティブマトリクス型液晶表示装置の等価回
路を示す図である。

【図10】従来の液晶表示装置の構成を説明するための
断面図である。

【符号の説明】

101 基板 102 下部遮光膜 103 ベースコート層 104 多結晶シリコン半導体層 105 ゲート絶縁膜 106 ゲートバスライン 106a ゲート電極 107 第1の層間絶縁膜 108 ソースバスライン 108a ソース電極 108b ドレイン電極 109 第2の層間絶縁膜 110 上部遮光膜 111 第3の層間絶縁膜 112 ITO電極 113 補助容量線 113a 補助容量部 201 下部遮光膜 202 TFT 203 ゲートバスライン 204 補助容量線(コモンライン) 205 ソースバスライン 206 ITO電極 207 補助容量部 208 上部遮光膜 209 画素開口部 210 上下遮光膜の接続領域 301 基板 302 下部遮光膜 303 ベースコート層 304 多結晶シリコン 305 ゲート絶縁膜 306 ゲート電極 307 補助容量線 308 第1および第2の層間絶縁膜 309 上部遮光膜 310 第3の層間絶縁膜 311 ITO電極 312〜315 入射光 401 ソースバスライン 402 ゲートバスライン 403 補助容量線 404 TFT 405 液晶容量 406 補助容量 501 下部遮光膜 502 TFT 503 ゲートバスライン 504 補助容量線 505 ソースバスライン 506 補助容量部 507 上部遮光膜 508 ITO電極 509 画素開口部 510 上下遮光膜の接続領域 601 下部遮光膜 602 TFT 603 ゲートバスライン 604 補助容量線 605 ソースバスライン 606 補助容量部 607 上部遮光膜 608 ITO電極 609 画素開口部 610 上下遮光膜の接続領域 701 基板 702 下部遮光膜 703 ベースコート層 704 多結晶シリコン705 ゲート絶縁膜 706 ゲート電極 707 補助容量線 708 第1層間絶縁膜 709 第2層間絶縁膜 710 上下遮光膜のコンタクト領域 711 上部遮光膜 712 第3層間絶縁膜 713 ITO電極 801 透明基板 802 下部遮光膜 803 ベースコート膜 804 Siパターン(多結晶シリコン) 805 ゲート絶縁膜 806 ゲートバスラインおよびゲート電極 807 レジストパターン 808 第1層間絶縁膜 809 ドレイン電極 810 ソースバスライン、ソース電極 811 第2層間絶縁膜 812 上部遮光膜 813 第3層間絶縁膜 814 ITO電極 1001 基板 1002 下部遮光膜 1003 ベースコート層 1004 多結晶シリコン 1005 ゲート絶縁膜 1006 ゲート電極 1007 補助容量線 1008 第1層間絶縁膜 1009 第2層間絶縁膜 1010 上下の遮光膜を接続するコンタクト領域 1011 コンタクト領域埋め込み膜 1012 コンタクト領域埋め込みパターン 1013 上部遮光膜

フロントページの続き Fターム(参考) 2H091 FA35Y FB08 FC02 FC10 FC26 FD04 FD22 GA13 LA03 MA07 2H092 GA59 JA25 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 JB42 JB51 JB57 JB63 JB69 KA07 MA05 MA07 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA28 MA35 MA37 MA41 NA27 NA29 PA09 5C094 AA16 AA22 AA25 BA03 BA43 CA19 DA14 EA04 EA07 ED15 5F110 AA06 AA21 BB01 CC02 DD02 DD13 EE04 EE44 FF02 FF30 GG02 GG13 GG25 GG45 HJ01 HJ04 HJ13 HJ23 HL01 HL05 HL11 HL23 NN03 NN23 NN35 NN41 NN42 NN46 NN48 NN54 NN72 NN73 PP03 PP35 QQ11

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 対向配置された一対の基板間に液晶層が
    設けられ、 一方の基板上に、マトリクス状に配置された画素電極
    と、該画素電極に接続された薄膜トランジスタと、該薄
    膜トランジスタの下部および上部に設けた遮光膜とを有
    する液晶表示装置において、 下部の遮光膜と上部の遮光膜とを、該薄膜トランジスタ
    の周囲を概略囲むように接続している液晶表示装置。
  2. 【請求項2】 前記下部の遮光膜と前記上部の遮光膜と
    を接続する領域を、画素開口部の周囲に設けている請求
    項1に記載の液晶表示装置。
  3. 【請求項3】 請求項1または請求項2に記載の液晶表
    示装置を製造する方法であって、 前記下部の遮光膜と前記上部の遮光膜との間の層に、該
    下部の遮光膜と該上部の遮光膜とを接続するための溝を
    形成する工程と、 該溝を遮光性材料で埋め込んでから該上部の遮光膜を形
    成する工程とを含む液晶表示装置の製造方法。
JP2000393896A 2000-12-25 2000-12-25 液晶表示装置およびその製造方法 Withdrawn JP2002196362A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000393896A JP2002196362A (ja) 2000-12-25 2000-12-25 液晶表示装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000393896A JP2002196362A (ja) 2000-12-25 2000-12-25 液晶表示装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002196362A true JP2002196362A (ja) 2002-07-12

Family

ID=18859614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000393896A Withdrawn JP2002196362A (ja) 2000-12-25 2000-12-25 液晶表示装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002196362A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007248956A (ja) * 2006-03-17 2007-09-27 Epson Imaging Devices Corp 電気光学装置および電子機器
JP2008225144A (ja) * 2007-03-14 2008-09-25 Seiko Epson Corp 電気光学装置および電子機器
JP2010078840A (ja) * 2008-09-25 2010-04-08 Seiko Epson Corp 電気光学装置及び電子機器
US8207531B2 (en) 2009-08-25 2012-06-26 Canon Kabushiki Kaisha Thin film transistor, display device using thin film transistor, and production method of thin film transistor
WO2018142822A1 (ja) * 2017-02-01 2018-08-09 ソニー株式会社 表示装置および投射型表示装置
US10620494B2 (en) 2017-12-27 2020-04-14 Seiko Epson Corporation Electro-optical device and electronic apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007248956A (ja) * 2006-03-17 2007-09-27 Epson Imaging Devices Corp 電気光学装置および電子機器
JP2008225144A (ja) * 2007-03-14 2008-09-25 Seiko Epson Corp 電気光学装置および電子機器
JP2010078840A (ja) * 2008-09-25 2010-04-08 Seiko Epson Corp 電気光学装置及び電子機器
US8207531B2 (en) 2009-08-25 2012-06-26 Canon Kabushiki Kaisha Thin film transistor, display device using thin film transistor, and production method of thin film transistor
WO2018142822A1 (ja) * 2017-02-01 2018-08-09 ソニー株式会社 表示装置および投射型表示装置
US10620494B2 (en) 2017-12-27 2020-04-14 Seiko Epson Corporation Electro-optical device and electronic apparatus

Similar Documents

Publication Publication Date Title
EP1256836B1 (en) LCD with bus lines overlapped by pixel electrodes and insulating layer therebetween
US6774397B2 (en) Semiconductor device
US5622814A (en) Method for fabricating active substrate
JP3901902B2 (ja) 液晶表示装置
US7220612B2 (en) Liquid crystal display device and fabricating method thereof
US7705355B2 (en) Thin-film transistor display devices having composite electrodes
KR101183361B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100657387B1 (ko) 박막 트랜지스터 및 그 제조방법과 그것을 구비한 액정표시장치
JP4785229B2 (ja) 半導体装置の作製方法
US5737049A (en) Liquid crystal display device having storage capacitors of increased capacitance and fabrication method therefor
US7129105B2 (en) Method for manufacturing thin film transistor array panel for display device
US7704859B2 (en) Electro-optical apparatus, electronic apparatus, and method of manufacturing electro-optical apparatus
EP0372821B1 (en) Liquid crystal display panel with reduced pixel defects
KR100266189B1 (ko) 액티브매트릭스액정디스플레이패널및그것을위한배선설계방법
US6980262B2 (en) Liquid crystal display and fabrication method thereof
US5966190A (en) Array substrate for displaying device with capacitor lines having particular connections
US6747712B2 (en) Fringe field switching liquid crystal display device and method for manufacturing the same
JP3475268B2 (ja) 超高開口率液晶表示素子とその製造方法
CN100444013C (zh) 液晶显示器件及其制造方法
US5965916A (en) Thin-film transistor structure for liquid crystal display having black matrixes connected to a gate line
US7515217B2 (en) Fabricating method of a pixel structure having electrical field shielding layer and storage capacitor with three transparent electrodes
US6819385B2 (en) Transflective pixel structure
US6927809B2 (en) Active matrix substrate and display device
US8058651B2 (en) Thin film transistor array substrate and method for manufacturing the same
JP3964223B2 (ja) 薄膜トランジスタ装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080304