JP3504993B2 - アクティブマトリクス回路 - Google Patents
アクティブマトリクス回路Info
- Publication number
- JP3504993B2 JP3504993B2 JP02618995A JP2618995A JP3504993B2 JP 3504993 B2 JP3504993 B2 JP 3504993B2 JP 02618995 A JP02618995 A JP 02618995A JP 2618995 A JP2618995 A JP 2618995A JP 3504993 B2 JP3504993 B2 JP 3504993B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- source
- tft
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
【０００１】
【発明の利用分野】本発明は、液晶ディスプレー等の電
気光学装置に用いられる薄膜トランジスタ（ＴＦＴ）を
スイッチング素子として有するアクティブマトリクス回
路もしくは該アクティブマトリクス回路を用いた電気光
学装置に関する。 【０００２】 【従来の技術】アクティブマトリクス回路は、各画素電
極への信号の伝達をトランジスタやダイオード等のアク
ティブ素子を用いてスイッチングして、画像を表示する
という方法で、画像表示能力に優れるため、フラット・
パネル・ディスプレー（ＦＰＤ）の中心技術として注目
されている。中でも、スイッチング素子としてＴＦＴを
もちいたものにおいては、極めて良好な画像が表示で
き、パソコンや投影（プロジェクター）表示装置に使用
して市販されている。 【０００３】ＴＦＴを用いたアクティブマトリクス回路
は、１枚の基板の上に、ＴＦＴのゲイト電極を制御する
ための複数のゲイト線（ゲイトバスラインともいう）と
ＴＦＴのソースに接続して、画像情報を伝達するための
複数のソース線（ソースバスラインともいう）とを概略
直交して形成せしめたものである。各ゲイト線とソース
線との交点には１つ以上の画素電極が設けられ、画素電
極はＴＦＴのドレインと接続されている。 【０００４】一方、アクティブマトリクス回路と対向す
る基板にも電極が形成され、これには通常、一様な電圧
が印加される。そして、アクティブマトリクス回路と対
向基板の間には適当な電気光学応答性を有する材料、例
えば、液晶が挟持される。アクティブマトリクス回路に
おいて、ゲイト線に信号を印加して、ＴＦＴをＯＮ状態
として、ソース線に何らかの信号を送るとＴＦＴを通っ
た信号（電荷）が画素電極に印加される。この状態で、
ゲイト線の信号をＯＦＦにすると、画素電極に保持され
た電荷はＴＦＴを通って戻ることができないので、次に
ゲイト線にＯＮの信号が印加されるまで保持されること
となる。（厳密には、さまざまなルートを通って、電荷
は漏出する。） 【０００５】 【発明が解決しようとする課題】上述のようにアクティ
ブマトリクス回路には、ＴＦＴやソース線、ゲイト線が
形成されているため、これらが光を透過するのを妨げて
いた。すなわち、全面積のうち、画像表示に使用できる
面積比（開口率という）は小さいものであった。典型的
には３０〜６０％であった。特に、強力な光源をアクテ
ィブマトリクス回路に照射する投影型表示装置において
は、開口率が小さいということは、入射された光の多く
がＴＦＴや液晶材料等に吸収されて、これらが発熱し、
その特性の劣化をもたらす原因となった。本発明はこの
ような問題に鑑みてなされたものであり、開口率の向上
を図るものである。 【０００６】 【課題を解決するための手段】本発明は、ＴＦＴのチャ
ネルを覆って、ソース線を設けたことを特徴とする。本
発明においては、ＴＦＴは、基板上に薄膜半導体領域、
ゲイト線（ゲイト電極）、層間絶縁物、ソース線の順に
積層されたトップゲイト型のものでも、基板上にゲイト
線（ゲイト電極）、薄膜半導体領域、層間絶縁物、ソー
ス線の順に積層されたボトムゲイト型のものでもよい。
ただし、通常のアクティブマトリクス回路においてボト
ムゲイト型ＴＦＴを用いる場合には、層間絶縁物を設け
ないのであるが、本発明においては、チャネルとソース
線との絶縁をおこなうために、層間絶縁物が必要であ
る。 【０００７】 【作用】図９、図１０には従来のアクティブマトリクス
回路におけるＴＦＴの配置例を示す。ゲイト線１９とソ
ース線２１は概略直交して配置されているが、ゲイト線
から支線２０をだして、これを薄膜半導体領域に重ねる
ことにより、ＴＦＴのゲイト電極として利用する。薄膜
半導体領域の一端では画素電極２２とコンタクト２５を
形成し、他の一端ではソース線とコンタクト２４を形成
する。 【０００８】薄膜半導体領域のうちゲイト線と概略重な
る部分がチャネル２３であり、これは、図９、図１０に
示されるようにソース線２１からは離れて形成されてい
た。このようにゲイト線の支線２０を形成することはＴ
ＦＴの専有面積を増大させ、開口率を低下させる一因で
あった。 【０００９】本発明では、このような支線２０に相当す
るものは設けず、また、チャネルをソース線の下に設け
ることにより、ＴＦＴの専有面積を低下させ、開口率を
向上させることができる。また、ＴＦＴのチャネルは光
の影響を受けやすく、通常はＴＦＴ素子全体を覆って、
さらに遮光膜を形成するため、より開口率が低下するの
であるが、本発明においてはチャネルを覆ってソース線
が設けられて、これが外光を遮蔽するため、特に遮光膜
を形成する必要もなく、開口率の向上には極めて有効で
あった。 【００１０】このような構造のアクティブマトリクス回
路は投影型表示装置には極めて有効であった。すなわ
ち、投影型表示装置では、前述の通り、高い開口率が要
求されることに加えて、強力な光源が照射されるために
ＴＦＴの遮光対策が絶対に必要であったからである。本
発明においては、ソース線の情報より投影用光源が照射
される構造とすれば、ＴＦＴのチャネルがソース線によ
って確実に遮光されるので問題はなかった。以下に実施
例を示し、さらに詳細に本発明を説明する。 【００１１】 【実施例】 〔実施例１〕図１〜図７に本実施例を示す。まず、基板
もしくは、基板上に適当な下地絶縁膜を形成した絶縁表
面１の上に、図１に示すようなコンタクト形成用パッド
部３、５とその間のチャネル形成部４を有する厚さ１０
０〜１５００Å、例えば、８００Åの島状薄膜シリコン
領域２を形成した。シリコン領域はアモルファスシリコ
ンでも多結晶シリコンでもよい。（図１） 【００１２】次に厚さ１２００Åの酸化珪素によってゲ
イト絶縁膜６を成膜した。さらに、燐を適量混入させ
て、導電性を良くした多結晶シリコン膜を３０００Åの
厚さに減圧ＣＶＤ法で成膜し、これをエッチングして、
ゲイト線７を形成した。ゲイト線には、多結晶シリコン
以外にもアルミニウムやタンタル等の金属材料を用いて
もよい。特にアルミニウムを用いるとゲイト線のシート
抵抗を下げる上で有効であった。（図２） 【００１３】そして、イオンドーピング法によって、島
状シリコン領域２に、ゲイト線７をマスクとして自己整
合的に不純物（ここでは燐）を注入し、不純物領域８
（ソース）、９（ドレイン）を形成した。この際には、
ゲイト電極の下部には不純物領域が形成されず、チャネ
ル４となる。ドーピング後は適切な手段（例えば、熱ア
ニールやレーザーアニール等）によって、ドーピングさ
れた不純物の活性化をおこなってもよかった。（図３） 【００１４】その後、プラズマＣＶＤ法により酸化珪素
膜もしくは窒化珪素膜１０を２０００〜１００００Å、
例えば、５０００Åの膜厚で成膜した。このようにして
第１の層間絶縁物を形成した。そして、これにシリコン
領域のコンタクト用パッド３に達するコンタクトホール
１１を形成した。（図４） 【００１５】その後、アルミニウム膜を５０００Åの厚
さにスパッタリング法によって成膜し、これをエッチン
グして、ソース線１２を形成した。先の工程によって形
成されたコンタクトホール１１においてソース線１２は
ソース８とコンタクトを形成した。（図５） 【００１６】さらに、厚さ２０００〜５０００Å、例え
ば、０００Åの窒化珪素膜もしくは酸化珪素膜によって
第２の層間絶縁物１３を形成し、これに、島状シリコン
領域のコンタクト用パッド５に達するコンタクトホール
を形成した。そして、スパッタ方によって厚さ１０００
ÅのＩＴＯ膜を堆積し、これをエッチングして、画素電
極１４を形成した。（図６） 本実施例では、図７に示すように、ＴＦＴのチャネルの
方向（ソースからドレインへ向かう方向）はソース線と
平行である。これは、図１０に示される従来のＴＦＴに
比較して特徴的である。 【００１７】本実施例に限らず、本発明では、チャネル
４がソース線１２の下に位置するため、従来のＴＦＴと
は異なり、チャネル４に隣接するソースやドレインの一
部がソース線と重なって寄生容量が生じる。このうち、
アクティブマトリクス回路の動作において問題となるの
は、ドレイン９とソース線１２との間に形成される寄生
容量１５である。しかしながら、図６から明らかなよう
に、ドレイン９とソース線１２とは第１の層間絶縁物１
０によって隔てられていること、および、重なりの生じ
る部分の島状シリコン領域の幅を十分に狭くできるこ
と、さらには、当該重なりは画素電極１４の面積に比較
して十分に小さいこと、等の理由から画像表示に大きな
影響を及ぼすことはない。 【００１８】〔実施例２〕図８に本実施例を示す。作製
工程については、実施例１と同様とした。本実施例で
は、島状シリコン領域を概略コの字型もしくはＵ字型に
形成し、これを横断してゲイト線を形成した。このた
め、２つのチャネル（すなわち、ＴＦＴ）１６、１７が
形成された。そして、島状シリコン領域の一端をソース
線とコンタクトさせるとともにチャネル１６上にソース
せん形成した。他の一端は画素電極とコンタクトさせ
た。 【００１９】すなわち、図８に示されるように、本実施
例では、１画素に２つの直列のＴＦＴが形成された構造
となる。この構造では画素からの漏洩電流が低減できる
ことが知られている（特公平３−３８７５５）が、本実
施例では、従来のようなゲイト線から支線を設ける必要
がないので、よりＴＦＴの専有面積を小さく、開口率を
向上させることができる。本実施例でも、左側のＴＦＴ
のドレイン（右側のＴＦＴのソースでもある）とソース
線との間に重なり（寄生容量）１８が生じるが、本実施
例では、実施例１の場合と比較して、寄生容量１８と画
素電極の間にＴＦＴが１つ挿入されているので、さら
に、その影響は限定されたものとなる。（図８） 【００２０】 【発明の効果】本発明によって、アクティブマトリクス
回路の開口率を向上させることができ、よって、これを
用いた電気光学装置の表示特性を向上させることができ
た。このように、本発明は工業上有益である。
気光学装置に用いられる薄膜トランジスタ（ＴＦＴ）を
スイッチング素子として有するアクティブマトリクス回
路もしくは該アクティブマトリクス回路を用いた電気光
学装置に関する。 【０００２】 【従来の技術】アクティブマトリクス回路は、各画素電
極への信号の伝達をトランジスタやダイオード等のアク
ティブ素子を用いてスイッチングして、画像を表示する
という方法で、画像表示能力に優れるため、フラット・
パネル・ディスプレー（ＦＰＤ）の中心技術として注目
されている。中でも、スイッチング素子としてＴＦＴを
もちいたものにおいては、極めて良好な画像が表示で
き、パソコンや投影（プロジェクター）表示装置に使用
して市販されている。 【０００３】ＴＦＴを用いたアクティブマトリクス回路
は、１枚の基板の上に、ＴＦＴのゲイト電極を制御する
ための複数のゲイト線（ゲイトバスラインともいう）と
ＴＦＴのソースに接続して、画像情報を伝達するための
複数のソース線（ソースバスラインともいう）とを概略
直交して形成せしめたものである。各ゲイト線とソース
線との交点には１つ以上の画素電極が設けられ、画素電
極はＴＦＴのドレインと接続されている。 【０００４】一方、アクティブマトリクス回路と対向す
る基板にも電極が形成され、これには通常、一様な電圧
が印加される。そして、アクティブマトリクス回路と対
向基板の間には適当な電気光学応答性を有する材料、例
えば、液晶が挟持される。アクティブマトリクス回路に
おいて、ゲイト線に信号を印加して、ＴＦＴをＯＮ状態
として、ソース線に何らかの信号を送るとＴＦＴを通っ
た信号（電荷）が画素電極に印加される。この状態で、
ゲイト線の信号をＯＦＦにすると、画素電極に保持され
た電荷はＴＦＴを通って戻ることができないので、次に
ゲイト線にＯＮの信号が印加されるまで保持されること
となる。（厳密には、さまざまなルートを通って、電荷
は漏出する。） 【０００５】 【発明が解決しようとする課題】上述のようにアクティ
ブマトリクス回路には、ＴＦＴやソース線、ゲイト線が
形成されているため、これらが光を透過するのを妨げて
いた。すなわち、全面積のうち、画像表示に使用できる
面積比（開口率という）は小さいものであった。典型的
には３０〜６０％であった。特に、強力な光源をアクテ
ィブマトリクス回路に照射する投影型表示装置において
は、開口率が小さいということは、入射された光の多く
がＴＦＴや液晶材料等に吸収されて、これらが発熱し、
その特性の劣化をもたらす原因となった。本発明はこの
ような問題に鑑みてなされたものであり、開口率の向上
を図るものである。 【０００６】 【課題を解決するための手段】本発明は、ＴＦＴのチャ
ネルを覆って、ソース線を設けたことを特徴とする。本
発明においては、ＴＦＴは、基板上に薄膜半導体領域、
ゲイト線（ゲイト電極）、層間絶縁物、ソース線の順に
積層されたトップゲイト型のものでも、基板上にゲイト
線（ゲイト電極）、薄膜半導体領域、層間絶縁物、ソー
ス線の順に積層されたボトムゲイト型のものでもよい。
ただし、通常のアクティブマトリクス回路においてボト
ムゲイト型ＴＦＴを用いる場合には、層間絶縁物を設け
ないのであるが、本発明においては、チャネルとソース
線との絶縁をおこなうために、層間絶縁物が必要であ
る。 【０００７】 【作用】図９、図１０には従来のアクティブマトリクス
回路におけるＴＦＴの配置例を示す。ゲイト線１９とソ
ース線２１は概略直交して配置されているが、ゲイト線
から支線２０をだして、これを薄膜半導体領域に重ねる
ことにより、ＴＦＴのゲイト電極として利用する。薄膜
半導体領域の一端では画素電極２２とコンタクト２５を
形成し、他の一端ではソース線とコンタクト２４を形成
する。 【０００８】薄膜半導体領域のうちゲイト線と概略重な
る部分がチャネル２３であり、これは、図９、図１０に
示されるようにソース線２１からは離れて形成されてい
た。このようにゲイト線の支線２０を形成することはＴ
ＦＴの専有面積を増大させ、開口率を低下させる一因で
あった。 【０００９】本発明では、このような支線２０に相当す
るものは設けず、また、チャネルをソース線の下に設け
ることにより、ＴＦＴの専有面積を低下させ、開口率を
向上させることができる。また、ＴＦＴのチャネルは光
の影響を受けやすく、通常はＴＦＴ素子全体を覆って、
さらに遮光膜を形成するため、より開口率が低下するの
であるが、本発明においてはチャネルを覆ってソース線
が設けられて、これが外光を遮蔽するため、特に遮光膜
を形成する必要もなく、開口率の向上には極めて有効で
あった。 【００１０】このような構造のアクティブマトリクス回
路は投影型表示装置には極めて有効であった。すなわ
ち、投影型表示装置では、前述の通り、高い開口率が要
求されることに加えて、強力な光源が照射されるために
ＴＦＴの遮光対策が絶対に必要であったからである。本
発明においては、ソース線の情報より投影用光源が照射
される構造とすれば、ＴＦＴのチャネルがソース線によ
って確実に遮光されるので問題はなかった。以下に実施
例を示し、さらに詳細に本発明を説明する。 【００１１】 【実施例】 〔実施例１〕図１〜図７に本実施例を示す。まず、基板
もしくは、基板上に適当な下地絶縁膜を形成した絶縁表
面１の上に、図１に示すようなコンタクト形成用パッド
部３、５とその間のチャネル形成部４を有する厚さ１０
０〜１５００Å、例えば、８００Åの島状薄膜シリコン
領域２を形成した。シリコン領域はアモルファスシリコ
ンでも多結晶シリコンでもよい。（図１） 【００１２】次に厚さ１２００Åの酸化珪素によってゲ
イト絶縁膜６を成膜した。さらに、燐を適量混入させ
て、導電性を良くした多結晶シリコン膜を３０００Åの
厚さに減圧ＣＶＤ法で成膜し、これをエッチングして、
ゲイト線７を形成した。ゲイト線には、多結晶シリコン
以外にもアルミニウムやタンタル等の金属材料を用いて
もよい。特にアルミニウムを用いるとゲイト線のシート
抵抗を下げる上で有効であった。（図２） 【００１３】そして、イオンドーピング法によって、島
状シリコン領域２に、ゲイト線７をマスクとして自己整
合的に不純物（ここでは燐）を注入し、不純物領域８
（ソース）、９（ドレイン）を形成した。この際には、
ゲイト電極の下部には不純物領域が形成されず、チャネ
ル４となる。ドーピング後は適切な手段（例えば、熱ア
ニールやレーザーアニール等）によって、ドーピングさ
れた不純物の活性化をおこなってもよかった。（図３） 【００１４】その後、プラズマＣＶＤ法により酸化珪素
膜もしくは窒化珪素膜１０を２０００〜１００００Å、
例えば、５０００Åの膜厚で成膜した。このようにして
第１の層間絶縁物を形成した。そして、これにシリコン
領域のコンタクト用パッド３に達するコンタクトホール
１１を形成した。（図４） 【００１５】その後、アルミニウム膜を５０００Åの厚
さにスパッタリング法によって成膜し、これをエッチン
グして、ソース線１２を形成した。先の工程によって形
成されたコンタクトホール１１においてソース線１２は
ソース８とコンタクトを形成した。（図５） 【００１６】さらに、厚さ２０００〜５０００Å、例え
ば、０００Åの窒化珪素膜もしくは酸化珪素膜によって
第２の層間絶縁物１３を形成し、これに、島状シリコン
領域のコンタクト用パッド５に達するコンタクトホール
を形成した。そして、スパッタ方によって厚さ１０００
ÅのＩＴＯ膜を堆積し、これをエッチングして、画素電
極１４を形成した。（図６） 本実施例では、図７に示すように、ＴＦＴのチャネルの
方向（ソースからドレインへ向かう方向）はソース線と
平行である。これは、図１０に示される従来のＴＦＴに
比較して特徴的である。 【００１７】本実施例に限らず、本発明では、チャネル
４がソース線１２の下に位置するため、従来のＴＦＴと
は異なり、チャネル４に隣接するソースやドレインの一
部がソース線と重なって寄生容量が生じる。このうち、
アクティブマトリクス回路の動作において問題となるの
は、ドレイン９とソース線１２との間に形成される寄生
容量１５である。しかしながら、図６から明らかなよう
に、ドレイン９とソース線１２とは第１の層間絶縁物１
０によって隔てられていること、および、重なりの生じ
る部分の島状シリコン領域の幅を十分に狭くできるこ
と、さらには、当該重なりは画素電極１４の面積に比較
して十分に小さいこと、等の理由から画像表示に大きな
影響を及ぼすことはない。 【００１８】〔実施例２〕図８に本実施例を示す。作製
工程については、実施例１と同様とした。本実施例で
は、島状シリコン領域を概略コの字型もしくはＵ字型に
形成し、これを横断してゲイト線を形成した。このた
め、２つのチャネル（すなわち、ＴＦＴ）１６、１７が
形成された。そして、島状シリコン領域の一端をソース
線とコンタクトさせるとともにチャネル１６上にソース
せん形成した。他の一端は画素電極とコンタクトさせ
た。 【００１９】すなわち、図８に示されるように、本実施
例では、１画素に２つの直列のＴＦＴが形成された構造
となる。この構造では画素からの漏洩電流が低減できる
ことが知られている（特公平３−３８７５５）が、本実
施例では、従来のようなゲイト線から支線を設ける必要
がないので、よりＴＦＴの専有面積を小さく、開口率を
向上させることができる。本実施例でも、左側のＴＦＴ
のドレイン（右側のＴＦＴのソースでもある）とソース
線との間に重なり（寄生容量）１８が生じるが、本実施
例では、実施例１の場合と比較して、寄生容量１８と画
素電極の間にＴＦＴが１つ挿入されているので、さら
に、その影響は限定されたものとなる。（図８） 【００２０】 【発明の効果】本発明によって、アクティブマトリクス
回路の開口率を向上させることができ、よって、これを
用いた電気光学装置の表示特性を向上させることができ
た。このように、本発明は工業上有益である。
【図面の簡単な説明】
【図１】〜
【図６】 実施例１におけるＴＦＴの作製工程を示す。
【図７】 実施例１におけるＴＦＴの回路配置を示す。
【図８】 実施例２におけるＴＦＴの回路配置を示す。
【図９】 従来例におけるＴＦＴの回路配置を示す。
【図１０】 従来例におけるＴＦＴの回路配置を示す。
【符号の説明】
１・・・・・絶縁表面
２・・・・・島状シリコン領域
３、５・・・コンタクト形成用パッド
４・・・・・チャネル
６・・・・・ゲイト絶縁膜
７・・・・・ゲイト線
８・・・・・ソース
９・・・・・ドレイン
１０・・・・・第１の層間絶縁物
１１・・・・・コンタクトホール
１２・・・・・ソース線
１３・・・・・第２の層間絶縁物
１４・・・・・画素電極
１５・・・・・寄生容量
１６、１７・・チャネル
１８・・・・・寄生容量
１９・・・・・ゲイト線
２０・・・・・ゲイト線の支線（ゲイト電極）
２１・・・・・ソース線
２２・・・・・画素電極
２３・・・・・チャネル
２４、２５・・コンタクト
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/336
G02F 1/1368
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 ソース線と、ゲート線と、画素電極と、
第１の薄膜トランジスタと、第２の薄膜トランジスタ
と、を有するアクティブマトリクス回路であって、 該第１の薄膜トランジスタのソース領域は、該ソース線
に接続され、 該第１の薄膜トランジスタのチャネル形成領域は、該ソ
ース線によって遮光され、 該第１の薄膜トランジスタのドレイン領域は、該第２の
薄膜トランジスタのソース領域と接続され、 該第２の薄膜トランジスタのドレイン領域は、該画素電
極に接続され、 該第２の薄膜トランジスタのソース領域、チャネル形成
領域、ドレイン領域は、該ソース線と重なっておらず、 該第１の薄膜トランジスタのチャネル形成領域と該第２
の薄膜トランジスタのチャネル形成領域は、同一の半導
体膜に設けられ、 該第１の薄膜トランジスタのチャネル形成領域、該第２
の薄膜トランジスタのチャネル形成領域、該ソース線
は、該画素電極と重なっておらず、 該第１の薄膜トランジスタのゲート電極及び該第２の薄
膜トランジスタのゲート電極は、該ゲート線と接続さ
れ、 該ゲート線と該半導体膜は、２回交差している ことを特
徴とするアクティブマトリクス回路。
Priority Applications (15)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02618995A JP3504993B2 (ja) | 1995-01-20 | 1995-01-20 | アクティブマトリクス回路 |
| CNB2004101019976A CN100477247C (zh) | 1994-06-02 | 1995-06-01 | 有源矩阵显示器和电光元件 |
| US08/456,404 US5650636A (en) | 1994-06-02 | 1995-06-01 | Active matrix display and electrooptical device |
| CNB951085158A CN1146056C (zh) | 1994-06-02 | 1995-06-01 | 有源矩阵显示器 |
| CNB001036394A CN1161646C (zh) | 1994-06-02 | 1995-06-01 | 有源矩阵显示器和电光元件 |
| CNB001036386A CN1230919C (zh) | 1994-06-02 | 1995-06-01 | 有源矩阵显示器和电光元件 |
| KR1019950014661A KR100288039B1 (ko) | 1994-06-02 | 1995-06-02 | 표시장치 및 전기광학장치 |
| US08/877,307 US6023074A (en) | 1994-06-02 | 1997-06-17 | Active matrix display having storage capacitor associated with each pixel transistor |
| KR1019970078593A KR100277617B1 (ko) | 1994-06-02 | 1997-12-30 | 표시장치 |
| US09/104,990 US6297518B1 (en) | 1994-06-02 | 1998-06-26 | Active matrix display and electrooptical device |
| US09/475,245 US6259117B1 (en) | 1994-06-02 | 1999-12-30 | Active matrix display having storage capacitor associated with each pixel transistor |
| US09/776,933 US6495858B1 (en) | 1994-06-02 | 2000-02-07 | Active matrix display device having thin film transistors |
| US10/267,647 US6885027B2 (en) | 1994-06-02 | 2002-10-10 | Active matrix display and electrooptical device |
| US11/113,294 US7148506B2 (en) | 1994-06-02 | 2005-04-25 | Active matrix display and electrooptical device |
| US11/636,455 US7459724B2 (en) | 1994-06-02 | 2006-12-11 | Active matrix display and electrooptical device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02618995A JP3504993B2 (ja) | 1995-01-20 | 1995-01-20 | アクティブマトリクス回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003319819A Division JP2004102291A (ja) | 2003-09-11 | 2003-09-11 | アクティブマトリクス回路及び電気光学装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08204196A JPH08204196A (ja) | 1996-08-09 |
| JP3504993B2 true JP3504993B2 (ja) | 2004-03-08 |
Family
ID=12186560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02618995A Expired - Lifetime JP3504993B2 (ja) | 1994-06-02 | 1995-01-20 | アクティブマトリクス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3504993B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6088070A (en) * | 1997-01-17 | 2000-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode |
| EP2284605A3 (en) | 1999-02-23 | 2017-10-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and fabrication method thereof |
| JP4627843B2 (ja) * | 1999-07-22 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN101009322B (zh) * | 2001-11-09 | 2012-06-27 | 株式会社半导体能源研究所 | 发光器件 |
| JP4149168B2 (ja) | 2001-11-09 | 2008-09-10 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US20120154457A1 (en) * | 2009-09-02 | 2012-06-21 | Sharp Kabushiki Kaisha | Display panel and display device |
-
1995
- 1995-01-20 JP JP02618995A patent/JP3504993B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08204196A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2622183B2 (ja) | アクティブマトリクス表示装置 | |
| JP2720862B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタアレイ | |
| US7102164B2 (en) | Semiconductor device having a conductive layer with a light shielding part | |
| US6855954B1 (en) | Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor | |
| TW580603B (en) | Liquid crystal display apparatus | |
| JPH1031235A (ja) | 液晶表示装置 | |
| US7057675B2 (en) | Liquid crystal display device and the fabricating method thereof comprising pixel electrode completely covering adjacent gate line and adjacent channel region unconnected to the pixel electrode | |
| JP3587040B2 (ja) | 薄膜半導体装置及び表示装置 | |
| US7344926B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH05257164A (ja) | アクティブマトリクス基板 | |
| US6580127B1 (en) | High performance thin film transistor and active matrix process for flat panel displays | |
| US6734052B2 (en) | Method of manufacturing thin film transistor | |
| JP3504993B2 (ja) | アクティブマトリクス回路 | |
| US20050073620A1 (en) | Active matrix substrate and display device having the same | |
| JP2690067B2 (ja) | アクティブマトリクス基板 | |
| JPH0926600A (ja) | 液晶表示装置 | |
| JPH0618921A (ja) | マトリックス型表示装置 | |
| JP3321949B2 (ja) | 薄膜トランジスタ及びそれを用いた表示装置 | |
| KR100569736B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP3536518B2 (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JP2011171437A (ja) | 表示装置 | |
| JP2004102291A (ja) | アクティブマトリクス回路及び電気光学装置 | |
| JP3259769B2 (ja) | 薄膜集積素子 | |
| JP2001305578A (ja) | 液晶表示装置 | |
| JP2007241315A (ja) | アクティブマトリクス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031212 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |