JP6120094B2 - 固体撮像装置およびその製造方法、並びに電子機器 - Google Patents

固体撮像装置およびその製造方法、並びに電子機器 Download PDF

Info

Publication number
JP6120094B2
JP6120094B2 JP2014056608A JP2014056608A JP6120094B2 JP 6120094 B2 JP6120094 B2 JP 6120094B2 JP 2014056608 A JP2014056608 A JP 2014056608A JP 2014056608 A JP2014056608 A JP 2014056608A JP 6120094 B2 JP6120094 B2 JP 6120094B2
Authority
JP
Japan
Prior art keywords
imaging device
solid
state imaging
guard ring
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014056608A
Other languages
English (en)
Other versions
JP2015029047A5 (ja
JP2015029047A (ja
Inventor
朋和 大地
朋和 大地
洋平 千葉
洋平 千葉
恭平 水田
恭平 水田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014056608A priority Critical patent/JP6120094B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN201811580767.0A priority patent/CN110010631B/zh
Priority to CN201410302531.6A priority patent/CN104282704B/zh
Priority to CN201711306001.9A priority patent/CN107833902B/zh
Priority to US14/319,941 priority patent/US9520430B2/en
Publication of JP2015029047A publication Critical patent/JP2015029047A/ja
Publication of JP2015029047A5 publication Critical patent/JP2015029047A5/ja
Priority to US15/337,216 priority patent/US9871148B2/en
Application granted granted Critical
Publication of JP6120094B2 publication Critical patent/JP6120094B2/ja
Priority to US15/830,935 priority patent/US10014417B2/en
Priority to US16/017,541 priority patent/US10490677B2/en
Priority to US16/661,648 priority patent/US10756218B2/en
Priority to US16/893,111 priority patent/US10923607B2/en
Priority to US17/152,265 priority patent/US11532762B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022416—Electrodes for devices characterised by at least one potential jump barrier or surface barrier comprising ring electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Description

本開示は、固体撮像装置およびその製造方法、並びに電子機器に関し、特に、フレア成分を抑制することができるようにする固体撮像装置およびその製造方法、並びに電子機器に関する。
半導体チップの製造工程には、ウエハ上に複数の半導体チップを形成した後、半導体チップの周囲に設けられたスクライブ領域に沿ってブレードでダイシングすることによって、個々の半導体チップに分割する工程がある。このような工程では、ダイシング時に生じるチッピングを抑制する必要がある。
また、半導体チップ内に形成された電極パッドにワイヤーボンディングする際や、検査工程において電極パッドにプローブする際に、誤って側壁に接触してもリークやダメージが発生しない構造とする必要がある。
そこで、ブレードによるダイシング時に生じるチッピングを抑制したり、ワイヤーボンディング時やプローブ時のリークやダメージを抑制するために、各種のガードリング（防止壁）を設けた固体撮像装置が提案されている（例えば、特許文献１乃至７参照）。
特開２０１２−１７８４９６号公報 特開２０１１−１１４２６１号公報 特開２０１２−２３１０２７号公報 特開２０１０−２１９４２５号公報 特開２０１０−２１２７３５号公報 特開２０１０−１０９１３７号公報 特開２００７−３２４６２９号公報
しかしながら、特許文献１の技術では、ガードリングの埋め込み材料として、金属材料が使用されており、ボンディングダメージによりクラックが入ってしまうと、金属が拡散してしまい、信頼性の低下が懸念される。また、特許文献２乃至７の技術では、その製造工程上、ガードリングの形状が、光入射面側から深くなるに従って径が徐々に大きくなる逆テーパ形状となっているため、入射光がガードリングに反射して、フレアが悪化する。
本開示は、このような状況に鑑みてなされたものであり、フレア成分を抑制することができるようにするものである。
本開示の第１の側面の固体撮像装置は、絶縁性の物質により少なくとも受光面側のシリコン層を貫通し、前記シリコン層の受光面側である上部のトップ径が底部のボトム径よりも大きい順テーパ形状となっている絶縁構造体を備え、前記絶縁構造体は、前記シリコン層を開口して露出された多層配線層の一部で形成された電極パッド部の周囲に配置されたパッド周辺ガードリングである。
本開示の第２の側面の固体撮像装置は、絶縁性の物質により少なくとも受光面側のシリコン層を貫通し、前記シリコン層の受光面側である上部のトップ径が底部のボトム径よりも大きい順テーパ形状となっている絶縁構造体を備え、前記絶縁構造体は、前記シリコン層を開口して露出された多層配線層の一部で形成された電極パッド部より外側に配置されたチップ周辺ガードリングである。
本開示の第３の側面の固体撮像装置は、少なくともフォトダイオードが形成されている第１の半導体基板と、少なくともロジック回路が形成されている第２の半導体基板とを貼り合わせて形成され、絶縁性の物質により少なくとも前記第１の半導体基板のシリコン層を貫通し、前記シリコン層の受光面側である上部のトップ径が底部のボトム径よりも大きい順テーパ形状となっている２つの絶縁構造体を備え、前記２つの絶縁構造体の間に充填された接続導体が、前記第１の半導体基板の配線層と前記第２の半導体基板の配線層のいずれとも接続されるシェアコンタクト構造を有する。
本開示の第４の側面の固体撮像装置の製造方法は、第１の基板と、フォトダイオードが形成されているシリコン層を含む第２の基板を貼り合わせた後、前記第２の基板の受光面側から、前記シリコン層を開口して露出される多層配線層の一部で形成される電極パッド部の周囲に、少なくとも前記シリコン層の深さまで縦方向に掘り込み、開口された部分に、絶縁性の物質を充填することにより、絶縁構造体としてのパッド周辺ガードリングを形成する。
本開示の第５の側面の電子機器は、絶縁性の物質により少なくとも受光面側のシリコン層を貫通し、前記シリコン層の受光面側である上部のトップ径が底部のボトム径よりも大きい順テーパ形状となっている絶縁構造体を備え、前記絶縁構造体は、前記シリコン層を開口して露出された多層配線層の一部で形成された電極パッド部の周囲に配置されたパッド周辺ガードリングである固体撮像装置を備える。
本開示の第１及び第５の側面においては、絶縁性の物質により少なくとも受光面側のシリコン層を貫通し、前記シリコン層の受光面側である上部のトップ径が底部のボトム径よりも大きい順テーパ形状となっている絶縁構造体が設けられ、前記絶縁構造体は、前記シリコン層を開口して露出された多層配線層の一部で形成された電極パッド部の周囲に配置されたパッド周辺ガードリングである。
本開示の第２の側面においては、絶縁性の物質により少なくとも受光面側のシリコン層を貫通し、前記シリコン層の受光面側である上部のトップ径が底部のボトム径よりも大きい順テーパ形状となっている絶縁構造体が設けられ、前記絶縁構造体は、前記シリコン層を開口して露出された多層配線層の一部で形成された電極パッド部より外側に配置されたチップ周辺ガードリングである。
本開示の第３の側面においては、少なくともフォトダイオードが形成されている第１の半導体基板と、少なくともロジック回路が形成されている第２の半導体基板とを貼り合わせて形成され、絶縁性の物質により少なくとも前記第１の半導体基板のシリコン層を貫通し、前記シリコン層の受光面側である上部のトップ径が底部のボトム径よりも大きい順テーパ形状となっている２つの絶縁構造体が設けられ、前記２つの絶縁構造体の間に充填された接続導体が、前記第１の半導体基板の配線層と前記第２の半導体基板の配線層のいずれとも接続されるシェアコンタクト構造を有する。
本開示の第４の側面においては、第１の基板と、フォトダイオードが形成されているシリコン層を含む第２の基板が貼り合わせられた後、前記第２の基板の受光面側から、前記シリコン層を開口して露出される多層配線層の一部で形成される電極パッド部の周囲に、少なくとも前記シリコン層の深さまで縦方向に掘り込み、開口された部分に、絶縁性の物質が充填されることにより、絶縁構造体としてのパッド周辺ガードリングが形成される。
固体撮像装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本開示の第１乃至第３の側面によれば、フレア成分を抑制することができる。
本開示に係る固体撮像装置の概略構成を示す図である。 固体撮像装置が形成される大判の半導体ウエハを示す図である。 固体撮像装置の上面構成を示す図である。 パッド開口部とチップ周辺ガードリング付近を拡大した図である。 パッド周辺ガードリングとチップ周辺ガードリングの機能を説明する図である。 パッド開口部付近の断面構成図である。 図６の固体撮像装置の製造方法について説明する図である。 図６の固体撮像装置の製造方法について説明する図である。 パッド周辺ガードリングの効果を説明する図である。 パッド周辺ガードリングの絶縁材料の充填方法の変形例を示す図である。 パッド周辺ガードリングの深さの変形例を示す図である。 電極パッド部から電源を取り出すための配線例を示す図である。 貫通電極を用いて外部接続する固体撮像装置の構成例を示す図である。 シェアコンタクト構造に利用した例を示す図である。 シェアコンタクト構造の製造方法を説明する図である。 非積層型の固体撮像装置におけるパッド開口部付近の断面構成図である。 図１６の固体撮像装置の製造方法について説明する図である。 図１６の固体撮像装置の製造方法について説明する図である。 パッド周辺ガードリングの深さの変形例を示す図である。 電極パッド部から電源を取り出すための配線例を示す図である。 第３の実施の形態の解決課題を説明する図である。 第３の実施の形態の掘り込み構造を説明する図である。 第３の実施の形態の掘り込み構造の効果を説明する図である。 第３の実施の形態の掘り込み構造をさらに説明する図である。 第３の実施の形態の掘り込み構造のその他の例を説明する図である。 第３の実施の形態に係るチップ周辺ガードリングの製造方法について説明する図である。 第４の実施の形態の画素構造を示す図である。 第４の実施の形態の固体撮像装置の製造方法について説明する図である。 第４の実施の形態の固体撮像装置の製造方法について説明する図である。 本開示に係る電子機器としての撮像装置の構成例を示すブロック図である。
以下、本開示を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．固体撮像装置の全体構成
２．第１の実施の形態（積層型の裏面照射型固体撮像装置の構成例）
３．第２の実施の形態（非積層型の裏面照射型固体撮像装置の構成例）
４．第３の実施の形態（ボーイング形状を有するガードリング構造）
５．第４の実施の形態（ボーイング形状を有する画素間トレンチ部の構造）
６．電子機器への適用例
＜１．固体撮像装置の全体構成＞
＜固体撮像装置の概略構成例＞
図１は、本開示に係る固体撮像装置の概略構成を示している。
図１の固体撮像装置１は、半導体として例えばシリコン（Si）を用いた半導体基板１２に、画素２が２次元アレイ状に配列された画素アレイ部３と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、制御回路８などが含まれる。
画素２は、光電変換素子としてのフォトダイオードと、複数の画素トランジスタを有して成る。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、及び、増幅トランジスタの４つのMOSトランジスタで構成される。
また、画素２は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有される１つのフローティングディフージョン（浮遊拡散領域）と、共有される１つずつの他の画素トランジスタとから構成される。すなわち、共有画素では、複数の単位画素を構成するフォトダイオード及び転送トランジスタが、他の１つずつの画素トランジスタを共有して構成される。
制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置１の内部情報などのデータを出力する。すなわち、制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に出力する。
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線１０を選択し、選択された画素駆動配線１０に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。すなわち、垂直駆動回路４は、画素アレイ部３の各画素２を行単位で順次垂直方向に選択走査し、各画素２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給する。
カラム信号処理回路５は、画素２の列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling：相関２重サンプリング)およびAD変換等の信号処理を行う。
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１１に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１１を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１３は、外部と信号のやりとりをする。
以上のように構成される固体撮像装置１は、CDS処理とAD変換処理を行うカラム信号処理回路５が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
＜半導体ウエハの上面構成図＞
図１の固体撮像装置１は、図２に示されるような大判の半導体ウエハ２１に複数配列されている各々の固体撮像装置１を分割したものに相当する。すなわち、大判の半導体ウエハ２１のスクライブ領域LAに沿ってブレード（図示なし）を用いてダイシングされることにより、半導体ウエハ２１が各々の固体撮像装置１に分割され、図１の固体撮像装置１が形成される。
図３は、図２の１つの固体撮像装置１の上面構成を示す図である。
また、図４は、図３において一点鎖線で示されている、所定の１か所のパッド開口部PKとチップ周辺ガードリングCG付近を拡大した図である。なお、図４においては、右側に隣接する固体撮像装置１のチップ周辺ガードリングCG付近も示している。
固体撮像装置１は、チップ領域CAとスクライブ領域LAとを有する。また、チップ領域CAは、内側の画素領域PAと、その外側に配置された周辺領域SAを有する。画素領域PAでは、複数の画素２が水平方向と垂直方向のそれぞれに並んで配置されている。画素領域PAは図１の画素アレイ部３に対応する領域であり、周辺領域SAは図１の垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、制御回路８などが配置される周辺回路部に相当する。
周辺領域SAには、複数のパッド開口部PKが設けられており、各々のパッド開口部PKには、電極パッド部PADが配置されるとともに、その電極パッド部PADの周囲を囲むようにパッド周辺ガードリングPGが配置されている。
スクライブ領域LAは、チップ領域CAの周りを囲うように位置しており、隣接する固体撮像装置１どうしの境界に相当する。スクライブ領域LAは、上述したように、各々の固体撮像装置１を分割する際に、ブレードでダイシングされる領域である。
図５は、パッド周辺ガードリングPGとチップ周辺ガードリングCGの機能を説明する図である。
パッド周辺ガードリングPGは、図５に示されるように、電極パッド部PADにワイヤーボンディングする際や検査工程において電極パッド部PADにプローブする際に、誤って側壁に接触した場合でもリークやダメージを抑制するために設けられている。
また、チップ周辺ガードリングCGは、図５に示されるように、スクライブ領域LAをブレードでダイシングする際に起こり得るチッピングを抑制するために設けられている。
以上のように、パッド周辺ガードリングPGおよびチップ周辺ガードリングCGは、リークやダメージを抑制したり、チッピングを抑制する。さらに、固体撮像装置１のパッド周辺ガードリングPGおよびチップ周辺ガードリングCGは、フレア成分を抑制する構造を有している。以下において、パッド周辺ガードリングPGを例に、その構造について詳細に説明する。
＜２．第１の実施の形態＞
＜断面構成図＞
図６は、固体撮像装置１の所定の１か所のパッド開口部PK付近の構成を示す断面図である。
図１の半導体基板１２は、図６に示されるように、第１の半導体基板としてのセンサ基板３１と、第２の半導体基板としてのロジック基板３２を貼り合わせて形成されている。センサ基板３１には、各画素２のフォトダイオードPD等が形成されている。ロジック基板３２には、周辺回路の少なくとも一部のロジック回路が形成されている。
したがって、図６は、固体撮像装置１が２枚の半導体基板を貼り合わせて形成された積層型の固体撮像装置の構成例を示している。また、図６における上側が光が入射される受光面側であって半導体基板１２の裏面側であり、図６に示される固体撮像装置１は、裏面照射型の固体撮像装置である。
センサ基板３１とロジック基板３２は、プラズマ接合または接着剤による接合により、接合界面３３で接合されている。センサ基板３１には、接合界面３３に近い側から、絶縁層４１、多層配線層４２、及びシリコン層４３が、その順に設けられている。多層配線層４２は、複数の配線層とその間の層間絶縁膜とからなる層である。そして、シリコン層４３の画素領域PAには、画素単位にフォトダイオードPDが形成されている。
シリコン層４３の上面には、反射防止膜４４と絶縁膜４５が、その順に形成されている。
反射防止膜４４の材料としては、窒化シリコン（SiN）、酸化ハフニウム（HfO2）、酸化アルミニウム（Al2O3）、酸化ジルコニウム（ZrO2）、酸化タンタル（Ta2O5）、酸化チタン（TiO2）、酸化ランタン（LA2O3）、酸化プラセオジム（Pr2O3）、酸化セリウム（CeO2）、酸化ネオジム（Nd2O3）、酸化プロメチウム（Pm2O3）、酸化サマリウム（Sm2O3）、酸化ユウロピウム（Eu2O3）、酸化ガドリニウム（Gd2O3）、酸化テルビウム（Tb2O3）、酸化ジスプロシウム（Dy2O3）、酸化ホルミウム（Ho2O3）、酸化ツリウム（Tm2O3）、酸化イッテルビウム（Yb2O3）、酸化ルテチウム（Lu2O3）、酸化イットリウム（Y2O3）などを用いることができる。
また、絶縁膜４５の材料としては、酸化シリコン（SiO2）、窒化シリコン（SiN）、酸窒化シリコン（SiON）、炭化シリコン（SiC）などのSi化合物を用いることができる。
絶縁膜４５の上側の画素領域PAには、R（Red）,G（Green）、またはB（Blue）のいずれかの色のカラーフィルタ（CF）４６が、画素単位に形成されている。カラーフィルタ（CF）４６の色は、例えば、ベイヤー配列となるように画素単位に配置されている。
画素領域PAのカラーフィルタ４６の上側には、オンチップレンズ４７が画素単位に形成されている。オンチップレンズ４７の材料には、例えば、スチレン系樹脂、アクリル系樹脂、シロキサン系樹脂等の共重合系の樹脂材料が用いられる。
一方、周辺領域SAでは、カラーフィルタ４６が形成されないので、絶縁膜４５の上には、オンチップレンズ４７の材料で平坦な膜４７ａが形成されている。
周辺領域SAのパッド開口部PKの周囲（図６では両側）には、パッド周辺ガードリングPGが、絶縁材料（非金属の材料）を用いてロジック基板３２の一部まで縦方向に貫通して埋め込まれている。パッド周辺ガードリングPGとして充填される絶縁材料は、具体的には、反射防止膜４４に利用される反射防止膜材料、絶縁膜４５に利用されるSi化合物、オンチップレンズ４７に利用される共重合系の樹脂材料のいずれかとすることができる。または、図１０を参照して後述するように、反射防止膜材料、Si化合物、樹脂材料等とエアギャップ（Air：空気、気体）の組み合わせとしてもよい。
第２の半導体基板であるロジック基板３２には、接合界面３３に近い側から、絶縁層５１、多層配線層５２、及びシリコン層５３が、その順に設けられている。
パッド開口部PKは、周辺領域SAにおいて、センサ基板３１からロジック基板３２の絶縁層５１まで縦方向（深さ方向）に開口されており、パッド開口部PKの底面となる多層配線層５２の最上層（センサ基板３１に最も近い層）に、電極パッド部PADが形成されている。
パッド開口部PKの周囲に設けられたパッド周辺ガードリングPGは、センサ基板３１の絶縁膜４５の層からロジック基板３２の絶縁層５１まで縦方向に形成されている。ここで、パッド周辺ガードリングPGは、図６において上側の入射面側のトップ径（トップ幅）が、電極パッド部PAD側の底部のボトム径（ボトム幅）よりも大きい順テーパ形状となっている。
パッド周辺ガードリングPGの下側の多層配線層５２には、配線ガードリングHGが設けられている。
固体撮像装置１のパッド周辺ガードリングPGは、このような構成することにより、以下の効果を奏する。
パッド周辺ガードリングPGは、非金属の材料（絶縁材料）を用いてセンサ基板３１の絶縁膜４５の層からロジック基板３２の絶縁層５１まで貫通して埋め込まれている。仮に、パッド周辺ガードリングPGが金属材料で形成されている場合には、ワイヤーボンディング時の側壁へのダメージにより、クラックが進行する。本開示のように、パッド周辺ガードリングPGを縦方向（上下方向）に非金属の材料で形成することで、ダメージの進行界面を分断することができ、クラックの進行を抑制することができる。
また、従来、ワイヤーボンディング時に側壁のシリコン層４３に接触した場合に、駆動時の電流経路（リークパス）となるおそれがあった。本開示のように、パッド周辺ガードリングPGを縦方向に非金属の材料で形成することで、電気的に絶縁することができ、リークを抑制することができる。
なお、図６は、パッド開口部PKの周辺に設けたパッド周辺ガードリングPGについて示したが、スクライブ領域LAの側部に配置されているチップ周辺ガードリングCGについても同様に形成されている。すなわち、チップ周辺ガードリングCGも、センサ基板３１の絶縁膜４５の層からロジック基板３２の絶縁層５１まで縦方向に貫通して非金属の材料で形成されている。
従来のチップ周辺ガードリングの構造では、ダイシングの荷重によりクラックが生じ、さらに進行することでチッピングとして一部が欠けてしまうことがあった。そして、欠けた部分が撮像面に飛散することでダメージが入ってしまい、撮像特性に影響を及ぼすことがあった。
本開示のチップ周辺ガードリングCGは、上述した構造を採用することで、クラックの進行を抑制することができ、チッピングの発生を防止することができる。
＜製造方法＞
次に、図７及び図８を参照して、図６の固体撮像装置１の製造方法について説明する。
初めに、図７Aに示されるように、それぞれ別々に製造されたセンサ基板３１とロジック基板３２が、プラズマ接合または接着剤による接合により、接合界面３３で貼り合わせられる。
センサ基板３１とロジック基板３２が貼り合わせられた後、図７Bに示されるように、例えば、CVD法により、反射防止膜４４と絶縁膜４５が順に形成される。
次に、図７Cに示されるように、例えばドライエッチング法により、パッド周辺ガードリングPGとなる部分が除去され、開口部７０が形成される。
そして、図８Aに示されるように、例えば、反射防止膜４４に利用した絶縁材料を用いて、CVD法により、センサ基板３１の上面全体が成膜され、パッド周辺ガードリングPGとなる部分である開口部７０にも絶縁材料が充填される。
そして、最上面の絶縁材料の膜がエッチバックまたはCMP（Chemical Mechanical Polishing）処理により除去されることで、図８Bに示すようにパッド周辺ガードリングPGが形成される。埋め込まれる絶縁材料は、反射防止膜４４に利用した材料の他、絶縁膜４５に利用したSi化合物、オンチップレンズ４７に利用する樹脂材料などでもよい。
その後、図８Cに示されるように、画素領域PAに対して、カラーフィルタ４６が形成された後、その上に、オンチップレンズ４７が形成される。
カラーフィルタ４６は、例えば、着色顔料とフォトレジスト樹脂とを含む塗布液を、スピンコート法などのコーティング方法によって塗布して塗膜を形成し、その塗膜をリソグラフィ技術によってパターン加工することにより形成することができる。
オンチップレンズ４７は、例えば、感光性の樹脂材料をリソグラフィ技術でパターン加工した後に、リフロー処理でレンズ形状に変形させることで形成することができる。なお、周辺領域SAの絶縁膜４５の上側は、オンチップレンズ４７の材料による平坦な膜４７ａとなる。
そして最後に、図８Dに示されるように、電極パッド部PADの上部のセンサ基板３１とロジック基板３２の絶縁層５１が、例えばドライエッチング法により除去され、パッド開口部PKが形成される。
図６の固体撮像装置１は、以上のような工程により製造することができる。
なお、上述した例では、センサ基板３１とロジック基板３２を貼り合わせて、反射防止膜４４と絶縁膜４５を形成した後で、パッド周辺ガードリングPGとなる開口部７０を形成するようにした。しかし、パッド周辺ガードリングPGとなる開口部７０の形成は、センサ基板３１とロジック基板３２を貼り合わせた後であればいつでもよい。例えば、センサ基板３１とロジック基板３２の貼り合わせ後であって、反射防止膜４４と絶縁膜４５を形成する前に、開口部７０を形成してもよい。この場合、開口部７０形成後、反射防止膜４４と絶縁膜４５が順に成膜されるので、開口部７０には反射防止膜４４と絶縁膜４５の２種類の材料が充填されて、パッド周辺ガードリングPGが形成される。また、開口部７０には、オンチップレンズ４７に利用される樹脂材料を含む３種類以上の材料が充填されてパッド周辺ガードリングPGが形成されてもよい。
スクライブ領域LAの側部に配置されているチップ周辺ガードリングCGについても、上述したパッド周辺ガードリングPGと同様の工程で形成することができる。
上述した工程によれば、センサ基板３１とロジック基板３２を貼り合わせた後で、裏面側（光入射面側）からパッド周辺ガードリングPGを形成することで、パッド周辺ガードリングPGは、図９Aに示されるように、トップ径（トップ幅）が、電極パッド部PAD側の底部のボトム径（ボトム幅）よりも大きい順テーパ形状となる。
図９Bに示されるような、トップ径がボトム径よりも小さい逆テーパ形状と比較すると、パッド周辺ガードリングPGが順テーパ形状となっていることで、入射光がパッド周辺ガードリングPGにぶつかって反射する場合に、フォトダイオードPDへの入射を抑制することができる。これにより、本開示のパッド周辺ガードリングPG及びチップ周辺ガードリングCGによれば、フォトダイオードPDに入射するフレア成分を抑制することができる。
上述したように、センサ基板３１とロジック基板３２を貼り合わせた後で裏面側からパッド周辺ガードリングPGを形成することで順テーパ形状とすることができるが、パターン加工等により、所望のテーパ角度（トップ径とボトム径との差に相当）に設定するように製造することも可能である。
上記のように、センサ基板３１とロジック基板３２を貼り合わせた後で裏面側からパッド周辺ガードリングPGを形成する場合には、貼り合わせズレによるマージンを確保する必要がない。そのため、電極パッド部PADとパッド周辺ガードリングPGとの距離（水平方向の距離）を縮小することができるので、ユニットサイズ（チップサイズ）を縮小することができる。
＜パッド周辺ガードリングPGとしての絶縁材料の充填方法の変形例＞
図１０は、パッド周辺ガードリングPGとしての絶縁材料の充填方法の変形例を示している。
図１０Aに示されるパッド周辺ガードリングPG−ａは、図８Aに示したセンサ基板３１の上面に形成された絶縁材料の膜がエッチバックまたはCMP処理されずに残存し、埋め込み部と一体とされた例を示している。なお、パッド周辺ガードリングPG−ａの材料は、上述したように、最上層の膜４７ａと同一のオンチップレンズ４７に利用する樹脂材料、反射防止膜４４に利用される反射防止膜材料、絶縁膜４５に利用されるSi化合物のいずれでもよい。
図１０Bに示されるパッド周辺ガードリングPG−ｂは、パッド周辺ガードリングPGの開口部７０の全体が絶縁材料で埋め込まれるのではなく、開口部７０の界面（表面）のみが絶縁材料で覆われ、開口部７０の中央部がエアで充填されている例を示している。
図１０Cに示されるパッド周辺ガードリングPG−ｃは、図１０Bと同様にパッド周辺ガードリングPGの開口部７０の全体が絶縁材料で埋め込まれていない例であるが、開口部７０の上面が絶縁材料で塞がれて、開口部７０の内部がエアで充填されている例を示している。
図１０B及び図１０Cのパッド周辺ガードリングPGは、１種類の絶縁材料とエアの組み合わせにより充填されて構成された例であるが、２種類以上の絶縁材料とエアの組み合わせでもよい。２種類以上の絶縁材料とエアの組み合わせでパッド周辺ガードリングPGを組み合わせる場合、絶縁材料の積層順は、反射防止膜４４に利用される反射防止膜材料、絶縁膜４５に利用されるSi化合物、オンチップレンズ４７に利用される樹脂材料、Si化合物の順とし、いずれか１種類以上の膜形成をスキップすることができる。
図１０Dに示されるパッド周辺ガードリングPG−ｄは、開口部７０に絶縁材料が埋め込まれずにエアギャップ（空洞）となっている例を示している。換言すれば、図１０Dは、開口部７０にエアのみが充填されてパッド周辺ガードリングPG−ｄが形成された例を示している。
＜パッド周辺ガードリングPGの深さの変形例＞
図１１は、パッド周辺ガードリングPGの深さの変形例を示している。
図６に示した実施の形態では、パッド周辺ガードリングPGが、センサ基板３１の絶縁膜４５の層からロジック基板３２の絶縁層５１までの深さで形成されていたが、パッド周辺ガードリングPGの深さ（縦方向の長さ）としては、少なくともセンサ基板３１のシリコン層４３まで掘り込まれていればよい。
図１１Aは、センサ基板３１のシリコン層４３だけを開口して絶縁材料を埋め込むことでパッド周辺ガードリングPG−ｅを形成した例を示している。パッド周辺ガードリングPG−ｅの下には、配線ガードリングHG−ｅが設けられている。
図１１Bは、センサ基板３１のシリコン層４３と多層配線層４２の一部までを開口して絶縁材料を埋め込むことでパッド周辺ガードリングPG−ｆを形成し、多層配線層４２の残りの一部には、配線ガードリングHG−ｆを設けた例を示している。なお、多層配線層４２のどの層までをパッド周辺ガードリングPG−ｆとするかは任意に設計することができる。
図１１A及び図１１Bに示したような構成では、接合界面３３に対してはストッパーの機能を果たすことができないため、接合界面３３のクラックに対しては弱くなる。しかし、パッド周辺ガードリングPG−ｅまたはPG−ｆの深さが浅いため、PID（Plasma Induced Damage）を小さくすることができる。また、電極パッド部PADから電源を取り出すための配線の自由度が大きい。
図１１Cは、センサ基板３１からロジック基板３２の多層配線層５２の一部までを開口して絶縁材料を埋め込むことでパッド周辺ガードリングPG−ｇを形成し、多層配線層５２の残りの一部には、配線ガードリングHG−ｇを設けた例を示している。
図１１Dは、センサ基板３１からロジック基板３２のシリコン層５３の一部までを開口して絶縁材料を埋め込むことでパッド周辺ガードリングPG−ｈを形成した例を示している。
図１１C及び図１１Dに示したような構成では、接合界面３３に対してもストッパーの機能を果たすことができるため、接合界面３３のクラックの進行を抑制することができる。その反面、PIDが大きくなる可能性があり、また、電極パッド部PADから電源を取り出すための配線の自由度が小さくなる。
＜電源取り出し配線の例＞
図１２は、電極パッド部PADから電源を取り出すための配線の例を示している。
図１２Aは、図６に示したパッド周辺ガードリングPGにおける電源取り出し配線の例を示している。すなわち、絶縁材料をロジック基板３２の絶縁層５１まで充填したパッド周辺ガードリングPGの電源取り出し配線の例を示している。
なお、図１２Aでは、電極パッド部PADの左側のパッド周辺ガードリングPGと、右側のパッド周辺ガードリングPGとで異なる２つの電源の取り出し方の例が示されている。
図１２Aの左側の例は、電極パッド部PADを延長して配線ガードリングHGと接続することにより、配線ガードリングHGを介して電極パッド部PADから電源を取り出すようにした例を示している。
一方、図１２Aの右側の例は、パッド周辺ガードリングPGの下に孤立パッド８１を設け、電極パッド部PADと接続する電源取り出し配線８２を別に設けることにより、電極パッド部PADから電源を取り出すようにした例を示している。この場合、孤立パッド８１は、電極パッド部PADや多層配線層５２の他の配線から孤立しているため、PIDを防止することができる。なお、孤立パッド８１は省略することも可能である。
図１２Bは、図１１Cに示したパッド周辺ガードリングPG−ｇにおける電源取り出し配線の例を示している。すなわち、絶縁材料をロジック基板３２の多層配線層５２まで充填したパッド周辺ガードリングPG−ｇの電源取り出し配線の例を示している。
図１２Bにおいても、電極パッド部PADの左側のパッド周辺ガードリングPG−ｇと、右側のパッド周辺ガードリングPG−ｇとで異なる２つの電源の取り出し方の例が示されている。
図１２Bの左側の例は、電極パッド部PADと配線ガードリングHG−ｇを接続することにより、配線ガードリングHG−ｇを介して電極パッド部PADから電源を取り出すようにした例を示している。
一方、図１２Bの右側の例は、パッド周辺ガードリングPG−ｇの下に孤立パッド８１を設け、電極パッド部PADと接続する電源取り出し配線８２を別に設けることにより、電極パッド部PADから電源を取り出すようにした例を示している。この場合、PIDを防止することができる。
図１２Cは、図１１Dに示したパッド周辺ガードリングPG−ｈにおける電源取り出し配線の例を示している。すなわち、絶縁材料をロジック基板３２のシリコン層５３の一部まで充填したロパッド周辺ガードリングPG−ｈの電源取り出し配線の例を示している。
図１２Cにおいても、電極パッド部PADの左側のパッド周辺ガードリングPG−ｈと、右側のパッド周辺ガードリングPG−ｈとで異なる２つの電源の取り出し方の例が示されている。
図１２Cの左側の例は、パッド周辺ガードリングPG−ｈの内側（電極パッド部PAD側）と外側に貫通電極（TSV：Through-Silicon Via）を設けて接続することにより、電極パッド部PADから電源を取り出すようにした例を示している。すなわち、パッド周辺ガードリングPG−ｈの内側に設けた貫通電極TSV１と外側に設けた貫通電極TSV２とを接続電極８３で接続し、さらに貫通電極TSV２を配線層８４と接続することで、電極パッド部PADから電源が取り出されている。
一方、図１２Cの右側の例は、ロジック基板３２のシリコン層５３を用いて電源を取り出すようにした例を示している。すなわち、ロジック基板３２のシリコン層５３に電源取り出し用の半導体領域８５を形成し、電極パッド部PADに接続した電源取り出し配線８６と接続することで、電極パッド部PADから電源が取り出されている。
＜電極パッド部からTSVで外部接続する例＞
図１３は、電極パッド部PADに対して、ワイヤーボンディングではなく貫通電極を用いて外部接続する固体撮像装置１の構成例を示している。
すなわち、図１３では、電極パッド部PADの上部が開口されておらず、パッド開口部PKが存在しない代わりに、電極パッド部PADの下側に、貫通電極TSV３が設けられている。この場合、配線ガードリングHGは、貫通電極TSV３の金属材料の熱膨張によるクラックの進行を抑制することができる。
＜シェアコンタクト構造の例＞
図１４は、パッド周辺ガードリングPGと同様の製造方法で貫通ビアを形成し、シェアコンタクト構造に利用した例を示している。
図１４において、図６と対応する部分については同一の符号を付してあり、その説明は適宜省略する。
図１４においては、貫通ビアVia１とVia２が、パッド周辺ガードリングPGと同様の製造方法でセンサ基板３１のシリコン層４３を貫通して形成されている。
そして、貫通ビアVia１とVia２の間には、接続導体９１が埋め込まれている。接続導体９１は、センサ基板３１の多層配線層４２の最上層の配線層９２ａ及び９２ｂと、ロジック基板３２の最上層の配線層９３のいずれとも接続されるシェアコンタクト構造を有している。接続導体９１は、例えば、タングステン（Ｗ）、アルミニウム（Al）、銅（Cu）などの金属材料で形成することができる。
＜シェアコンタクト構造の製造方法＞
図１５は、図１４に示したシェアコンタクト構造の製造方法を説明する図である。
初めに、図１５Aに示されるように、それぞれ別々に製造されたセンサ基板３１とロジック基板３２が接合界面３３で貼り合わせられた後、パッド周辺ガードリングPGと同様の製造方法で、貫通ビアVia１とVia２が形成される。センサ基板３１とロジック基板３２を貼り合わせた後に貫通ビアVia１とVia２を形成するので、貫通ビアVia１とVia２は順テーパ形状となる。
次に、図１５Bに示されるように、貫通ビアVia１とVia２の間のシリコン層４３、反射防止膜４４、及び絶縁膜４５が、例えばドライエッチング法により除去される。このとき、貫通ビアVia１とVia２がエッチングストッパとなるので、シリコン層４３等の除去が容易となる。
さらに、図１５Cに示されるように、センサ基板３１の配線層９２ａと配線層９２ｂの間に位置する絶縁層４１及び多層配線層４２並びにロジック基板３２の絶縁層５１が、例えばドライエッチング法により除去される。これにより、接続導体９１となる金属材料を充填する開口部９４が形成される。
そして、図１５Dに示されるように、開口部９４に、例えば、タングステン（Ｗ）、アルミニウム（Al）、銅（Cu）などの金属材料を埋め込むことにより、接続導体９１が形成される。
以上のように、接続導体９１の両脇の貫通ビアVia１とVia２を、パッド周辺ガードリングPGと同様の製造方法により光入射面側（裏面側）から形成することで、貼り合わせズレによるマージンを確保する必要がなく、ユニットサイズの縮小が可能となる。
また、貫通ビアVia１とVia２を、パッド周辺ガードリングPGと同様の製造方法により光入射面側（裏面側）から形成するので、貫通ビアVia１とVia２は順テーパ形状となり、フォトダイオードPDに入射するフレア成分を抑制することができる。
さらに、貫通ビアVia１とVia２の間のシリコン層４３等をエッチングする際、貫通ビアVia１とVia２がエッチングストッパとなるので、エッチングが容易となる。
以上説明したように、第１の実施の形態の固体撮像装置１は、少なくとも受光面側のシリコン層４３を貫通するように縦方向に掘り込み、絶縁性の物質、即ち、反射防止膜材料、Si化合物、共重合系の樹脂材料、エアの少なくとも一つを充填した絶縁構造体であるパッド周辺ガードリングPGを備える。このパッド周辺ガードリングPGは、シリコン層４３の受光面側である上部のトップ径が底部のボトム径よりも大きい順テーパ形状となっている。これにより、フォトダイオードPDに入射するフレア成分を抑制することができる。
＜３．第２の実施の形態＞
＜非積層型の固体撮像装置の例＞
上述した第１の実施の形態では、本開示のパッド周辺ガードリングPGを、２枚の半導体基板を貼り合わせた積層型の固体撮像装置に適用した例について説明したが、従来からある非積層型の裏面照射型の固体撮像装置にも適用可能である。
図１６は、固体撮像装置１が非積層型の裏面照射型の固体撮像装置である場合の、固体撮像装置１の所定の１か所のパッド開口部PK付近の構成を示す断面図である。
図１６では、第１の半導体基板である支持基板１００と、第２の半導体基板であるシリコン基板１０１の多層配線層１０２が、接合界面１０３で接合されている。
シリコン基板１０１の多層配線層１０２の上側にはシリコン層１０４が設けられ、シリコン層１０４の画素領域PAには、フォトダイオードPDが画素単位で形成されている。
シリコン層１０４の上面には、反射防止膜１０５と絶縁膜１０６が、その順に形成されている。反射防止膜１０５や絶縁膜１０６の材料としては、図６を参照して説明した各種の材料を採用することができる。
画素領域PAの絶縁膜１０６の上側には、R,G、またはBのいずれかの色のカラーフィルタ（CF）１０７が、画素単位に形成されている。カラーフィルタ１０７の色は、例えば、ベイヤー配列で配置されている。
画素領域PAのカラーフィルタ１０７の上側には、オンチップレンズ１０８が画素単位に形成されている。オンチップレンズ１０８の材料は、例えば、スチレン系樹脂、アクリル系樹脂、シロキサン系樹脂等の共重合系の樹脂材料とすることができる。
一方、周辺領域SAでは、カラーフィルタ１０７が形成されないので、絶縁膜１０６の上に、オンチップレンズ１０８の材料で平坦な膜１０８ａが形成されている。
周辺領域SAにおいて、パッド開口部PKが、裏面側の界面から多層配線層１０２の最下層の配線層まで縦方向に開口されており、多層配線層１０２の最下層の配線層に、電極パッド部PADが形成されている。
パッド開口部PKの周囲（図１６では両側）には、パッド周辺ガードリングPGが、絶縁材料（非金属の材料）を用いて多層配線層１０２の最下層の配線層に位置する孤立パッド１０９まで貫通して埋め込まれている。仮に、パッド周辺ガードリングPGが金属材料で形成されている場合には、ワイヤーボンディング時の側壁へのダメージにより、クラックが進行する。本開示のように、パッド周辺ガードリングPGを縦方向に絶縁材料で形成することで、ダメージの進行界面を分断することができ、クラックの進行を抑制することができる。
また、ワイヤーボンディング時に側壁のシリコン層１０４に接触した場合、駆動時の電流経路（リークパス）となるおそれがあるが、図１６のパッド周辺ガードリングPGは、絶縁材料で形成されているので、電気的に絶縁することができ、リークを抑制することができる。
図１６は、パッド開口部PKの周辺に設けたパッド周辺ガードリングPGの例であるが、スクライブ領域LAの側部に配置されているチップ周辺ガードリングCGについても同様に形成されている。これにより、クラックの進行を抑制することができ、チッピングの発生を防止することができる。
＜製造方法＞
図１７及び図１８を参照して、図１６の固体撮像装置１の製造方法について説明する。
初めに、図１７Aに示されるように、保持基板１３１上のシリコン層１０４にフォトダイオードPDが形成された後、シリコン層１０４の上に、電極パッド部PADおよび孤立パッド１０９を含む多層配線層１０２が形成される。
そして、図１７Bに示されるように、多層配線層１０２の上側に、プラズマ接合または接着剤による接合により、支持基板１００が貼り合わせられる。支持基板１００と多層配線層１０２の境界が接合界面１０３となる。
次に、図１７Cに示されるように、支持基板１００を含む基板全体が反転された後、反転後に上側となる保持基板１３１が剥離される。
保持基板１３１を剥離した後、図１７Dに示されるように、最も上側（裏側）となるシリコン層１０４の上面に、反射防止膜１０５と絶縁膜１０６が、その順で形成される。
次に、図１８Aに示されるように、例えばドライエッチング法により、パッド周辺ガードリングPGとなる部分が除去され、開口部１１１が形成される。
そして、図１８Bに示されるように、絶縁材料を用いて、例えばCVD法によりシリコン基板１０１の上面全体が成膜され、パッド周辺ガードリングPGとなる部分である開口部１１１にも絶縁材料が充填される。
そして、シリコン基板１０１の最上面の絶縁材料がCMP処理により除去されることで、図１８Cに示されるように、パッド周辺ガードリングPGが形成される。
なお、この例では、反射防止膜４４に利用される材料、絶縁膜４５に利用されるSi化合物、オンチップレンズ４７に利用される樹脂材料のいずれか１種類の絶縁材料が開口部１１１に充填されることによりパッド周辺ガードリングPGが形成されるが、上述したように、エアギャップと組み合わせたり、エアギャップのみで形成されてもよい。
その後、図１８Dに示されるように、画素領域PAに対して、カラーフィルタ４６とオンチップレンズ４７が形成される。また、周辺領域SAでは、電極パッド部PADの上部の多層配線層１０２、シリコン層１０４、反射防止膜１０５、絶縁膜１０６、および膜１０８ａが、例えばドライエッチング法により除去され、パッド開口部PKが形成される。
図１６の固体撮像装置１は以上のようにして製造することができる。
なお、スクライブ領域LAの側部に配置されているチップ周辺ガードリングCGについても、上述したパッド周辺ガードリングPGと同様の工程で形成することができる。
上述した製造方法によれば、支持基板１００とシリコン基板１０１を貼り合わせた後で、裏面側（光入射面側）から開口して絶縁材料を充填することによりパッド周辺ガードリングPGを形成するので、パッド周辺ガードリングPGは、図１６において上側となる光入射面側のトップ径が電極パッド部PAD側のボトム径よりも大きい順テーパ形状となる。
パッド周辺ガードリングPGが順テーパ形状となっていることで、入射光がパッド周辺ガードリングPGにぶつかって反射する場合に、フォトダイオードPDへの入射を抑制することができる。これにより、本開示のパッド周辺ガードリングPGによれば、フォトダイオードPDに入射するフレア成分を抑制することができる。
＜パッド周辺ガードリングPGの深さの変形例＞
図１９は、非積層型の固体撮像装置１におけるパッド周辺ガードリングPGの深さの変形例を示している。
非積層型の固体撮像装置１においても、パッド周辺ガードリングPGの深さとしては、少なくともシリコン層１０４まで掘り込まれていればよい。
図１９Aは、シリコン層１０４だけを開口して絶縁材料を埋め込むことでパッド周辺ガードリングPG−ｅを形成し、パッド周辺ガードリングPG−ｅの下には配線ガードリングHG−ｅを設けた例を示している。
図１９Bは、シリコン層１０４と多層配線層１０２の一部までを開口して絶縁材料を埋め込むことでパッド周辺ガードリングPG−ｆを形成し、多層配線層１０２の残りの一部に配線ガードリングHG−ｆを設けた例を示している。
＜電源取り出し配線の例＞
図２０は、非積層型の固体撮像装置１において電極パッド部PADから電源を取り出すための配線の例を示している。
図２０Aは、図１６における電極パッド部PADを延長してパッド周辺ガードリングPG下の孤立パッド１０９と接続したものを電極パッド部PAD１とし、電源取り出し配線と兼用した例を示している。
図２０Bは、パッド周辺ガードリングPGを多層配線層１０２の下から２番目の配線層までとして孤立パッド１２１を設け、多層配線層１０２の最下層においては、図１６における電極パッド部PADを延長して電極パッド部PAD２とし、電源取り出し配線と兼用した例を示している。図１６の孤立パッド１０９や図２０Bの孤立パッド１２１のように、パッド周辺ガードリングPGと接続される配線層は孤立させることで、PIDを防止することができる。
以上説明したように、第２の実施の形態の固体撮像装置１は、少なくとも受光面側のシリコン層１０４を貫通するように縦方向に掘り込み、絶縁性の物質、即ち、反射防止膜材料、Si化合物、共重合系の樹脂材料、エアの少なくとも一つを充填した絶縁構造体であるパッド周辺ガードリングPGを備える。このパッド周辺ガードリングPGは、シリコン層１０４の受光面側である上部のトップ径が底部のボトム径よりも大きい順テーパ形状となっている。これにより、フォトダイオードPDに入射するフレア成分を抑制することができる。
＜４．第３の実施の形態＞
＜ガードリング構造＞
上述した例では、パッド周辺ガードリングPGとチップ周辺ガードリングCGを、受光面側である上部のトップ径が底部のボトム径よりも大きい順テーパ形状とする構造について説明した。以下では、パッド周辺ガードリングPGとチップ周辺ガードリングCGのその他の構造について説明する。
パッド周辺ガードリングPGやチップ周辺ガードリングCGは、図２１に示されるように、半導体基板２０１に対して高アスペクト比の開口部２０２をドライエッチングにより形成し、スピンコート法によって塗布系材料２０３を回転塗布することで、開口部２０２内を塗布系材料２０３で充填して形成することができる。
しかしながら、開口部２０２の形状によっては、スピンの遠心力により、図２１に示されるように、開口部２０２上部の塗布系材料２０３が放出されることがあった。開口部２０２上部の塗布系材料２０３が放出され、塗布系材料２０３がない箇所が発生すると、その上に成膜される材料との密着性が低下し、膜剥がれ等の原因になり得る。
そこで、第３の実施の形態では、パッド周辺ガードリングPGやチップ周辺ガードリングCGとなる開口部２１２が、図２２に示されるように形成される。すなわち、開口部２１２は、その全体の深さDP３のうちの上部がボーイング形状となるように半導体基板２１１に対して形成されている。ここで、ボーイング形状とは、開口部２１２の最大径DA２を有する深さ位置DP１から上方向または下方向にいくに従って開口部２１２の径が最大径DA２よりも小さく狭められた形状をいう。従って、開口部２１２の最上面の径DA１は、最大径DA２よりも小さくなっている。なお、開口部２１２の下部の径DA３は、最上面の開口部２１２の径DA１と同一でもよい。
このように、上部がボーイング形状となるように半導体基板２１１に対して開口部２１２を形成することにより、図２３に示されるように、スピンコート法によって塗布系材料２０３を回転塗布した場合、塗布系材料２０３が開口部２１２上面で跳ね返り、開口部２１２内に滞留する。従って、開口部２１２が高アスペクト比の場合であっても、塗布系材料２０３の埋め込み性を向上させることができる。高アスペクト比の開口部２１２に対する塗布系材料２０３の埋め込み性が向上すれば、その上に成膜される材料との密着性が確保され、膜剥がれの発生を抑制することができる。
また、半導体基板２１１上面に形成された塗布系材料２０３が画素領域PAにおいて平坦化膜として使用される場合、膜厚を維持したまま開口部２１２を塗布系材料２０３で充填できるため、集光特性を保持することができる。さらに、スピンコート法で塗布系材料２０３を開口部２１２に充填することができるので、パッド周辺ガードリングPGやチップ周辺ガードリングCGを、低温で形成することができる。
図２４は、上述の効果を奏するためのボーイング形状部の配置を説明する図である。
外側に膨らんだ形状のボーイング形状部は、最大径DA２を有する部分の深さ位置DP１が、半導体基板２１１の最上面から、開口部２１２全体の深さDP３の１／２までの深さの範囲内にあり、かつ、ボーイング形状部の最上部の深さ位置DP２が、半導体基板２１１の最上面から、開口部２１２全体の深さDP３の１／５までの深さの範囲内にあればよい。
例えば、図２４に示される開口部２１２A乃至２１２Cは、最大径DA２の深さ位置DP１が、半導体基板２１１の最上面から、開口部２１２全体の深さDP３の１／２までの深さの範囲内にあり、ボーイング形状部の最上部の深さ位置DP２が、半導体基板２１１の最上面から、開口部２１２全体の深さDP３の１／５までの深さの範囲内にある。そのため、図２３で説明した効果を奏することができる。なお、開口部２１２A及び２１２Bのボーイング形状部の最上部の深さ位置DP２は、半導体基板２１１の最上面に等しい。
一方、図２４に示される開口部２１２Dは、最大径DA２の深さ位置DP１が、開口部２１２全体の深さDP３の１／２よりも深い位置にあり、ボーイング形状部の最上部の深さ位置DP２も、開口部２１２全体の深さDP３の１／５よりも深い位置にあるため、図２３で説明した効果を奏することができない。
なお、塗布系材料２０３の放出を防止するためには、上述したボーイング形状の他、例えば、図２５に示される開口部２１３のような庇形状でもよい。開口部２１３の庇形状は、最上面において内側方向に張り出した庇部２１３Aを設けることによって、最上面の径DA１が、庇部２１３A下の最大径DA２よりも小さく狭められ、最大径DA２の深さ位置DP１が半導体基板２１１の深部にある形状をいう。この場合も、庇形状の最上部の深さ位置DP２が、半導体基板２１１の最上面から、開口部２１３全体の深さDP３の１／５までの深さの範囲内にあればよい。庇形状では、最大径DA２を有する部分の深さ位置DP１は、庇形状の最上部の深さ位置DP２と同じとなる。したがって、庇形状の最上部の深さ位置DP２が、深さDP３の１／５までの深さの範囲内にあれば、最大径DA２を有する部分の深さ位置DP１も、深さDP３の１／２までの深さの範囲内に存在することになる。
なお、庇形状の開口部２１３において、最大径DA２の深さ位置DP１より下側の径は、図２５に示されるように、断面形状が直線的に変化するものでもよいし、曲線的に変化するものでもよい。
＜チップ周辺ガードリングCGの製造方法＞
図２６を参照して、ボーイング形状を有するチップ周辺ガードリングCGの製造方法について説明する。
初めに、図２６Aに示されるように、第１の半導体基板である支持基板２４１と、第２の半導体基板であるシリコン基板２４３に形成された多層配線層２４２が貼り合わされた後、シリコン基板２４３が薄肉化される。シリコン基板２４３の画素領域PAには、フォトダイオードPDが画素単位で形成されているが、図２６Aに示される領域は、チップ周辺ガードリングCGが形成される周辺領域SAであるため、フォトダイオードPDは形成されていない。図２６Aの状態は、例えば、上述した図１７Cの状態に対応する。
次に、図２６Bに示されるように、リソグラフィ技術によって、シリコン基板２４３の上面に、レジスト２４４がパターニングされる。
そして、図２６Cに示されるように、例えばドライエッチング法により、シリコン基板２４３のチップ周辺ガードリングCGとなる部分が除去され、ボーイング形状を有する開口部２１２が形成される。ボーイング形状を有する開口部２１２を形成するためのドライエッチングのプロセス条件は、例えば、ガス種SF6で流量200sccm、圧力100mTorr、バイアス電圧300Vとすることができる。なお、このプロセス条件はあくまで一例であり、その他の条件で形成することもできる。
なお、チップ周辺ガードリングCGを、ボーイング形状ではなく、図２５に示した庇形状とする場合には、図２６Dに示されるように、ドライエッチング法により、庇形状を有する開口部２１３がシリコン基板２４３に対して形成される。
次に、シリコン基板２４３上面のレジスト２４４が除去された後、図２６Eに示されるように、スピンコート法によって塗布系材料２４５が回転塗布される。これにより、開口部２１２内に塗布系材料２４５が充填されることで、チップ周辺ガードリングCGが形成される。また、シリコン基板２４３上面にも、塗布系材料２４５が平坦化膜として形成される。
この塗布工程において、開口部２１２がボーイング形状となっていることにより、塗布系材料２４５が開口部２１２上面で跳ね返り、開口部２１２内に滞留する。従って、開口部２１２が高アスペクト比の場合であっても、塗布系材料２４５を充填することが可能となる。塗布系材料２４５の粘度は、例えば、１ないし３mPa・s（パスカル秒）とすることができる。
最後に、図２６Fに示されるように、塗布系材料２４５により形成された平坦化膜の上面に、オンチップレンズ材料２４６が成膜される。
図１６に示したように、画素領域PAでは、オンチップレンズ材料２４６が画素単位にレンズ形状に成形されるが、周辺領域SAでは、オンチップレンズ材料２４６が平坦に成膜される。なお、図２６では、周辺領域SAにカラーフィルタが形成されない構成としているが、周辺領域SAにもカラーフィルタを形成しても勿論よい。
＜５．第４の実施の形態＞
＜画素間トレンチ部への適用例＞
ボーイング形状または庇形状に成形して基板深さ方向に掘り込む構造は、上述したパッド周辺ガードリングPGやチップ周辺ガードリングCG等のガードリング以外に、フォトダイオードPDを分離する画素間トレンチ部にも適用することができる。
図２７は、画素間トレンチ部にボーイング形状を有する掘り込み構造を適用した裏面照射型の画素構造の断面図を示している。
固体撮像装置１は、シリコン基板３１１と、その表面側（図中下側）に形成された多層配線層３３１と、支持基板３３２とを備える。
シリコン基板３１１は、例えば、P型（第１導電型）のシリコン基板で形成されている。シリコン基板３１１では、N型（第２導電型）の半導体領域３１２が、画素３１０ごとに形成されることにより、フォトダイオードPDが画素単位に形成されている。
各画素３１０に形成されたフォトダイオードPDどうしの間には、ボーイング形状を有する画素間トレンチ部３１３が形成されている。
画素間トレンチ部３１３の内壁面とシリコン基板３１１上面には、ピニング膜３１４が成膜されている。ピニング膜３１４は、シリコン基板３１１との界面部分において正電荷（ホール）蓄積領域が形成されて暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。ピニング膜３１４は、シリコン基板３１１上面においては、反射防止膜の機能も有する。
ピニング膜３１４は、例えば、酸化ハフニウム（ＨｆＯ２）を用いて形成される。また、二酸化ジルコニウム（ＺｒＯ２）、酸化タンタル（Ｔａ２Ｏ５）などを用いて、ピニング膜３１４を形成してもよい。
ピニング膜３１４で被膜された画素間トレンチ部３１３の内部には、透明絶縁材料３１５が埋め込まれている。また、透明絶縁材料３１５がシリコン基板３１１のピニング膜３１４上部の裏面側全面に形成されることにより、透明絶縁膜３１５Aが形成されている。透明絶縁材料３１５としては、シリコン基板３１１の屈折率よりも小さい屈折率をもつ材料が採用される。これにより、図２７に示されるように、入射光が画素間トレンチ部３１３で反射されるので、隣接する画素３１０からの入射光の漏れ込みによる混色、フレア、ブルーミングを抑制することができる。
透明絶縁膜３１５Aの上面には、例えば、LTO(Low Temperature Oxide)膜、プラズマTEOS膜などによる酸化膜３１６が形成されている。
酸化膜３１６上の画素境界部には、遮光膜３１７が形成されている。遮光膜３１７の材料としては、光を遮光する材料であればよく、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）又は銅（Ｃｕ）などを用いることができる。
遮光膜３１７を含む酸化膜３１６の上側全面には、絶縁膜３１８が形成されている。絶縁膜３１８の材料としては、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）などを用いることができる。
そして、絶縁膜３１８の上面には、平坦化膜３１９が形成され、その平坦化膜３１９の上側には、Red（赤）、Green（緑）、またはBlue（青）のカラーフィルタ３２０が画素ごとに形成される。カラーフィルタ３２０では、Red、Green、Blueの各色が、例えばベイヤー配列により配置されることとするが、その他の配列方法で配置されてもよい。
カラーフィルタ３２０の上側には、オンチップレンズ３２１が画素３１０ごとに形成されている。オンチップレンズ３２１は、例えば、スチレン系樹脂、アクリル系樹脂、スチレン−アクリル共重合系樹脂、またはシロキサン系樹脂等の樹脂系材料で形成される。オンチップレンズ３２１は入射光を集光し、オンチップレンズ３２１によって集光された入射光はカラーフィルタ３２０を介してフォトダイオードPDに効率良く入射される。
第４の実施の形態の固体撮像装置１の画素構造は、以上のように構成することができる。
なお、図２７の画素構造では、画素間トレンチ部３１３の深さがシリコン基板３１１の一部までとされている。しかし、画素間トレンチ部３１３の深さをシリコン基板３１１を貫通する深さとしてもよいし、画素間トレンチ部３１３が、シリコン基板３１１の下の多層配線層３３１まで掘り込まれていてもよい。
＜製造方法＞
図２８及び図２９を参照して、図２７の固体撮像装置１の製造方法について説明する。
初めに、図２８Aに示されるように、第１の半導体基板である支持基板３３２と、第２の半導体基板であるシリコン基板３１１の多層配線層３３１が貼り合わされた後、シリコン基板３１１が薄肉化される。シリコン基板３１１の薄肉化により、シリコン基板３１１内に画素ごとに形成されたフォトダイオードPDが、シリコン基板３１１の裏面側界面近くの位置となる。
次に、図２８Bに示されるように、リソグラフィ技術によって、シリコン基板３１１の上面に、レジスト３５１がパターニングされる。
そして、図２８Cに示されるように、例えばドライエッチング法により、シリコン基板３１１のフォトダイオードPDとフォトダイオードPDの間に、ボーイング形状を有する開口部３５２が形成される。ボーイング形状を有する開口部３５２を形成するためのドライエッチングのプロセス条件は、例えば、ガス種SF6で流量500sccm、圧力100mTorr、バイアス電圧300Vとすることができる。なお、このプロセス条件はあくまで一例であり、その他の条件で形成することもできる。
次に、シリコン基板３１１上面のレジスト３５１が除去された後、図２８Dに示されるように、開口部３５２の内壁面と、シリコン基板３１１上面に、ピニング膜３１４が成膜される。
次に、透明絶縁材料３１５がスピンコート法によって回転塗布されることにより、図２８Eに示されるように、開口部３５２の内部に透明絶縁材料３１５が充填され、画素間トレンチ部３１３が形成されるとともに、ピニング膜３１４上面に透明絶縁膜３１５Aが形成される。この塗布工程において、開口部３５２がボーイング形状となっていることにより、図２３を参照して説明したように、透明絶縁材料３１５が開口部３５２上面で跳ね返り、開口部３５２内に滞留する。従って、開口部３５２が高アスペクト比の場合であっても、透明絶縁材料３１５を充填することが可能となる。透明絶縁材料３１５の粘度は、例えば、１ないし３mPa・sとすることができる。
その後、図２９Aに示されるように、シリコン基板３１１のピニング膜３１４上面に形成された透明絶縁膜３１５Aが、所定の高さまでエッチバックされる。
そして、図２９Bに示されるように、透明絶縁膜３１５A上面に、酸化膜３１６が形成され、図２９Cに示されるように、酸化膜３１６上の画素境界部分に、遮光膜３１７が形成される。
その後、図２９Dに示されるように、絶縁膜３１８、平坦化膜３１９、カラーフィルタ３２０、及び、オンチップレンズ３２１が、順に形成される。
以上のように、第４の実施の形態の固体撮像装置１の製造方法では、画素間トレンチ部３１３となる開口部３５２がボーイング形状で形成され、透明絶縁材料３１５がスピンコート法によって開口部３５２の内部に埋め込まれる。画素間トレンチ部３１３となる開口部３５２がボーイング形状に成形されていることにより、塗布された透明絶縁材料３１５が開口部３５２の上面で跳ね返り、開口部３５２内に滞留する。従って、開口部３５２が高アスペクト比の場合であっても、透明絶縁材料３１５を充填することが可能となり、埋め込み不良に起因する不具合を低減させることができる。
以上説明したように、第３及び第４の実施の形態に係る固体撮像装置では、半導体基板の最上面よりも下の位置に最大径を有する部分を有し、半導体基板の最上面の径が最大径よりも小さい絶縁性構造体を、ガードリングや画素間トレンチ部として設けることができる。このような絶縁性構造体の構造を採用することで、内部に埋め込む絶縁性材料の埋め込み性を向上させることができる。
なお、第３及び第４の実施の形態における支持基板２４１または３３２は、ロジック回路が形成されたロジック基板とすることもできる。換言すれば、上述した第３及び第４の実施の形態は、第２の実施の形態と同様の非積層型の裏面照射型の固体撮像装置の例であるが、本開示の掘り込み構造は、第１の実施の形態と同様の積層型の固体撮像装置にも適用可能である。
＜６．電子機器への適用例＞
＜電子機器の構成例＞
さらに本開示の技術は、固体撮像装置への適用に限られるものではない。即ち、本開示の技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
図３０は、本開示に係る電子機器としての撮像装置の構成例を示すブロック図である。
図３０の撮像装置４００は、レンズ群などからなる光学部４０１、図１の固体撮像装置１の構成が採用される固体撮像装置（撮像デバイス）４０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路４０３を備える。また、撮像装置４００は、フレームメモリ４０４、表示部４０５、記録部４０６、操作部４０７、および電源部４０８も備える。DSP回路４０３、フレームメモリ４０４、表示部４０５、記録部４０６、操作部４０７および電源部４０８は、バスライン４０９を介して相互に接続されている。
光学部４０１は、被写体からの入射光（像光）を取り込んで固体撮像装置４０２の撮像面上に結像する。固体撮像装置４０２は、光学部４０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置４０２として、図１の固体撮像装置１、例えば、フレア成分を抑制した固体撮像装置を用いることができる。
表示部４０５は、例えば、液晶パネルや有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置４０２で撮像された動画または静止画を表示する。記録部４０６は、固体撮像装置４０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部４０７は、ユーザによる操作の下に、撮像装置４００が持つ様々な機能について操作指令を発する。電源部４０８は、DSP回路４０３、フレームメモリ４０４、表示部４０５、記録部４０６および操作部４０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、固体撮像装置４０２として、上述した各実施の形態に係る固体撮像装置１を用いることで、フレア成分を抑制することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置４００においても、撮像画像の高画質化を図ることができる。
また、本開示は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
なお、本開示は以下のような構成も取ることができる。
（１）
絶縁性の物質により少なくとも受光面側のシリコン層を貫通する絶縁構造体を備え、
前記絶縁構造体は、前記シリコン層の受光面側である上部のトップ径が底部のボトム径よりも大きい順テーパ形状となっている
固体撮像装置。
（２）
前記絶縁構造体は、電極パッド部の周囲に配置されたパッド周辺ガードリングである
前記（１）に記載の固体撮像装置。
（３）
前記絶縁構造体は、スクライブ領域の側部に配置されたチップ周辺ガードリングである
前記（１）または（２）に記載の固体撮像装置。
（４）
前記絶縁構造体は、反射防止膜に利用される材料、シリコン化合物、オンチップレンズに利用される共重合系の樹脂材料、または、エアギャップの少なくとも一つで形成されている
前記（１）乃至（３）のいずれかに記載の固体撮像装置。
（５）
少なくともフォトダイオードが形成されている第１の半導体基板と、少なくともロジック回路が形成されている第２の半導体基板とを貼り合わせて形成された積層型の固体撮像装置である
前記（１）乃至（４）のいずれかに記載の固体撮像装置。
（６）
前記絶縁構造体は、受光面側の前記第１の半導体基板を貫通し、前記第２の半導体基板の配線層に接続するまで掘り込まれている
前記（５）に記載の固体撮像装置。
（７）
前記絶縁構造体は、受光面側の前記第１の半導体基板を貫通し、前記第２の半導体基板のシリコン層に接続するまで掘り込まれている
前記（５）に記載の固体撮像装置。
（８）
２つの前記絶縁構造体を有し、
２つの前記接続構造体の間に充填された接続導体が、前記第１の半導体基板の配線層と前記第２の半導体基板の配線層のいずれとも接続されるシェアコンタクト構造を有する
前記（５）に記載の固体撮像装置。
（９）
支持基板に前記シリコン層が形成された半導体基板を貼り合わせた裏面照射型の固体撮像装置である
前記（１）乃至（８）のいずれかに記載の固体撮像装置。
（１０）
前記絶縁構造体は、前記半導体基板の前記シリコン層の下の複数の配線層のうちの最下層に接続するまで掘り込まれている
前記（９）に記載の固体撮像装置。
（１１）
前記絶縁構造体と接続されている配線層は、孤立されている
前記（１）乃至（１０）のいずれかに記載の固体撮像装置。
（１２）
第１の基板と、フォトダイオードが形成されているシリコン層を含む第２の基板を貼り合わせた後、
前記第２の基板の受光面側から、少なくとも前記シリコン層の深さまで縦方向に掘り込み、開口された部分に、絶縁性の物質を充填する
固体撮像装置の製造方法。
（１３）
絶縁性の物質により少なくとも受光面側のシリコン層を貫通する絶縁構造体を備え、
前記絶縁構造体は、前記シリコン層の受光面側である上部のトップ径が底部のボトム径よりも大きい順テーパ形状となっている
固体撮像装置
を備える電子機器。
（１）
半導体基板を深さ方向に掘り込み、その内部に絶縁性材料を埋め込んだ絶縁性構造体を備え、
前記絶縁性構造体は、前記半導体基板の最上面よりも下の位置に最大径を有する部分を有し、前記半導体基板の最上面の径は前記最大径よりも小さい
固体撮像装置。
（２）
前記絶縁性材料は、スピンコート法によって回転塗布される塗布系材料である
前記（１）に記載の固体撮像装置。
（３）
前記絶縁性構造体の上部は、ボーイング形状を有する
前記（１）または（２）に記載の固体撮像装置。
（４）
前記絶縁性構造体の上部は、前記半導体基板の最上面において内側方向に張り出した庇部を有する庇形状を有する
前記（１）または（２）に記載の固体撮像装置。
（５）
前記絶縁性材料は、前記半導体基板の上面に形成される平坦化膜の形成と同時に、前記絶縁構造体に埋め込まれる
前記（１）乃至（３）のいずれかに記載の固体撮像装置。
（６）
前記絶縁性構造体は、ガードリングである
前記（１）乃至（３）のいずれかに記載の固体撮像装置。
（７）
前記絶縁性構造体は、前記半導体基板において画素単位で形成されるフォトダイオードを分離する画素間トレンチ部である
前記（１）乃至（３）のいずれかに記載の固体撮像装置。
（８）
半導体基板を深さ方向に掘り込み、前記半導体基板の最上面よりも下の位置に最大径を有する部分をもつ絶縁性構造体を形成し、
形成された前記絶縁性構造体の内部に、スピンコート法により、前記絶縁性材料を埋め込む
固体撮像装置の製造方法。
（９）
半導体基板を深さ方向に掘り込み、その内部に絶縁性材料を埋め込んだ絶縁性構造体を備え、
前記絶縁性構造体は、前記半導体基板の最上面よりも下の位置に最大径を有する部分を有し、前記半導体基板の最上面の径は前記最大径よりも小さい
固体撮像装置
を備える電子機器。
１ 固体撮像装置， PA 画素領域， SA 周辺領域， CA チップ領域， LA スクライブ領域， PK パッド開口部， PAD 電極パッド部， PG パッド周辺ガードリング， CG チップ周辺ガードリング， ３１ センサ基板， ３２ ロジック基板， ３３ 接合界面， PD フォトダイオード， ４２ 多層配線層， ４３ シリコン層， ５２ 多層配線層， ５３ シリコン層， ７０ 開口部， ８１ 孤立パッド， ９１ 接続導体， １００ 支持基板， １０１ シリコン基板， １０２ 多層配線層， １０３ 接合界面， １０４ シリコン層， １０９ 孤立パッド， １１１ 開口部， ２００ 撮像装置， ２０２ 固体撮像装置

Claims (13)

  1. 絶縁性の物質により少なくとも受光面側のシリコン層を貫通し、前記シリコン層の受光面側である上部のトップ径が底部のボトム径よりも大きい順テーパ形状となっている絶縁構造体を備え、
    前記絶縁構造体は、前記シリコン層を開口して露出された多層配線層の一部で形成された電極パッド部の周囲に配置されたパッド周辺ガードリングである
    固体撮像装置。
  2. 前記絶縁構造体として、スクライブ領域の側部に配置されたチップ周辺ガードリングをさらに備える
    請求項１に記載の固体撮像装置。
  3. 前記絶縁構造体は、反射防止膜に利用される材料、シリコン化合物、オンチップレンズに利用される共重合系の樹脂材料、または、エアギャップの少なくとも一つで形成されている
    請求項１または２に記載の固体撮像装置。
  4. 少なくともフォトダイオードが形成されている第１の半導体基板と、少なくともロジック回路が形成されている第２の半導体基板とを貼り合わせて形成された積層型の固体撮像装置である
    請求項１乃至３のいずれかに記載の固体撮像装置。
  5. 前記絶縁構造体は、受光面側の前記第１の半導体基板を貫通し、前記第２の半導体基板の配線層に接続するまで掘り込まれている
    請求項４に記載の固体撮像装置。
  6. 前記絶縁構造体は、受光面側の前記第１の半導体基板を貫通し、前記第２の半導体基板のシリコン層に接続するまで掘り込まれている
    請求項４に記載の固体撮像装置。
  7. 絶縁性の物質により少なくとも受光面側のシリコン層を貫通し、前記シリコン層の受光面側である上部のトップ径が底部のボトム径よりも大きい順テーパ形状となっている絶縁構造体を備え、
    前記絶縁構造体は、前記シリコン層を開口して露出された多層配線層の一部で形成された電極パッド部より外側に配置されたチップ周辺ガードリングである
    固体撮像装置。
  8. 少なくともフォトダイオードが形成されている第１の半導体基板と、少なくともロジック回路が形成されている第２の半導体基板とを貼り合わせて形成され、
    絶縁性の物質により少なくとも前記第１の半導体基板のシリコン層を貫通し、前記シリコン層の受光面側である上部のトップ径が底部のボトム径よりも大きい順テーパ形状となっている２つの絶縁構造体を備え、
    前記２つの絶縁構造体の間に充填された接続導体が、前記第１の半導体基板の配線層と前記第２の半導体基板の配線層のいずれとも接続されるシェアコンタクト構造を有する
    固体撮像装置。
  9. 支持基板に前記シリコン層が形成された半導体基板を貼り合わせた裏面照射型の固体撮像装置である
    請求項１乃至８のいずれかに記載の固体撮像装置。
  10. 前記絶縁構造体は、前記半導体基板の前記シリコン層の下の複数の配線層のうちの最下層に接続するまで掘り込まれている
    請求項９に記載の固体撮像装置。
  11. 前記絶縁構造体と接続されている配線層は、孤立されている
    請求項１乃至１０のいずれかに記載の固体撮像装置。
  12. 第１の基板と、フォトダイオードが形成されているシリコン層を含む第２の基板を貼り合わせた後、
    前記第２の基板の受光面側から、前記シリコン層を開口して露出される多層配線層の一部で形成される電極パッド部の周囲に、少なくとも前記シリコン層の深さまで縦方向に掘り込み、開口された部分に、絶縁性の物質を充填することにより、絶縁構造体としてのパッド周辺ガードリングを形成する
    固体撮像装置の製造方法。
  13. 絶縁性の物質により少なくとも受光面側のシリコン層を貫通し、前記シリコン層の受光面側である上部のトップ径が底部のボトム径よりも大きい順テーパ形状となっている絶縁構造体を備え、
    前記絶縁構造体は、前記シリコン層を開口して露出された多層配線層の一部で形成された電極パッド部の周囲に配置されたパッド周辺ガードリングである
    固体撮像装置
    を備える電子機器。
JP2014056608A 2013-07-05 2014-03-19 固体撮像装置およびその製造方法、並びに電子機器 Active JP6120094B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2014056608A JP6120094B2 (ja) 2013-07-05 2014-03-19 固体撮像装置およびその製造方法、並びに電子機器
CN201811580767.0A CN110010631B (zh) 2013-07-05 2014-06-27 固态成像装置、其制造方法和电子设备
CN201410302531.6A CN104282704B (zh) 2013-07-05 2014-06-27 固态成像装置、其制造方法和电子设备
CN201711306001.9A CN107833902B (zh) 2013-07-05 2014-06-27 固态成像装置、其制造方法和电子设备
US14/319,941 US9520430B2 (en) 2013-07-05 2014-06-30 Solid state imaging apparatus, production method thereof and electronic device
US15/337,216 US9871148B2 (en) 2013-07-05 2016-10-28 Solid state imaging apparatus, production method thereof and electronic device
US15/830,935 US10014417B2 (en) 2013-07-05 2017-12-04 Solid state imaging apparatus, production method thereof and electronic device
US16/017,541 US10490677B2 (en) 2013-07-05 2018-06-25 Solid state imaging apparatus, production method thereof and electronic device
US16/661,648 US10756218B2 (en) 2013-07-05 2019-10-23 Solid state imaging apparatus, production method thereof and electronic device
US16/893,111 US10923607B2 (en) 2013-07-05 2020-06-04 Solid state imaging apparatus, production method thereof and electronic device
US17/152,265 US11532762B2 (en) 2013-07-05 2021-01-19 Solid state imaging apparatus, production method thereof and electronic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013141762 2013-07-05
JP2013141762 2013-07-05
JP2014056608A JP6120094B2 (ja) 2013-07-05 2014-03-19 固体撮像装置およびその製造方法、並びに電子機器

Publications (3)

Publication Number Publication Date
JP2015029047A JP2015029047A (ja) 2015-02-12
JP2015029047A5 JP2015029047A5 (ja) 2016-02-18
JP6120094B2 true JP6120094B2 (ja) 2017-04-26

Family

ID=52132230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014056608A Active JP6120094B2 (ja) 2013-07-05 2014-03-19 固体撮像装置およびその製造方法、並びに電子機器

Country Status (3)

Country Link
US (7) US9520430B2 (ja)
JP (1) JP6120094B2 (ja)
CN (3) CN107833902B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672823B2 (en) 2017-11-14 2020-06-02 Samsung Electronics Co., Ltd. Image sensors

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640456B2 (en) * 2013-03-15 2017-05-02 Taiwan Semiconductor Manufacturing Company Limited Support structure for integrated circuitry
JP6303803B2 (ja) * 2013-07-03 2018-04-04 ソニー株式会社 固体撮像装置およびその製造方法
JP6120094B2 (ja) 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2015076569A (ja) * 2013-10-11 2015-04-20 ソニー株式会社 撮像装置およびその製造方法ならびに電子機器
US9536920B2 (en) * 2014-03-28 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked image sensor having a barrier layer
US9614000B2 (en) * 2014-05-15 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Biased backside illuminated sensor shield structure
JP6578676B2 (ja) * 2015-03-03 2019-09-25 セイコーエプソン株式会社 画像読取装置および半導体装置
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
US10355039B2 (en) 2015-05-18 2019-07-16 Sony Corporation Semiconductor device and imaging device
WO2017018216A1 (ja) * 2015-07-27 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器
JP6725231B2 (ja) * 2015-10-06 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
JP6700811B2 (ja) * 2016-01-26 2020-05-27 キヤノン株式会社 半導体装置および半導体装置の製造方法
FR3059143B1 (fr) * 2016-11-24 2019-05-31 Stmicroelectronics (Crolles 2) Sas Puce de capteur d'image
EP3355355B1 (en) * 2017-01-27 2019-03-13 Detection Technology Oy Asymmetrically positioned guard ring contacts
JP7158846B2 (ja) * 2017-11-30 2022-10-24 キヤノン株式会社 半導体装置および機器
TWI646678B (zh) * 2017-12-07 2019-01-01 晶相光電股份有限公司 影像感測裝置
KR102385105B1 (ko) * 2018-02-27 2022-04-08 삼성전자주식회사 크랙 검출용 칩 및 이를 이용한 크랙 검출 방법
CN108520886A (zh) * 2018-04-20 2018-09-11 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构及其封装方法
US11069729B2 (en) * 2018-05-01 2021-07-20 Canon Kabushiki Kaisha Photoelectric conversion device, and equipment
US11756977B2 (en) * 2018-06-21 2023-09-12 Semiconductor Components Industries, Llc Backside illumination image sensors
CN111048536A (zh) * 2018-10-15 2020-04-21 松下知识产权经营株式会社 摄像装置
JP7282500B2 (ja) 2018-10-19 2023-05-29 キヤノン株式会社 半導体装置、機器、半導体装置の製造方法
US11227836B2 (en) * 2018-10-23 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for enhanced bondability
JP7175159B2 (ja) * 2018-11-05 2022-11-18 ソニーセミコンダクタソリューションズ株式会社 撮像素子および製造方法、並びに電子機器
KR102593777B1 (ko) * 2018-11-14 2023-10-26 에스케이하이닉스 주식회사 이미지 센싱 장치
JP7273488B2 (ja) * 2018-12-04 2023-05-15 ソニーセミコンダクタソリューションズ株式会社 半導体装置、及び電子機器
CN112242405A (zh) * 2019-07-18 2021-01-19 群创光电股份有限公司 显示装置
US11094650B1 (en) * 2020-02-11 2021-08-17 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of making
JP7437987B2 (ja) * 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
KR20210120399A (ko) 2020-03-26 2021-10-07 삼성전자주식회사 관통 실리콘 비아를 포함하는 집적 회로 반도체 소자
KR20210122525A (ko) 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
KR20210122526A (ko) * 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
US11515227B2 (en) * 2020-04-02 2022-11-29 Sandisk Technologies Llc Semiconductor die including edge ring structures and methods for making the same
US11289388B2 (en) * 2020-04-02 2022-03-29 Sandisk Technologies Llc Semiconductor die including edge ring structures and methods for making the same
US11342286B2 (en) 2020-04-02 2022-05-24 Sandisk Technologies Llc Semiconductor die including edge ring structures and methods for making the same
JP2020102656A (ja) * 2020-04-06 2020-07-02 キヤノン株式会社 半導体装置および半導体装置の製造方法
KR20210137677A (ko) 2020-05-11 2021-11-18 에스케이하이닉스 주식회사 이미지 센서 장치
KR20220079300A (ko) * 2020-12-04 2022-06-13 삼성전자주식회사 이미지 센서
WO2024042996A1 (ja) * 2022-08-26 2024-02-29 ソニーセミコンダクタソリューションズ株式会社 積層基板及び半導体装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173052A (ja) * 1996-12-13 1998-06-26 Fujitsu Ltd 半導体装置及びその製造方法
JP4427949B2 (ja) * 2002-12-13 2010-03-10 ソニー株式会社 固体撮像素子及びその製造方法
JP4028393B2 (ja) * 2003-01-09 2007-12-26 株式会社東芝 半導体装置およびその製造方法
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
JP4815769B2 (ja) * 2004-08-27 2011-11-16 ソニー株式会社 固体撮像装置及びその製造方法
JP4470170B2 (ja) * 2004-11-30 2010-06-02 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP4816601B2 (ja) 2007-09-07 2011-11-16 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
KR20090033636A (ko) * 2007-10-01 2009-04-06 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20090035262A (ko) * 2007-10-05 2009-04-09 삼성전자주식회사 이미지 센서 및 그의 제조 방법
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
US8274777B2 (en) * 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
JP4655137B2 (ja) * 2008-10-30 2011-03-23 ソニー株式会社 半導体装置
JP5353201B2 (ja) * 2008-11-21 2013-11-27 ソニー株式会社 固体撮像装置の製造方法
JP2010219425A (ja) 2009-03-18 2010-09-30 Toshiba Corp 半導体装置
JP2010232284A (ja) * 2009-03-26 2010-10-14 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP5453947B2 (ja) * 2009-06-17 2014-03-26 ソニー株式会社 固体撮像素子の製造方法
JP5532867B2 (ja) 2009-11-30 2014-06-25 ソニー株式会社 固体撮像装置及びその製造方法、並びに固体撮像素子の製造方法及び半導体装置
JP5568969B2 (ja) * 2009-11-30 2014-08-13 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011124501A (ja) * 2009-12-14 2011-06-23 Sharp Corp 固体撮像装置およびその製造方法
JP5172819B2 (ja) * 2009-12-28 2013-03-27 株式会社東芝 固体撮像装置
JP5630027B2 (ja) * 2010-01-29 2014-11-26 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器、半導体装置
JP2010212735A (ja) 2010-06-17 2010-09-24 Sony Corp 固体撮像装置とその製造方法、及びカメラ
JP2012084609A (ja) * 2010-10-07 2012-04-26 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5888985B2 (ja) * 2011-02-09 2016-03-22 キヤノン株式会社 光電変換素子、およびこれを用いた光電変換装置、撮像システム
JP2012178496A (ja) * 2011-02-28 2012-09-13 Sony Corp 固体撮像装置、電子機器、半導体装置、固体撮像装置の製造方法
JP5826511B2 (ja) 2011-04-26 2015-12-02 株式会社東芝 固体撮像装置及びその製造方法
CN106449676A (zh) * 2011-07-19 2017-02-22 索尼公司 半导体装置和电子设备
JP2013062382A (ja) * 2011-09-13 2013-04-04 Toshiba Corp 半導体装置およびその製造方法
JP2013115289A (ja) * 2011-11-30 2013-06-10 Sony Corp 半導体装置、半導体装置の製造方法、および電子機器
JP2013123000A (ja) * 2011-12-12 2013-06-20 Sony Corp 固体撮像装置およびその製造方法
JP2013197113A (ja) * 2012-03-15 2013-09-30 Sony Corp 固体撮像装置およびカメラシステム
CN103367374B (zh) * 2012-04-02 2017-06-09 索尼公司 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备
KR101934864B1 (ko) * 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
JP6120094B2 (ja) * 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672823B2 (en) 2017-11-14 2020-06-02 Samsung Electronics Co., Ltd. Image sensors
US10971537B2 (en) 2017-11-14 2021-04-06 Samsung Electronics Co., Ltd. Image sensors

Also Published As

Publication number Publication date
CN104282704B (zh) 2019-01-18
CN110010631A (zh) 2019-07-12
US10756218B2 (en) 2020-08-25
US20150008555A1 (en) 2015-01-08
CN110010631B (zh) 2022-11-25
CN107833902B (zh) 2022-07-22
US11532762B2 (en) 2022-12-20
US20200357938A1 (en) 2020-11-12
US9520430B2 (en) 2016-12-13
US10014417B2 (en) 2018-07-03
US10490677B2 (en) 2019-11-26
US20200058809A1 (en) 2020-02-20
JP2015029047A (ja) 2015-02-12
CN107833902A (zh) 2018-03-23
US20170047457A1 (en) 2017-02-16
US20180102444A1 (en) 2018-04-12
US20210184060A1 (en) 2021-06-17
US9871148B2 (en) 2018-01-16
US10923607B2 (en) 2021-02-16
US20180301573A1 (en) 2018-10-18
CN104282704A (zh) 2015-01-14

Similar Documents

Publication Publication Date Title
JP6120094B2 (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP6862298B2 (ja) 固体撮像装置及び電子機器
JP5794068B2 (ja) 固体撮像素子および製造方法、並びに電子機器
JP5568969B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP6052353B2 (ja) 固体撮像素子および製造方法、並びに電子機器
US20160056196A1 (en) Conduction layer for stacked cis charging prevention
US9991303B2 (en) Image sensor device structure
JP2012178457A (ja) 固体撮像装置、および、その製造方法、電子機器
JP2013219319A (ja) 半導体装置、半導体装置の製造方法、半導体ウエハ、及び、電子機器
JP2011159706A (ja) 固体撮像装置、および、その製造方法、電子機器、半導体装置
US9312292B2 (en) Back side illumination image sensor and manufacturing method thereof
US9419040B2 (en) Image pickup apparatus, semiconductor device, and electronic device including a buried portion disposed adjacent to a bonding portion, and method for manufacturing the same
JP5316667B2 (ja) 固体撮像素子の製造方法
US20240079426A1 (en) Image sensing device and method for manufacturing the same
KR20110077412A (ko) 후면수광 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170315

R151 Written notification of patent or utility model registration

Ref document number: 6120094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250