JPH10173052A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10173052A
JPH10173052A JP8334141A JP33414196A JPH10173052A JP H10173052 A JPH10173052 A JP H10173052A JP 8334141 A JP8334141 A JP 8334141A JP 33414196 A JP33414196 A JP 33414196A JP H10173052 A JPH10173052 A JP H10173052A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8334141A
Other languages
English (en)
Inventor
Toshio Taniguchi
敏雄 谷口
Kenji Nukui
健司 温井
Baaki Ibraheem
イブラヒム・バーキ
Howan Richard
リチャード・ホワン
Chan Saimon
サイモン・チャン
Kazunori Imaoka
和典 今岡
Kazuhisa Mochizuki
一寿 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu AMD Semiconductor Ltd
Advanced Micro Devices Inc
Original Assignee
Fujitsu Ltd
Fujitsu AMD Semiconductor Ltd
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu AMD Semiconductor Ltd, Advanced Micro Devices Inc filed Critical Fujitsu Ltd
Priority to JP8334141A priority Critical patent/JPH10173052A/ja
Priority to KR1019970021482A priority patent/KR100323622B1/ko
Priority to TW086108764A priority patent/TW356587B/zh
Priority to US08/904,630 priority patent/US6232663B1/en
Publication of JPH10173052A publication Critical patent/JPH10173052A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 半導体装置内で配線層間に用いる絶縁膜に微小欠陥が生
じたとしても、それによって層間絶縁膜自体の絶縁特性
を悪化させるとか、層間絶縁膜よりも下の他の膜に対し
て悪影響が生じないように、層間絶縁膜を多層化して積
極的に界面を設け、微小欠陥の伝線を防ぐ半導体装置の
製造技術。層間絶縁膜の原料ガスのうち一方のガスを切
るタイミングを若干遅らせることで含窒素率を著しく高
め界面とする方法によれば、簡略工程にして目的達成可
能である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路（ＩＣ，
ＬＳＩ）などの半導体装置における、配線層間絶縁膜の
信頼性を向上すべくなされた改良、あるいは電極引き出
し用コンタクトホールの形成技術の改良に関する。
【０００２】
【従来の技術】半導体デバイスは、従来から次のような
方法で配線を形成するのが普通である。すなわち、シリ
コン基板の表面に層間絶縁膜を介して形成された導電膜
からなる層間配線パターンの表面に先ず層間絶縁膜を被
着形成し、次いで前記層間配線パターンを底部に露出さ
せるように前記層間絶縁膜に異方性エッチングでコンタ
クトホールを開口する。このコンタクトホール内を埋め
るようにアルミニウム系の配線材料を被着形成する。以
上の工程で、一つの導電層と他の能動領域とを電気的に
接続するという方法が汎用されている。
【０００３】かかる方法は、６４ＭビットＤＲＡＭや２
５６ＭビットＤＲＡＭ乃至それ以上の極めて集積度の高
い半導体デバイスにおいても依然流用され続けている
が、単純に異方性エッチングでコンタクトホールを開口
しただけでは、コンタクトホールの周縁部で配線層をな
すアルミニウム系材料が薄く形成されてしまったり、工
程中の熱や使用中に切れてしまう懸念があるので、最近
では日本公開特許公報特開昭５６−９０５２３号（対応
の米国特許が４，３５２，７２４号）に記載されるよう
に、異方性エッチングを適用して不純物領域を露出させ
る前に、等方性エッチングを適用することで、コンタク
トホール周縁部をなだらかな曲面乃至テーパー状に仕上
げて、アルミニウム系材料の切れの問題を解消する技術
を頻用されている。
【０００４】さて、前記した日本公開特許公報特開昭５
６−９０５２３号公報乃至米国特許４，３５２，７２４
号公報に記載される発明を適用する場合には、等方エッ
チング工程においてウエットエッチャントを使用するの
が便利である。一方、等方エッチング工程が適用される
層間絶縁膜は、ＣＶＤ（化学的気相成長）法で形成され
ることが多いが、このＣＶＤ絶縁膜は、その下に、形成
の容易さなどの理由から設けられるＳＯＧ膜等の比較的
含水率の高い絶縁膜から工程途中の加熱で発生する水蒸
気を封じる役割を担うべく設けられる場合がある。
【０００５】かかる場合、ウエットエッチングが適用さ
れるのが上層のＣＶＤ絶縁膜だけのつもりでいても、意
に反して下地をなすＳＯＧ膜等の絶縁膜までエッチング
してしまう場合がある。以下、このことについて、従来
技術の模式断面図である図１３〜図１６及び従来のプラ
ズマＣＶＤ絶縁膜被膜プロセスの原料ガスタイミング図
である図１７を参照しつつ説明する。図１３〜図１６
は、図面番号の順に、従来技術の製造工程途中の装置断
面を模式的に示す。図１３参照。
【０００６】図中、プラズマＳｉＯＮ膜１１表面にＳＯ
Ｇ（スピンオングラス）膜２が回転塗布され焼成され、
ＳＯＧ膜２の平坦な表面にさらにプラズマＣＶＤ酸化膜
３が形成され、さらにその表面に開口パターンが設けら
れたフォトレジスト４が形成されている。図１３及び図
１７参照。
【０００７】プラズマＣＶＤ酸化膜３の気相成長工程に
おいて、各原料ガスの導入の開始及び停止，ＲＦパワー
印加の開始及び停止のタイミングは、図１７に示される
通りである。図１７では、縦方向に四項目，すなわちＮ
２Ｏガス導入の開始及び停止，ＲＦパワー印加の開始及
び停止，ＳｉＨ４（モノシラン）ガス導入の開始及び停
止，ＳｉＨ４（モノシラン）ガスがＣＶＤチャンバー内
に導入されるタイミングを取りあげ、そのシーケンスを
左から右への時間軸に沿って模式的にグラフ化したもの
である。同図において、先ずＮ２Ｏガス導入が開始さ
れ、次いでＲＦパワーが印加されて高周波が発生開始と
なり、続いてＳｉＨ４（モノシラン）ガス導入が開始さ
れ、続いてＳｉＨ４（モノシラン）ガスのＣＶＤチャン
バー内への導入が開始される。プラズマＣＶＤ酸化膜３
の被着形成を終える際には、これと逆の順序で順次オフ
乃至停止してゆく。
【０００８】プラズマＣＶＤ酸化膜３を気相成長する際
に、欠陥核６２を起点として線状欠陥６１が膜の成長に
したがって延びている。同図は、このフォトレジスト４
のパターン開口を通してウエットエッチャントがプラズ
マＣＶＤ酸化膜３を浸食した後の様子を示しているが、
プラズマＣＶＤ酸化膜３の等方エッチングされた部分に
この線状欠陥６１が見えていると、ウエットエッチャン
トが線状欠陥６１を伝ってＳＯＧ（スピンオングラス）
膜２まで達し、ＳＯＧ（スピンオングラス）膜２を浸食
してしまう。図１４参照。
【０００９】続いて、前記フォトレジスト４のパターン
開口を通して、図中の点線で示されたとおりに異方性エ
ッチングを行なって導電膜１０表面を露出させようとす
る。この異方性エッチングには、例えばＲＩＥ（リアク
ティブ・イオン・エッチング）を用いればよい。図１５
参照。
【００１０】同図は、実際に異方性エッチングが終了し
て、導電膜１０表面を露出させるように、ＳＯＧ（スピ
ンオングラス）膜２がパターニングされた後の様子を示
すものである。図１４においてＳＯＧ（スピンオングラ
ス）膜２がウエットエッチングされてしまった領域が大
きいと、この図に示されているように、ＳＯＧ（スピン
オングラス）膜２の側面には窪みになって残ってしま
う。図１６参照。
【００１１】コンタクトホール開口工程に続いて、この
コンタクトホールを通して導電膜１０表面とコンタクト
するように、配線層５を被着形成する。配線層５の材料
には、低抵抗化に有利なアルミニウム系合金が採用され
ることが多いが、アルミニウム系合金は専らスパッタリ
ングによらざるを得ない現状では、カバレッジ（被覆形
状）の悪化が深刻である。すなわち、スパッタリングを
用いて配線層５を被着形成しようとすると、所謂「シャ
ドウイング効果」に起因して特にコンタクトホール内で
の被覆形状が乱れる。すなわち、スパッタリングされる
アルミニウム粒子がコンタクトホール壁面で跳ね返った
際の被着の乱れが、図示されるようにコンタクトホール
内壁の窪みで助長されてしまうのである。こうして被覆
性悪く被着形成された配線層５は、後の工程での熱スト
レスや製品として通電中に電子によって配線層をなす粒
子が押し流される等のマイグレーションの問題を引き起
こすこととなって、結果として製品歩留りの低下乃至信
頼性の低下という問題に発展する。
【００１２】以上が、従来技術についての説明である
が、さらに補足する。下地の層間絶縁膜２にＳＯＧ（ス
ピンオングラス）膜のような有機シラン系材料を採用し
ているのは、主に形成の容易さによる。すなわち、塗布
後焼成することによって形成可能となり工程が簡略であ
る。しかしながら、かかる材料は一般的に脆く、高エッ
チングレートでウエットエッチングされがちである。線
状欠陥を伝ってウエットエッチャントが浸食し、層間絶
縁膜２にまで到達した場合、層間絶縁膜２と３との界面
にまで達したウエットエッチャントはいきおい速いレー
トで層間絶縁膜２を浸食するため、上下絶縁膜界面付近
では空洞状のエッチング跡が出来やすく、特に問題が見
えやすい。
【００１３】仮に、空洞ができなかったとしても、かか
る欠陥が原因してＣＶＤ絶縁膜３自体を意に反してエッ
チング除去してしまい、最近の高集積化した半導体デバ
イスでは、他の導電膜との間で電気的短絡を生じさせた
り、絶縁耐圧を低くさせる等の問題もある。かかる現状
から、層間絶縁膜中にコンタクトホールを開口するにあ
たり、ウエットエッチャントを用いる必要がある場合に
も、層間絶縁膜やその下の絶縁膜を意図せずエッチング
除去してしまうという問題を解消すると同時に、アルミ
ニウム系配線層がコンタクトホールの周縁部で切れると
いう問題の解消も効果的に行えるような技術の開発が必
要になってきた。
【００１４】補足説明も含めて、以上は、欠陥の生じた
層間絶縁膜に対してコンタクトホール窓開け時にウエッ
トエッチングを行なった場合の問題点について説明した
ものであるが、仮に窓開け時にウエットエッチングを行
なわなかったとしても依然欠陥による問題は深刻なまま
であるので、以下ではこのことについて説明する。既に
説明したように、層間絶縁膜を気相成長中にガス自体の
微小な核やパーティクルが起点となって線状欠陥乃至バ
ンプ状欠陥が層間絶縁膜に捕捉されたとする。例えば、
層間絶縁膜被着後に加熱工程等が幾つも存在して長い熱
履歴が原因となったストレスが層間絶縁膜中に蓄積され
たとする。このストレスは、線状欠陥は拡大乃至伝線
し、非常に大きい、あるいは非常に長い欠陥となる。か
かる欠陥は、層間膜を通して層間絶縁膜中にクラックを
もたらし、結果として層間導電膜に電気的短絡が生じ
る。後の工程でさらに上に重ねられる層に対して表面ク
リーニングや薬液処理等があると、この拡大乃至伝線し
た欠陥を伝ってやはり下地層に悪影響を及ぼしかねな
い。ウエット工程が後にもなかった場合にも、例えばＳ
ＯＧ（スピンオングラス膜）などの塗布絶縁膜は水を含
んでいて、工程途中の加熱で水蒸気となって飛散し、他
の膜中に含まれるＰ（リン）と化合して燐酸を生じ、拡
大乃至伝線した欠陥を伝って下地に悪影響を及ぼす場合
はあるし、層間絶縁膜の絶縁特性の悪化も懸念される。
【００１５】
【発明が解決しようとする課題】以上のように、本発明
が解決しようとする課題は、層間絶縁膜形成時に生じる
線状欠陥乃至バンプ状欠陥に起因する層間絶縁膜自体の
絶縁特性の悪化、あるいは層間絶縁膜よりも下に敷かれ
た他の膜への悪影響を未然に防ぐ手段の確立にある。あ
わよくば、現在の製造プロセスの大幅な変更なく前記課
題を解決することを目的とする。
【００１６】
【課題を解決するための手段】前記課題解決のために、
本発明では、例えば以下の構成を手段とする。第一の発
明では、以下の構成を手段とする。基板表面乃至基板上
に、実質的に単一材料からなり、表面近傍局所において
膜を構成する物質の密度乃至濃度が他の部分に比較して
著しく異なる表層を有する絶縁膜が、少なくとも二層重
ねて被着形成される半導体装置。
【００１７】第二の発明では、以下の構成を手段とす
る。基板表面乃至基板上に形成される第一の絶縁膜と、
該第一の絶縁膜表面に被着形成され、実質的に単一材料
からなり、表面近傍局所において膜を構成する物質の密
度乃至濃度が他の部分に比較して著しく異なる表層を有
する第二の絶縁膜とを有する半導体装置。
【００１８】第三の発明では、以下の構成を手段とす
る。 （ａ）基板表面に、複数種の原料ガスを一定流量づつ作
用させながら、絶縁膜を被着形成する工程と、（ｂ）次
いで、大気開放しないままで、前記複数種の原料ガスの
うちの少なくとも一つが含む粒子が前記絶縁膜の表面に
残留するように、前記複数種の原料ガスを流すのを停止
する工程と、（ｃ）次いで、大気開放しないままで、十
分時間が経過した後、前記複数種の原料ガスを流すのを
再開して、前記絶縁膜表面に、表層絶縁膜を被着形成す
る工程とを有する半導体装置の製造方法。
【００１９】第四の発明では、以下の構成を手段とす
る。 （ａ）基板表面に、複数種の原料ガスを一定流量づつ作
用させながら、絶縁膜を被着形成する工程と、（ｂ）次
いで、大気開放しないままで、前記複数種の原料ガスの
うちの少なくとも一つを流すのを停止する工程と、
（ｃ）次いで、大気開放しないままで、十分時間が経過
した後、前記複数種の原料ガスの全てを流すのを再開し
て、前記絶縁膜表面に、表層絶縁膜を被着形成する工程
とを有する半導体装置の製造方法。
【００２０】第五の発明では、以下の構成を手段とす
る。 （ａ）基板表面に、絶縁膜を形成する工程と、（ｂ）次
いで、該絶縁膜表面に窒素を作用させて、該絶縁膜の表
面近傍に高濃度窒化物からなる表層を形成する工程と、
（ｃ）次いで、該表層表面に、新たに絶縁膜を被着形成
する工程とを有する半導体装置の製造方法。
【００２１】前記（ａ），（ｂ），（ｃ）の各工程を順
次複数回繰り返して行なえば、なお好ましく、また前記
（ａ），（ｂ），（ｃ）の各工程がプラズマ生成条件下
で行なわれることとしてもよい。
【００２２】
【発明の実施の形態】それでは、図１〜図１２を用い実
施の一形態を取り上げて、本発明について説明する。図
１〜図４および図１０〜図１１は、本発明の第一の実施
態様に基づいて、その製造方法の各工程における装置の
模式断面図である。また、図５は、６層構造プラズマＣ
ＶＤ絶縁膜の模式説明図であり、図６は、６層酸化膜の
堆積プロセスにおけるガスシーケンス図であり、図７
は、コンタクトホール形状の比較断面図であり、図８
は、コンタクトホールにできる欠陥の比較断面図であ
り、図９は、バブル欠陥数の比較説明図である。以上、
各図中に同じ番号で示されたものは、各図共通に同じも
のを指す。図１０参照。
【００２３】図１０は、本発明の第一の実施態様による
半導体装置の模式断面図である。同図中、シリコンウエ
ハ１表面にＬＯＣＯＳ法によって素子分離絶縁膜１５が
形成され、かかる素子分離絶縁膜１５によって画定され
た各能動領域にはＭＯＳＦＥＴが形成される。ゲート電
極１０２が同能動領域内のゲート絶縁膜１０１表面にパ
ターニング形成され、ゲート電極１０２側面を覆うサイ
ドウォール絶縁膜１０３がドライエッチバック工程を通
して形成された後に、このサイドウォール絶縁膜１０３
およびゲート電極１０２をマスクとして自己整合的に前
記シリコンウエハ１内に不純物イオン注入がなされ、か
かるイオン注入によってソース・ドレイン領域１０４が
形成される。続いて、前記サイドウォール絶縁膜１０３
をも含むゲート電極全面およびソース・ドレイン領域１
０４および前記素子分離絶縁膜１５を含む基板の全面に
プラズマ酸化膜１０５が被着形成され、さらに続いて、
厚い層間絶縁膜１０６が形成される。この層間絶縁膜１
０６にはＢＰＳＧ膜，ＰＳＧ膜等の他、高密度プラズマ
酸化膜も用いることができるが、これらは被着形成され
た後に、下地段差を反映しないように表面を平坦化され
る。前者のＢＰＳＧ膜，ＰＳＧ膜等の場合には、加熱に
よってリフローすることで平坦化することもできるが、
ＣＭＰ（化学機械的研磨）技術によって表面を平坦化す
る方法もとれる。平坦化された層間絶縁膜１０６の表面
からシリコンウエハ１内のソース・ドレイン領域１０４
表面を露出させるコンタクトホールを公知の異方性エッ
チング技術によって開口する。続いて、前記コンタクト
ホール内から前記層間絶縁膜１０６の表面にまで延在す
るバリアメタル層１０７を薄く被着形成する。バリアメ
タル層１０７表面にアルミニウム系合金等からなる導電
膜１０をスパッタリング形成する。ここまでで一旦層間
絶縁膜１０６及び導電膜１０をＣＭＰ（化学機械的研
磨）技術で全面エッチバックし、続いて新たに導電膜１
０を被着形成する。さらに導電層１０の表面に反射防止
膜１０８を被着形成し、前記のバリアメタル層１０７／
導電層１０／反射防止膜１０８を一気に異方性エッチン
グしてパターニングし、層間配線パターンとする。この
層間配線パターンおよび前記層間絶縁膜１０６の表面
に、プラズマＳｉＯＮ膜１１が一様にＣＶＤ形成され、
続いて、スピンオングラス膜（ＳＯＧ膜）２が塗布，焼
成を経て形成される。かかるスピンオングラス膜（ＳＯ
Ｇ膜）２の平坦な表面に、本発明の特徴となるプラズマ
ＣＶＤ酸化膜３が例えば６層構造にて被着形成される。
図１参照。
【００２４】図１は、前出の図１０に描かれた層構造の
一部を特に取り出して説明している模式図である。図１
０で表面が平坦化されてなる層間絶縁膜１０６上に形成
される積層構造が、図１〜図４で示される。導電膜１０
表面に、層間絶縁膜下地をなすプラズマＣＶＤ−ＳｉＯ
Ｎ膜１１，層間絶縁膜をなすスピンオングラス膜２，プ
ラズマＣＶＤ酸化膜３が順に被着形成され、さらにその
表面にはフォトレジスト４が被着形成されてなり、この
フォトレジスト４の開口部を通してウエットエッチャン
トがプラズマＣＶＤ酸化膜３を等方的にエッチングして
湾曲したエッチング面が得られたものである。
【００２５】このうち、プラズマＣＶＤ酸化膜３には図
示のように界面が形成されており、多層構造をなしてい
る。プラズマＣＶＤ酸化膜３中には、依然として欠陥核
６２を起点とした線状欠陥６１が形成されているが、界
面が設けられたために線状欠陥６１の拡大乃至伝線を避
けることができた分、線状欠陥６１は短くなっている。
【００２６】それでは、図１の工程を詳細に説明する。
まず、シリコンウエハの表面に公知の手法を用いて導電
性不純物の添加や導電膜のパターン形成，層間膜の形成
等を行い、次いで図１に示された導電膜１０を被着形成
する。続いて、導電膜１０表面にプラズマＳｉＯＮ膜１
１をＣＶＤ（化学気相成長）法によって被着形成する。
このプラズマＳｉＯＮ膜１１表面にＳＯＧ（スピンオン
グラス）膜２を塗布し４０００ｒｐｍ程度でシリコンウ
エハを回転させて塗膜を形成する。ＳＯＧ膜２を塗膜
後、これらの層が形成されたシリコンウエハごとＳＯＧ
膜２中の溶剤が揮発して焼成するように加熱してＳＯＧ
（スピンオングラス）膜２を焼成する。次いで、１時間
４００℃程度でキュアする。ところで、ＳＯＧ（スピン
オングラス）膜２を層間絶縁膜として用いる理由は、主
に表面平坦化を容易に行ないたい必要による。すなわ
ち、層間絶縁膜を被膜した後には上層配線層を形成しな
ければならず、一般に層数が増えれば増えるほど表面凹
凸が大きくなってくる。すると、例えば上層配線層をパ
ターニングする際に周知のフォトリソ技術によれば、こ
の表面凹凸で露光時の焦点深度がばらついて全面に対し
て焦点を合わせて結像することはできなくなってしま
う。したがって、一旦途中の工程で層間絶縁膜を平坦に
しておき、さらに上層を重ねるのである。このＳＯＧ膜
２には有機系膜を用いることができるが、これに代え
て、無機材料のスピンオンシラノール（ＳＯＳ）やハイ
ドロジェンシルセスキオキサン（Hydrogen Silsesquiox
ane;（ＨＳｉＯ3/2 ）n を用いることもできる。なお、
ＳＯＧ膜２のように、塗布形成して表面平坦化を図る他
には、ＣＭＰ（化学機械的研磨）法によって上からエッ
チバックして表面平坦化を図る方法もある。ＣＭＰエッ
チバックを用いる場合には、膜の材料を自由に選べる。
例えば、プラズマＣＶＤ絶縁膜やＨＤＰ−ＳｉＯ（ハイ
デンシティー・プラズマ・シリコンオキサイド）膜を用
いることもできる。
【００２７】続いて、ＳＯＧ（スピンオングラス）膜２
の表面には、プラズマＣＶＤ酸化膜３が被着形成され
る。この工程については、図１とともに、図５，図６を
も参照する。図５は、６層構造プラズマＣＶＤ絶縁膜の
模式説明図であり、図１のプラズマＣＶＤ酸化膜３に相
当する膜を６層形成した例について層断面を拡大して模
式的に示したものである。図６参照。
【００２８】図６は、プラズマＣＶＤ絶縁膜被膜プロセ
スの原料ガスタイミング図であり、図５の６層構造プラ
ズマＣＶＤ絶縁膜を堆積する際の各原料ガスのシーケン
スを示す。図６中、横軸方向左から右へと時間の流れを
示し、その中で各条件（Ｎ２Ｏガス導入の開始乃至停
止，ＲＦパワーのオン・オフ，ＳｉＨ４ガス導入の開始
乃至停止，ＳｉＨ４ガスのチャンバー内への導入の開始
乃至停止を縦に四項目並べて処理シーケンスを示したも
のである。各グラフが立ち上がった時点で各項目に関し
ての動作を開始し、各グラフが立ち下がった時点で各項
目に関しての動作を停止することを示している。同図
中、ＳｉＨ４ガス導入の開始乃至停止を示すグラフとＳ
ｉＨ４ガスのチャンバー内への導入の開始乃至停止を示
すグラフとを比較すると、後者が前者よりも一定時間だ
け遅れていることがわかるが、これは、マスフローコン
トローラーからチャンバーまでガスが配管中を伝わって
くる時間に起因して生じるものである。
【００２９】さて、以上を踏まえて、処理のシーケンス
を説明する。プラズマＣＶＤ酸化膜を堆積するため、原
料ガスとしては、例えばＮ２Ｏ＋ＳｉＨ４を流量比（１
６００ｓｃｃｍ：９０ｓｃｃｍ）で使用する。ＲＦパワ
ー（ワット数２００〜２６０）Ｗとする。プラズマＣＶ
Ｄチャンバー内に、シリコンウエハ１の表面にＳＯＧ
（スピンオングラス）膜２を被着形成したものを載置す
る。
【００３０】先ずＮ２Ｏガスをチャンバー内に導入す
る。このＮ２Ｏガスを流し始めて５秒経過後に、ＲＦパ
ワーをオンにして高周波を発生させる。次いで、ＲＦパ
ワー印加開始から遅れて１５秒経過後に、ＳｉＨ４（モ
ノシラン）ガスをチャンバー内に導入し始める。続い
て、ＳｉＨ４（モノシラン）ガスを流し始めてからある
時間が経過後には、一旦ＳｉＨ４（モノシラン）ガスを
停止する。ガスの停止がある時間のあいだ続き、その後
再びＳｉＨ４（モノシラン）ガスの導入を始める。この
後ガスの導入，停止が同じ周期で繰り返され、最後のガ
ス導入停止はＲＦパワーの停止と同じタイミングで行な
う。続く５秒後には、Ｎ２Ｏガスの導入も停止される。
【００３１】ところで、ＳｉＨ４（モノシラン）ガス導
入の開始，停止の繰り返しのうち、ＳｉＨ４（モノシラ
ン）ガスがチャンバー内に流されている期間は、 ＳｉＨ４ ＋ ２Ｎ２Ｏ −−−→ ＳｉＯ２ ＋ ２
Ｎ２ ＋ ２Ｈ２ の反応にしたがって、被着形成される膜の質はシリコン
酸化膜である。
【００３２】かかる工程を経てできる膜を図５を参照し
て説明する。図５参照。図５に断面が図示された６層構
造プラズマＣＶＤ絶縁膜の場合、プラズマ酸化膜をなす
各層の厚さは、下から順に６５ｎｍ，６５ｎｍ，８０ｎ
ｍ，８０ｎｍ，８０ｎｍ，８０ｎｍである。これらのプ
ラズマ酸化膜は、ＳｉＨ４（モノシラン）ガスとＮ２Ｏ
ガスとをともにチャンバー内に導入している期間に形成
されたものである。一方、図中で濃く示された帯の部分
は、ＳｉＨ４（モノシラン）ガス導入が停止され、Ｎ２
Ｏガスだけが導入された際に被膜された高密度シリコン
酸化膜を示す。これら各層の膜厚は各々１００〜１５０
ｎｍである。
【００３３】プラズマＣＶＤ膜全体では４５０ｎｍの厚
さがあり、このうち後の等方性エッチング工程で、上か
ら４層目の途中まで、すなわち３００ｎｍがエッチング
除去される。図９参照。ここで、原料ガスタイミング図
（図６）に示された二種類の原料ガス（Ｎ２ＯとＳｉＨ
４）を流し始めるタイミングのずれについて、図９を参
照しながら説明する。図９は、バブル欠陥数の比較説明
図であり、Ｎ２Ｏ単独でのプラズマ期間を４種類変更し
て、ＳＯＧ（スピンオングラス）膜２とプラズマＣＶＤ
酸化膜３との界面を起点とした線状欠陥乃至欠陥核によ
ってできたバブル状欠陥の数をカウントしたものであ
る。すなわち、図９の縦軸はバブル欠陥の数を表し、横
軸はガスの流し方を四通り取ってある。
【００３４】同図によれば、最もバブル欠陥数が多く検
出されたのは、ＳｉＨ４（モノシラン）を最初の１０秒
間流した場合，すなわちＮ２Ｏガスのチャンバー内への
流入がＳｉＨ４（モノシラン）ガスの流入に先行してい
ない場合であり、Ｎ２ＯガスをＳｉＨ４（モノシラン）
ガスより先にチャンバー内に導入してＮ２Ｏ単独でプラ
ズマを立てている時間が長ければ長いほどバブル欠陥の
数が減少している様子がうかがえる。すなわち、本発明
者らの考察によれば、Ｎ２Ｏ単独でプラズマが立てられ
た期間に、より高密度のシリコン酸化膜が形成されかつ
膜中に吸収された水分をも含む不純物ができている。こ
の期間が長くなると、最小が到達するまでより多い吸収
が生じる。この被膜がより厚くなる乃至膜の密度が高く
なり、それによってバブル欠陥を発生させるきっかけと
なっている線状欠陥が比較的短くしか形成されていない
ことを、図９の結果は裏付けている。再び図１参照。
【００３５】続いて、被着形成されたプラズマＣＶＤ酸
化膜３表面に、フォトレジスト４を塗布形成し、通常の
フォトリソ手法を用いてパターニングし、開口パターン
（図示中央）を設ける。次いで、この開口パターンを通
して、プラズマＣＶＤ酸化膜３にウエットエッチャント
を作用させ、図示のように等方性エッチングにてなだら
かなエッチングプロファイルを設ける。ウエットエッチ
ャントとしては、水：ＨＦ（フッ酸）：ＮＨ４Ｆの比
を、（１３０：１：７），（９４．４：１：８．６
５），（４０：１：０）を用いればよい。
【００３６】ところで、プラズマＣＶＤ酸化膜３が、６
層構造のうち上の４層だけが８０ｎｍと膜が比較的厚く
形成されているのは、この等方性エッチング工程にて除
去されるのを見込んだためである。すなわち、等方性エ
ッチングしようとしてこの６層構造プラズマＣＶＤ絶縁
膜に対して例えばウエットエッチャントを作用させる
と、高密度シリコン酸化膜からなる界面部分（濃く図示
された帯びの各層）のエッチレートはシリコン酸化膜部
分（白抜きで図示された各層）のエッチレートに比べて
遅いため、エッチングプロファイルが非常になだらかな
形状に仕上がる。したがって、かかるコンタクトホール
間口部分のより緩傾斜化の手段を取れば、非常に微細化
して等方性エッチングによってコンタクトホールの間口
を拡げても、依然マイグレーション等による配線層切れ
の問題や所望の面積分下地にコンタクトできていないこ
とによる配線のコンタクト抵抗上昇の問題は解決できる
こととなる。このことについては、図７を用いて説明す
る。図７参照。
【００３７】図７は、コンタクトホール形状の比較断面
図であり、コンタクトホール開口のための等方性エッチ
ングを終えた状態での装置断面を模式的に示したもので
ある。上段の従来技術によるコンタクトホールの形状
は、エッチングされるべきプラズマＣＶＤ絶縁膜３の厚
さＢに対して深さＡの半円状のホールが形成されるにと
どまる。この場合には、コンタクトホール内壁面３１は
特にプラズマＣＶＤ絶縁膜３の表面付近では垂直に近い
状態で切り立っているので、例えばスパッタリング法に
よってアルミニウム系合金膜を被覆しようとすると、ア
ルミニウム粒子が物理的に壁面で跳ね返されて乱雑に被
着する確率は高くなる。一方、下段の本発明によるコン
タクトホールの形状は、多層化されたプラズマＣＶＤ絶
縁膜３はシリコン酸化膜３１と界面層３２とが互いに成
分乃至組成が異なるように設けられていて、それゆえに
シリコン酸化膜３１と界面層３２とはエッチングレート
が異なる。より具体的には、界面層３２はより低い窒素
含有率のより高密度のシリコン酸化膜であり、エッチャ
ントとして例えば（水：フッ酸（ＨＦ）：ＮＨ４Ｆ＝１
３０：１：７あるいは９４．４：１：８．６５あるいは
４０：１：０とするフッ酸混合液など）を用いれば、エ
ッチングはシリコン酸化膜３１において速く、一方の界
面層３２においては著しく遅く進むので、コンタクトホ
ールの深さＡとプラズマＣＶＤ絶縁膜３の厚さＢは何ら
変更せずとも、ウエットエッチングは図中のΔ分だけ側
方へと余計に進むこととなって、従来よりもなだらかな
ホールプロファイルを得ることができる。図２参照。
【００３８】プラズマＣＶＤ酸化膜３の等方性エッチン
グが終了した後には、同じフォトレジスト４をマスクと
したＲＩＥ（リアクティブ・イオン・エッチング）によ
って、プラズマＣＶＤ酸化膜３とＳＯＧ（スピンオング
ラス）膜２とを順次連続してパターニングする。この
際、点線で示した部分がＲＩＥ（リアクテイブ・イオン
・エッチング）の活性種が作用する領域に該当する。Ｒ
ＩＥ（リアクティブ・イオン・エッチング）の際に用い
るエッチャントには、ＣＨＦ３とＣＦ４との混合ガス等
フレオン系のガスを用い、例えばＣＨＦ３ ７０ｓｃｃ
ｍ，ＣＦ４ ６０ｓｃｃｍ，Ａｒ ４１７ｓｃｃｍ，
Ｈｅ １０４２ｓｃｃｍ， Ｎ２ ３０ｓｃｃｍからな
るガスを用いる。ＲＦパワー１４００Ｗ，圧力１０００
ｍＴｏｒｒ。図３参照。
【００３９】こうして、ＲＩＥ（リアクティブ・イオン
・エッチング）後、コンタクトホールが開口し、下地の
導電膜１０表面が露出する。図４参照。次いで、配線層
５の形成工程に移るが、その前にコンタクトホール底面
に露出した導電膜１０表面の自然酸化膜を除去してお
く。図３の工程を経た後、配線層５の形成は、通常、別
のスパッタリングチャンバー等で行なわねばならず、チ
ャンバー間を移動する際にウエハが大気に触れているの
で、導電膜１０としてアルミニウム系合金を用いた場合
などは、コンタクトホール底面に露出した導電膜１０表
面に自然酸化膜が数十Å程度形成されてしまう。これを
除去するため、ウエハ自体をＨＦ（フッ酸１％水溶液）
の溶液槽中に浸漬する。なお、チャンバー間のウエハ搬
送を迅速に済ませるか、あるいは制御ロボット等によっ
て行ないウエハ搬送中も大気に放出することがないので
あれば、この自然酸化膜除去工程は省くこともできよ
う。
【００４０】続いて、アルミニウム系合金ターゲットを
用いたスパッタリングにて、アルミニウム系合金層５を
全面に被着形成する。この際に、コンタクトホール（図
示中央）が微細なものであっても、先の等方性エッチン
グ工程で上方で間口が広がりかつホール壁面が滑らかで
あるので、スパッタリングのシャドウイング効果が緩和
乃解消されて、ホール内には綺麗な形状に埋め込みが完
了する。なお、アルミニウム系合金の種類は、マイグレ
ーション防止の必要がどの程度であるか、シリコンウエ
ハ内への所謂アロイスパイクの程度がどの程度である
か、配線抵抗としてはどの程度までを許容できるのか等
を勘案して適宜決めればよいが、アルミニウム−１％シ
リコンやアルミニウム−０．５％シリコン−０．５％
銅，アルミニウム−０．５％シリコン−０．５％チタ
ン，アルミニウム−チタン等が用いられる。また、アル
ミニウム系合金をスパッタリング形成する前に、このコ
ンタクトホールの内壁に沿って薄くチタン，チタンナイ
トライド等の高融点金属乃至高融点金属ナイトライドを
被膜しておく場合があるが、配線層とシリコンウエハと
の界面におけるアロイスパイクの問題を解消するには有
効な手だてである。この後、フォトレジストパターンを
フォトリソ工程でアルミニウム系合金層５表面に形成
し、このフォトレジストパターンをマスクとしてアルミ
ニウム系合金層５をパターニングする。所望の領域にの
みアルミニウム系合金層５を残して配線パターンとす
る。必要に応じて、さらにこのアルミニウム系合金層５
の上方に別の配線層を形成したい場合には、先ずアルミ
ニウム系合金膜５表面に層間絶縁膜となる材料を全面形
成し、これまでの説明と同様の方法によって別の配線層
を形成すればよい。また、下地層を中間配線層をなす導
電膜１０によって説明してきたが、これはシリコンウエ
ハであってもよい。すなわち、シリコンウエハ表面に形
成された不純物領域そのものの上に形成されるコンタク
トホール部分に本発明を適用することでも同様の効果を
得ることができる。
【００４１】他にも、本実施形態にとらわれることな
く、材料，条件等は必要に応じて変更することはでき
る。例えば、コンタクトホール開口時の等方性エッチン
グは、専らウエットエッチングを例示して説明してきた
が、これをガス系のドライエッチングに置き換えても本
発明の効果は同様の作用によって得られる。さらに言え
ば、界面層３１を積極形成することの効果は、コンタク
トホール開口時に等方性エッチングを用いる場合、及び
等方性エッチングをウエットエッチングによってなす場
合について述べてきたが、コンタクトホールを開口しな
くても、線状欠陥６１を延びにくくするストッパ層とし
ての役割を界面層３１が担えるので、層間絶縁膜の絶縁
特性劣化を抑制することができる。図１１参照。
【００４２】図１１は、図１０に続く工程に対応した、
本発明の第一の実施態様による半導体装置の模式断面図
である。同図中、図１１や他の図と同じ番号を付して示
したものは、同じ材料を示す。前記した層間配線パター
ンの上層をなす反射防止膜１０８を露出させるように、
コンタクトホールが開口される。この際に、図１〜図４
を用いて説明したとおり、まず所望の位置に開口を有す
るマスクを用い、等方性エッチングを施して半円状に窪
みを形成する。同じマスクを用いて異方性エッチングを
施して前記した窪みの底から反射防止膜１０８まで達す
る開口をさらに形成し、コンタクトホールとする。こう
してできたコンタクトホール内からプラズマＣＶＤ酸化
膜３表面まで薄いバリアメタル層２０７を被着形成す
る。続いて、例えばアルミニウム系合金によって配線層
５をスパッタリング形成し、次いでこの配線層５の表面
に反射防止膜２０８を全面被着形成する。バリアメタル
層２０７／配線層５／反射防止膜２０８の三層構造を公
知の異方性エッチング方法を用いて一度にパターニング
して上層配線パターンとする。
【００４３】以上が、本発明の一実施態様に則した説明
であるが、本発明はこの一実施態様に限定されることな
く、実施態様の変更が可能である。例えば、上記一実施
態様では、多重層をプラズマ化学気相成長法によって被
着形成される層とし、表層はその他の部分よりも高密度
の絶縁膜であるとした。これは、恐らくプラズマが生成
されている最中に突然原料ガスの一部の供給が絶たれ
て、膜を構成する一部元素が急減したことによって余分
な結合がなくなり、そのためシリコン酸化膜としてより
緻密な結合を構成したためと考えられる。しかしなが
ら、本発明で目的とする当該膜中での欠陥発生の低減乃
至防止のため、あるいは当該膜中に等方性エッチングを
施してできるプロファイルを開口がよりなだらかになる
ように改善するためであれば、例えば膜中での組成を表
層だけ著しく変化させる手段の他に、膜中での添加物質
の濃度を著しく変化させる手段も取りうる。より具体的
には、膜を生成する途中で、突然ガスを変化させて膜中
の窒素濃度やその他の元素濃度を著しく変化させるとい
う方法も取りうる。また、上記一実施態様では、プラズ
マを生成するために供給される原料ガスを途中で完全に
停止するように例示したが、完全停止しなくても、その
供給量を著しく低減させることによっても、似た効果が
得られる。また、当該膜は、プラズマＣＶＤ絶縁膜とし
て述べたが、プラズマ中で生成されるものに限らない。
膜中の構成物質の一部を著しく変化させるという手段を
とれば、プラズマ中でなくても一般的なＣＶＤ（化学気
相成長）膜であれば似た効果を得る。
【００４４】
【発明の効果】本発明によれば、層間絶縁膜中に欠陥が
生じたとしても、その欠陥の拡大乃至伝線による層間絶
縁膜自体の絶縁特性の悪化や層間絶縁膜よりも下に敷か
れた他の層への悪影響を防止できることとなって、層間
絶縁膜が用いられる半導体デバイスの信頼性向上乃至歩
留り向上に寄与が大きい。
【図面の簡単な説明】
【図１】本発明の第一の実施態様による製造方法第一工
程の模式断面図
【図２】本発明の第一の実施態様による製造方法第二工
程の模式断面図
【図３】本発明の第一の実施態様による製造方法第三工
程の模式断面図
【図４】本発明の第一の実施態様による製造方法第四工
程の模式断面図
【図５】６層構造プラズマＣＶＤ絶縁膜の模式説明図
【図６】６層酸化膜の堆積プロセスにおけるガスシーケ
ンス図
【図７】コンタクトホール形状の比較断面図
【図８】コンタクトホールにできる欠陥の比較断面図
【図９】バブル欠陥数の比較説明図
【図１０】本発明の第一の実施態様による半導体装置の
模式断面図
【図１１】本発明の第一の実施態様による半導体装置の
模式断面図
【図１２】基板内における深さ方向濃度分布およびイオ
ン密度を示す図
【図１３】従来技術の第一工程の模式断面図
【図１４】従来技術の第二工程の模式断面図
【図１５】従来技術の第三工程の模式断面図
【図１６】従来技術の第四工程の模式断面図
【図１７】従来のプラズマＣＶＤ絶縁膜被膜プロセスの
原料ガスタイミング図
【符号の説明】
１ はシリコンウエハ １０ は導電膜 １１ はプラズマＳｉＯＮ膜 １５ は素子分離絶縁膜 １０１はゲート絶縁膜 １０２はゲート電極 １０３はサイドウォール絶縁膜 １０４はソース・ドレイン領域 １０５はプラズマ酸化膜 １０６は層間絶縁膜 １０７はバリアメタル層 １０８は反射防止膜 ２ は層間絶縁膜（ＳＯＧ；スピンオングラス膜） ２０７はバリアメタル層 ２０８は反射防止膜 ３ は層間絶縁膜（プラズマＣＶＤ酸化膜） ３１ はコンタクトホール内壁面 ３２ はシリコン酸化膜 ３３ は界面層 ４ はフォトレジスト ５ は配線層（アルミニウム系合金層） ６１ は線状欠陥 ６２ は欠陥核
───────────────────────────────────────────────────── フロントページの続き (71)出願人 591016172 アドバンスト・マイクロ・ディバイシズ・ インコーポレイテッド ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩ ＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ アメリカ合衆国、94088−3453 カリフォ ルニア州、サニィベイル、ピィ・オゥ・ボ ックス・3453、ワン・エイ・エム・ディ・ プレイス（番地なし) (71)出願人 596180124 富士通エイ・エム・ディ・セミコンダクタ 株式会社 福島県会津若松市門田町工業団地６番 (72)発明者 谷口 敏雄 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 温井 健司 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 イブラヒム・バーキ アメリカ合衆国、94088−3453 カリフォ ルニア州、サニィベイル、ビィ・オゥ・ボ ックス・3453、ワン・エイ・エム・ディ・ プレイス（番地なし） アドバンスト・マ イクロ・ディバイシズ・インコーポレイテ ッド内 (72)発明者 リチャード・ホワン アメリカ合衆国、94088−3453 カリフォ ルニア州、サニィベイル、ビィ・オゥ・ボ ックス・3453、ワン・エイ・エム・ディ・ プレイス（番地なし） アドバンスト・マ イクロ・ディバイシズ・インコーポレイテ ッド内 (72)発明者 サイモン・チャン アメリカ合衆国、94088−3453 カリフォ ルニア州、サニィベイル、ビィ・オゥ・ボ ックス・3453、ワン・エイ・エム・ディ・ プレイス（番地なし） アドバンスト・マ イクロ・ディバイシズ・インコーポレイテ ッド内 (72)発明者 今岡 和典 福島県会津若松市門田町工業団地６番 富 士通エイ・エム・ディ・セミコンダクタ株 式会社内 (72)発明者 望月 一寿 福島県会津若松市門田町工業団地６番 富 士通エイ・エム・ディ・セミコンダクタ株 式会社内

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】基板表面乃至基板上に、実質的に単一材料
    からなり、表面近傍局所において膜を構成する物質の密
    度乃至濃度が他の部分に比較して著しく異なる表層を有
    する絶縁膜が、少なくとも二層重ねて被着形成される半
    導体装置。
  2. 【請求項２】基板表面乃至基板上に形成される第一の絶
    縁膜と、 該第一の絶縁膜表面に被着形成され、実質的に単一材料
    からなり、表面近傍局所において膜を構成する物質の密
    度乃至濃度が他の部分に比較して著しく異なる表層を有
    する第二の絶縁膜とを有する半導体装置。
  3. 【請求項３】前記第二の絶縁膜がプラズマ化学気相成長
    膜からなり、かつ前記表層は物質の密度が他の部分に比
    較して著しく異なる請求項２記載の半導体装置。
  4. 【請求項４】前記基板表面を露出するように該絶縁層の
    表面に設けられ、該コンタクトホールのうち少なくとも
    一部の側面が等方性エッチングによって形成されるコン
    タクトホールを有する請求項２記載の半導体装置。
  5. 【請求項５】前記コンタクトホールの等方性エッチング
    されてできる内壁面が側面方向には基板方向に比較して
    より多くエッチングされて該内壁面が緩傾斜をなしてい
    ることを特徴とする請求項４記載の半導体装置。
  6. 【請求項６】前記第一の絶縁膜はシリコン酸化膜であ
    り、かつ前記表層は少なくとも前記第一の絶縁膜よりも
    高濃度に窒素を含有してなる絶縁層であり、かつ前記第
    二の絶縁膜はシリコン酸化膜である請求項２乃至４記載
    の半導体装置。
  7. 【請求項７】（ａ）基板表面に、複数種の原料ガスを一
    定流量づつ作用させながら、絶縁膜を被着形成する工程
    と、（ｂ）次いで、大気開放しないままで、前記複数種
    の原料ガスのうちの少なくとも一つが含む粒子が前記絶
    縁膜の表面に残留するように、前記複数種の原料ガスを
    流すのを停止する工程と、（ｃ）次いで、大気開放しな
    いままで、十分時間が経過した後、前記複数種の原料ガ
    スを流すのを再開して、前記絶縁膜表面に、表層絶縁膜
    を被着形成する工程とを有する半導体装置の製造方法。
  8. 【請求項８】（ａ）基板表面に、複数種の原料ガスを一
    定流量づつ作用させながら、絶縁膜を被着形成する工程
    と、（ｂ）次いで、大気開放しないままで、前記複数種
    の原料ガスのうちの少なくとも一つを流すのを停止する
    工程と、（ｃ）次いで、大気開放しないままで、十分時
    間が経過した後、前記複数種の原料ガスの全てを流すの
    を再開して、前記絶縁膜表面に、表層絶縁膜を被着形成
    する工程とを有する半導体装置の製造方法。
  9. 【請求項９】前記複数種の原料ガスは、窒素含有ガスと
    シラン系ガスとからなり、前記ガスの停止工程におい
    て、該シラン系ガスを停止することを特徴とする請求項
    ７乃至８記載の半導体装置の製造方法。
  10. 【請求項１０】前記複数種の原料ガスは、Ｎ２Ｏガスと
    ＳｉＨ４ガスとからなり、前記ガスの停止工程におい
    て、該ＳｉＨ４ガスを停止することを特徴とする請求項
    ７乃至８記載の半導体装置の製造方法。
  11. 【請求項１１】（ａ）基板表面に、絶縁膜を形成する工
    程と、（ｂ）次いで、該絶縁膜表面に窒素を作用させ
    て、該絶縁膜の表面近傍に高濃度窒化物からなる表層を
    形成する工程と、（ｃ）次いで、該表層表面に、新たに
    絶縁膜を被着形成する工程とを有する半導体装置の製造
    方法。
  12. 【請求項１２】前記（ａ），（ｂ），（ｃ）の各工程を
    順次複数回繰り返して行なう請求項７記載の半導体装置
    の製造方法。
  13. 【請求項１３】前記（ａ），（ｂ），（ｃ）の各工程を
    順次複数回繰り返して行なう請求項８記載の半導体装置
    の製造方法。
  14. 【請求項１４】前記（ａ），（ｂ），（ｃ）の各工程を
    順次複数回繰り返して行なう請求項１１記載の半導体装
    置の製造方法。
  15. 【請求項１５】前記工程の後に、前記表層のエッチレー
    トが前記表層絶縁膜のエッチレートよりも小さくなるよ
    うな条件で、前記表層絶縁膜及び前記絶縁膜に等方性エ
    ッチングを施して、コンタクトホールを形成する工程を
    有する請求項１２乃至１４記載の半導体装置の製造方
    法。
  16. 【請求項１６】前記工程の後に、基板を加熱する工程を
    有する請求項７記載の半導体装置の製造方法。
  17. 【請求項１７】前記（ａ），（ｂ），（ｃ）の各工程が
    プラズマ生成条件下で行なわれることを特徴とする請求
    項７あるいは請求項１２乃至１４記載の半導体装置の製
    造方法。
JP8334141A 1996-12-13 1996-12-13 半導体装置及びその製造方法 Withdrawn JPH10173052A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8334141A JPH10173052A (ja) 1996-12-13 1996-12-13 半導体装置及びその製造方法
KR1019970021482A KR100323622B1 (ko) 1996-12-13 1997-05-29 반도체장치및그제조방법
TW086108764A TW356587B (en) 1996-12-13 1997-06-23 Semiconductor device having interlayer insulator and the method for fabricating thereof
US08/904,630 US6232663B1 (en) 1996-12-13 1997-08-01 Semiconductor device having interlayer insulator and method for fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8334141A JPH10173052A (ja) 1996-12-13 1996-12-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10173052A true JPH10173052A (ja) 1998-06-26

Family

ID=18273993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8334141A Withdrawn JPH10173052A (ja) 1996-12-13 1996-12-13 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US6232663B1 (ja)
JP (1) JPH10173052A (ja)
KR (1) KR100323622B1 (ja)
TW (1) TW356587B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459219B1 (ko) * 2001-12-28 2004-12-03 엘지.필립스 엘시디 주식회사 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법
KR100469345B1 (ko) * 2001-11-22 2005-02-02 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 제조방법
US9070554B2 (en) 2013-09-30 2015-06-30 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1311863A4 (en) * 2000-06-21 2003-07-30 Input Output Inc ACCELEROMETER WITH FOLDED BARS
US6458657B1 (en) * 2000-09-25 2002-10-01 Macronix International Co., Ltd. Method of fabricating gate
KR20040038149A (ko) * 2002-10-31 2004-05-08 주식회사 하이닉스반도체 결함 감소 방법
JP4938222B2 (ja) * 2004-02-03 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置
US7456097B1 (en) * 2004-11-30 2008-11-25 National Semiconductor Corporation System and method for faceting via top corners to improve metal fill
US7704869B2 (en) * 2007-09-11 2010-04-27 International Business Machines Corporation Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
US7723851B2 (en) * 2007-09-11 2010-05-25 International Business Machines Corporation Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
WO2009033837A2 (en) * 2007-09-11 2009-03-19 International Business Machines Corporation Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
US8026157B2 (en) * 2009-09-02 2011-09-27 Applied Materials, Inc. Gas mixing method realized by back diffusion in a PECVD system with showerhead
JP6120094B2 (ja) * 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
CN109678104A (zh) * 2018-12-29 2019-04-26 杭州士兰集成电路有限公司 Mems器件及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967310A (en) * 1968-10-09 1976-06-29 Hitachi, Ltd. Semiconductor device having controlled surface charges by passivation films formed thereon
US4135954A (en) * 1977-07-12 1979-01-23 International Business Machines Corporation Method for fabricating self-aligned semiconductor devices utilizing selectively etchable masking layers
JPS6010644A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置の製造方法
US4972251A (en) * 1985-08-14 1990-11-20 Fairchild Camera And Instrument Corp. Multilayer glass passivation structure and method for forming the same
US4902377A (en) * 1989-05-23 1990-02-20 Motorola, Inc. Sloped contact etch process
US4978636A (en) * 1989-12-26 1990-12-18 Motorola Inc. Method of making a semiconductor diode
JP3688726B2 (ja) * 1992-07-17 2005-08-31 株式会社東芝 半導体装置の製造方法
KR960008521B1 (en) * 1993-07-27 1996-06-26 Hyundai Electronics Ind Semiconductor device isolation method
JP2682403B2 (ja) * 1993-10-29 1997-11-26 日本電気株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100469345B1 (ko) * 2001-11-22 2005-02-02 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 제조방법
KR100459219B1 (ko) * 2001-12-28 2004-12-03 엘지.필립스 엘시디 주식회사 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법
US7118945B2 (en) 2001-12-28 2006-10-10 Lg. Philips Lcd Co., Ltd. Method of forming insulating layer and method of fabricating thin film transistor using the same
US9070554B2 (en) 2013-09-30 2015-06-30 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Also Published As

Publication number Publication date
KR100323622B1 (ko) 2002-03-08
KR19980063322A (ko) 1998-10-07
US6232663B1 (en) 2001-05-15
TW356587B (en) 1999-04-21

Similar Documents

Publication Publication Date Title
KR100350811B1 (ko) 반도체 장치의 금속 비아 콘택 및 그 형성방법
US7501339B2 (en) Methods for making dual-damascene dielectric structures
US4676867A (en) Planarization process for double metal MOS using spin-on glass as a sacrificial layer
JPH10173052A (ja) 半導体装置及びその製造方法
US5663108A (en) Optimized metal pillar via process
US5393709A (en) Method of making stress released VLSI structure by the formation of porous intermetal layer
US5366850A (en) Submicron planarization process with passivation on metal line
US6114233A (en) Dual damascene process using low-dielectric constant materials
JPH11260815A (ja) 半導体装置の製造方法
JPH11297829A (ja) 半導体装置及びその製造方法
JPH07335748A (ja) 半導体素子の製造方法
US6143673A (en) Method for forming gap filling silicon oxide intermetal dielectric (IMD) layer formed employing ozone-tEOS
JPH09260384A (ja) 平坦な誘電体層の形成方法および多層配線パターン
US7419919B2 (en) Method of manufacturing semiconductor device
JPH09321053A (ja) 半導体装置及びその製造方法
JPH1140669A (ja) 多層配線構造とその製造方法
JP3282607B2 (ja) 半導体装置の製造方法
JP3402937B2 (ja) 半導体装置の製造方法
JP2928409B2 (ja) 半導体装置の製造方法
US6214742B1 (en) Post-via tin removal for via resistance improvement
US6255210B1 (en) Semiconductor dielectric structure and method for making the same
JP2001223270A (ja) ビットラインの製造方法
JPH09148321A (ja) 半導体装置およびその製造方法
TW423105B (en) Manufacturing method of dual damascene structure
JP3112755B2 (ja) ＴｉＮ膜の形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040302