JP2011124501A - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法 Download PDFInfo
- Publication number
- JP2011124501A JP2011124501A JP2009283076A JP2009283076A JP2011124501A JP 2011124501 A JP2011124501 A JP 2011124501A JP 2009283076 A JP2009283076 A JP 2009283076A JP 2009283076 A JP2009283076 A JP 2009283076A JP 2011124501 A JP2011124501 A JP 2011124501A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating layer
- layer
- cylindrical
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】光電変換素子の感度低下を抑制すると共に、工程およびコストを増加させることなく従来プロセスと同時に光導波路を形成することできる固体撮像装置およびその製造方法を提供すること。
【解決手段】半導体基板１０１と、半導体基板１０１の表層に形成された複数の光電変換素子１０２と、受光した各光電変換素子１０２にて発生した電荷を電圧に変換し増幅して出力する半導体基板１０１の表面付近に形成された複数の増幅部と、半導体基板１０１に積層された透光性の層間絶縁層１０３、１０５、１０７と、各光電変換素子１０２を取り囲むように層間絶縁層１０３、１０５内に形成された複数の筒形反射層１１０、１１１と、各筒形反射層１１０、１１１の近傍周囲の層間絶縁層１０５、１０７内に形成された配線層１０４、１０６とを備え、各筒形反射層１１０、１１１の内側領域が外光を光電変換素子１０２へ導くための光導波路Ｇ１、Ｇ２とされていることを特徴とする固体撮像装置。
【選択図】図１
【解決手段】半導体基板１０１と、半導体基板１０１の表層に形成された複数の光電変換素子１０２と、受光した各光電変換素子１０２にて発生した電荷を電圧に変換し増幅して出力する半導体基板１０１の表面付近に形成された複数の増幅部と、半導体基板１０１に積層された透光性の層間絶縁層１０３、１０５、１０７と、各光電変換素子１０２を取り囲むように層間絶縁層１０３、１０５内に形成された複数の筒形反射層１１０、１１１と、各筒形反射層１１０、１１１の近傍周囲の層間絶縁層１０５、１０７内に形成された配線層１０４、１０６とを備え、各筒形反射層１１０、１１１の内側領域が外光を光電変換素子１０２へ導くための光導波路Ｇ１、Ｇ２とされていることを特徴とする固体撮像装置。
【選択図】図１
Description
本発明は固体撮像装置およびその製造方法に関する。
デジタルカメラや携帯電話に付属するカメラに用いられる固体撮像装置は、小型化および多画素化によって画素の微細化が進められている。それに伴い、固体撮像装置の光電変換素子（受光部）面積も減少するため、受光部への入射光量が少なくなって感度が低下する。
そこで、光電変換素子の感度低下を改善するために、固体撮像装置の光入射面上にマイクロレンズを形成することにより、光を受光部へ集光して感度の低下の抑制がなされている。
さらに近年では、従来技術１として、マイクロレンズと光電変換素子との間に光導波路を形成したＭＯＳ型の固体撮像装置が提案されている（例えば、特許文献１の図７参照）。
そこで、光電変換素子の感度低下を改善するために、固体撮像装置の光入射面上にマイクロレンズを形成することにより、光を受光部へ集光して感度の低下の抑制がなされている。
さらに近年では、従来技術１として、マイクロレンズと光電変換素子との間に光導波路を形成したＭＯＳ型の固体撮像装置が提案されている（例えば、特許文献１の図７参照）。
この従来技術１の固体撮像素子の製造方法は、表面に複数の光電変換素子および増幅部を有する半導体基板上に複数の層間絶縁層を形成し、かつ層間絶縁層間に配線層を形成し、各光電変換素子の直上の層間絶縁層に井戸状の掘り込み部を形成し、層間絶縁層の屈折率よりも高い屈折率を有する絶縁材料を掘り込み部内に埋め込んで光導波路を形成する工程を含んでいる。
光導波路は、その絶縁層と層間絶縁層との屈折率差により、それらの界面において光が反射し、光電変換素子へ光を集めることができる。
光導波路は、その絶縁層と層間絶縁層との屈折率差により、それらの界面において光が反射し、光電変換素子へ光を集めることができる。
しかしながら、従来技術１の場合、掘り込み部は、開口部側が広いが、光電変換素子側が狭くなっている段差を有する形状であるため、光電変換素子の直上エリアに関してのアスペクト比は依然として高く、埋め込み工程において掘り込み部の底部にボイドが生じてしまう場合がある。
光導波路にボイドが生じると、光導波路内の光がボイドから周囲に漏洩し、光電変換素子の感度が低下するという問題を生じる。
光導波路にボイドが生じると、光導波路内の光がボイドから周囲に漏洩し、光電変換素子の感度が低下するという問題を生じる。
この従来技術１の問題を解決する従来技術２が提案されている（例えば、特許文献１の図１参照）。
図７は従来技術２の固体撮像装置を示す基板垂直方向の概略部分断面図であり、図８は従来技術２の固体撮像装置を示す基板平行方向の概略部分断面図である。
図７は従来技術２の固体撮像装置を示す基板垂直方向の概略部分断面図であり、図８は従来技術２の固体撮像装置を示す基板平行方向の概略部分断面図である。
図７と図８に示すように、この従来技術２の固体撮像素子の製造方法は、表面に複数の光電変換素子１０２および図示しない増幅部を有する半導体基板１０１上にエッチングストップ層１２１および複数の層間絶縁層１０３、１０５、１０８を形成し、かつ層間絶縁層間に配線層１０４、１０６を形成する工程と、各光電変換素子１０２の直上に開口部を有するフォトレジストパターンを層間絶縁層１０８上に形成し、フォトレジストパターンを熱処理によりリフローして丸みを有する凸形状に形成する工程と、リフローさせたフォトレジストパターンをマスクとして層間絶縁層１０３、１０５、１０８をドライエッチングすることにより、光電変換素子１０２から前記開口部に向って拡径する掘り込み部を形成する工程と、ＣＶＤ法により層間絶縁層の屈折率よりも高い屈折率を有する絶縁材料を掘り込み部内に埋め込んで光導波路１０９を形成する工程とを含んでいる。
従来技術２の掘り込み部には、従来技術１のような段差がないため、従来技術１よりも掘り込み部の底部にボイドが発生し難いと考えられるが、さらなる微細化によりアスペクト比がさらに大きくなればボイドが発生するおそれがあるため、依然として光電変換素子の感度が低下する問題をはらんでいる。
また、従来技術２の場合、従来プロセスに加えて、導波路形成工程が増加するため、製造コストが増加するという問題もある。
また、従来技術２の場合、従来プロセスに加えて、導波路形成工程が増加するため、製造コストが増加するという問題もある。
本発明は、このような課題を鑑みてなされたものであり、光電変換素子の感度低下を抑制すると共に、工程およびコストを増加させることなく従来プロセスと同時に光導波路を形成することできる固体撮像装置およびその製造方法を提供することを目的とする。
かくして、本発明によれば、半導体基板と、該半導体基板の表層に形成された複数の光電変換素子と、受光した各光電変換素子にて発生した電荷を電圧に変換し増幅して出力する前記半導体基板の表面付近に形成された複数の増幅部と、前記半導体基板に積層された透光性の層間絶縁層と、各光電変換素子を取り囲むように前記層間絶縁層内に形成された複数の筒形反射層と、各筒形反射層の近傍周囲の層間絶縁層内に形成された配線層とを備え、各筒形反射層の内側領域が外光を前記光電変換素子へ導くための光導波路とされている固体撮像装置が提供される。
また、本発明の別の観点によれば、半導体基板の表層および表面に複数の光電変換素子および各光電変換素子にて発生した電荷を電圧に変換し増幅して出力する複数の増幅部を形成する工程（Ａ）と、前記半導体基板上に透光性の層間絶縁層を積層する工程（Ｂ）と、各光電変換素子を取り囲むように前記層間絶縁層内に複数の筒形反射層を形成することにより、外光を前記光電変換素子へ導くための光導波路を各筒形反射層の内側領域に形成する工程（Ｃ）と、各筒形反射層の近傍周囲に配線層を形成する工程（Ｄ）とを含む固体撮像装置の製造方法が提供される。
本発明の固体撮像装置によれば、光導波路は層間絶縁層内の筒形反射層で囲まれた領域であるため、光導波路内に入射した光が外部に漏洩することなく光電変換素子の受光面に入射する。その結果、光導波路内のボイドによって光電変換素子の感度が低下するといった従来技術の問題はない。
さらに、光導波路は、従来技術の光導波路のように層間絶縁層に孔を形成し、その孔へ別の材料を埋め込んで形成されたものではないため、光導波路内にボイドが発生することはなく、さらなる微細化によるアスペクト比の増加に対応することができる。
本発明の固体撮像装置の製造方法によれば、工程（Ｃ）において、筒形反射層の形成と同時にかつ同じ材料で、配線層と増幅部とを電気的に接続するコンタクトプラグあるいは配線層同士を電気的に接続する配線接続部を形成することが可能であるため、従来技術よりも低コストでかつ感度の優れた固体撮像装置を製造することができる。
さらに、光導波路は、従来技術の光導波路のように層間絶縁層に孔を形成し、その孔へ別の材料を埋め込んで形成されたものではないため、光導波路内にボイドが発生することはなく、さらなる微細化によるアスペクト比の増加に対応することができる。
本発明の固体撮像装置の製造方法によれば、工程（Ｃ）において、筒形反射層の形成と同時にかつ同じ材料で、配線層と増幅部とを電気的に接続するコンタクトプラグあるいは配線層同士を電気的に接続する配線接続部を形成することが可能であるため、従来技術よりも低コストでかつ感度の優れた固体撮像装置を製造することができる。
本発明の固体撮像装置は、半導体基板と、該半導体基板の表層に形成された複数の光電変換素子と、受光した各光電変換素子にて発生した電荷を電圧に変換し増幅して出力する前記半導体基板の表面付近に形成された複数の増幅部と、前記半導体基板に積層された透光性の層間絶縁層と、各光電変換素子を取り囲むように前記層間絶縁層内に形成された複数の筒形反射層と、各筒形反射層の近傍周囲の層間絶縁層内に形成された配線層とを備えたＣＭＯＳ（Complementary Metal-Oxide Semiconductor）型の固体撮像装置であり、各筒形反射層の内側領域が外光を前記光電変換素子へ導くための光導波路とされている。
つまり、この固体撮像装置は、その光導波路の構造に第１の特徴を有している。
さらに、この固体撮像装置は、光導波路が、ＣＭＯＳプロセスで形成される他の構成要素（層間絶縁層、コンタクトプラグおよび配線接続部）の形成材料と同じ材料を用いて構成されることができる第２の特徴を有している。
さらに、この固体撮像装置は、光導波路が、ＣＭＯＳプロセスで形成される他の構成要素（層間絶縁層、コンタクトプラグおよび配線接続部）の形成材料と同じ材料を用いて構成されることができる第２の特徴を有している。
また、この固体撮像装置の製造方法は、半導体基板の表層および表面に複数の光電変換素子および各光電変換素子にて発生した電荷を電圧に変換し増幅して出力する複数の増幅部を形成する工程（Ａ）と、前記半導体基板上に透光性の層間絶縁層を積層する工程（Ｂ）と、各光電変換素子を取り囲むように前記層間絶縁層内に複数の筒形反射層を形成することにより、外光を前記光電変換素子へ導くための光導波路を各筒形反射層の内側領域に形成する工程（Ｃ）と、各筒形反射層の近傍周囲に配線層を形成する工程（Ｄ）とを含み、ＣＭＯＳプロセスと同時に、かつＣＭＯＳプロセスで形成される他の構成要素（層間絶縁層、コンタクトプラグおよび配線接続部）の形成材料と同じ材料を用いて光導波路を形成できる点に主として特徴を有している。
さらに詳しく説明すると、工程（Ｃ）は、前記層間絶縁層上にフォトレジスト膜を積層し所定形状にパターニングすることにより、複数の筒形反射層形成領域に開口部を有するレジストパターンを形成する工程（Ｃ１）と、前記レジストパターンをマスクとして用いて前記層間絶縁層の一部をエッチングにより除去して複数の筒形溝を形成する工程（Ｃ２）と、前記レジストパターン上に金属材料の膜を積層して各筒形溝内に前記金属材料を埋め込み、前記金属材料の膜およびレジストパターンを除去して前記層間絶縁層を露出させることにより、複数の筒形反射層を形成する工程（Ｃ３）とを含んでいる。
この工程（Ｃ）は、工程（Ｂ）が、前記半導体基板の表面に透光性の第１層間絶縁層を積層する工程（Ｂ１）と、第１層間絶縁層上に透光性の第２層間絶縁層を積層する工程（Ｂ２）とを含む場合に、次のような各工程を含むものとできる。
すなわち、工程（Ｃ）が、第１層間絶縁層上にフォトレジスト膜を積層し所定形状にパターニングすることにより、複数の筒形反射層形成領域および複数のコンタクトホール形成領域に開口部を有するレジストパターンを形成する工程（Ｃ１１）と、前記レジストパターンをマスクとして用いて第１層間絶縁層の一部をエッチングにより除去して複数の筒形溝および複数のコンタクトホールを形成する工程（Ｃ１２）と、前記レジストパターン上に金属材料の膜を積層して各筒形溝および各コンタクトホールの内部に前記金属材料を埋め込み、前記金属材料の膜およびレジストパターンを除去して第１層間絶縁層を露出させることにより、複数の筒形反射層および各増幅部と電気的に接続する複数のコンタクトプラグを形成する工程（Ｃ１３）とを含む。
そして、工程（Ｃ１３）の後に工程（Ｄ）を行うことにより、第１層間絶縁層上に前記配線層を形成して前記コンタクトプラグに電気的に接続し、工程（Ｄ）の後に工程（Ｂ２）を行う。
これにより、コンタクトプラグの形成と同時にかつ同じ材料で、筒形反射層を形成することができる。
すなわち、工程（Ｃ）が、第１層間絶縁層上にフォトレジスト膜を積層し所定形状にパターニングすることにより、複数の筒形反射層形成領域および複数のコンタクトホール形成領域に開口部を有するレジストパターンを形成する工程（Ｃ１１）と、前記レジストパターンをマスクとして用いて第１層間絶縁層の一部をエッチングにより除去して複数の筒形溝および複数のコンタクトホールを形成する工程（Ｃ１２）と、前記レジストパターン上に金属材料の膜を積層して各筒形溝および各コンタクトホールの内部に前記金属材料を埋め込み、前記金属材料の膜およびレジストパターンを除去して第１層間絶縁層を露出させることにより、複数の筒形反射層および各増幅部と電気的に接続する複数のコンタクトプラグを形成する工程（Ｃ１３）とを含む。
そして、工程（Ｃ１３）の後に工程（Ｄ）を行うことにより、第１層間絶縁層上に前記配線層を形成して前記コンタクトプラグに電気的に接続し、工程（Ｄ）の後に工程（Ｂ２）を行う。
これにより、コンタクトプラグの形成と同時にかつ同じ材料で、筒形反射層を形成することができる。
さらに、層間絶縁層が３層以上であり、３層目以上に配線層が形成される場合も、前記工程（Ｃ）に基づいて、２層目以降の配線層間を電気的に接続する配線接続部の形成と同時かつ同じ材料で、２層目以降の筒形反射層を形成することができる。
以下、図面を参照しながら、本発明に係る固体撮像装置およびその製造方法の実施形態を詳しく説明する。
以下、図面を参照しながら、本発明に係る固体撮像装置およびその製造方法の実施形態を詳しく説明する。
（実施形態１）
図１は本発明に係る固体撮像装置の実施形態１を示す基板垂直方向の概略部分断面図であり、図２は実施形態１の固体撮像装置を示す基板平行方向の概略部分断面図である。
このＣＭＯＳ型の固体撮像装置は、半導体基板１０１と、半導体基板１０１の表層にマトリックス状に形成された複数の光電変換素子１０２と、受光した各光電変換素子１０２にて発生した電荷を電圧に変換し増幅して出力する半導体基板１０１の表面付近に形成された図示しない複数の増幅部と、半導体基板１０１に積層された透光性の第１・第２・第３層間絶縁層１０３、１０５、１０７と、各光電変換素子１０２を取り囲むように第１・第２層間絶縁層１０３、１０５内に形成された複数の第１・第２筒形反射層１１０、１１１と、各第１筒形反射層１１１の近傍周囲の第２・第３層間絶縁層１０５、１０７内に形成された下層の第１配線１０４および上層の第２配線層１０６とを備えている。
図１は本発明に係る固体撮像装置の実施形態１を示す基板垂直方向の概略部分断面図であり、図２は実施形態１の固体撮像装置を示す基板平行方向の概略部分断面図である。
このＣＭＯＳ型の固体撮像装置は、半導体基板１０１と、半導体基板１０１の表層にマトリックス状に形成された複数の光電変換素子１０２と、受光した各光電変換素子１０２にて発生した電荷を電圧に変換し増幅して出力する半導体基板１０１の表面付近に形成された図示しない複数の増幅部と、半導体基板１０１に積層された透光性の第１・第２・第３層間絶縁層１０３、１０５、１０７と、各光電変換素子１０２を取り囲むように第１・第２層間絶縁層１０３、１０５内に形成された複数の第１・第２筒形反射層１１０、１１１と、各第１筒形反射層１１１の近傍周囲の第２・第３層間絶縁層１０５、１０７内に形成された下層の第１配線１０４および上層の第２配線層１０６とを備えている。
＜半導体基板、光電変換素子、増幅部、層間絶縁層等について＞
半導体基板１０１として代表的にシリコン基板を用いることができ、半導体基板１０１の表層に光電変換素子１０２としてのフォトダイオードがマトリックス状に複数形成されている。
フォトダイオードは、代表的には、Si基板上にSiO2膜、SiN膜を堆積した構造で構成されるが、これに限定されるものではない。
また、実施形態１では、光電変換素子１０２の平面的に見た領域は丸みのある略正方形に形成されているが、形状は特に限定されない。
各光電変換素子１０２に対応する各増幅部は、各光電変換素子１０２の周囲の半導体基板１０１の表面付近に形成されており、光電変換素子１０２と増幅部とを含んで画素が構成されている。
半導体基板１０１として代表的にシリコン基板を用いることができ、半導体基板１０１の表層に光電変換素子１０２としてのフォトダイオードがマトリックス状に複数形成されている。
フォトダイオードは、代表的には、Si基板上にSiO2膜、SiN膜を堆積した構造で構成されるが、これに限定されるものではない。
また、実施形態１では、光電変換素子１０２の平面的に見た領域は丸みのある略正方形に形成されているが、形状は特に限定されない。
各光電変換素子１０２に対応する各増幅部は、各光電変換素子１０２の周囲の半導体基板１０１の表面付近に形成されており、光電変換素子１０２と増幅部とを含んで画素が構成されている。
また、画素間の半導体基板１０１の表面には素子分離領域１０１ａが形成されると共に、半導体基板１０１の表面全面にはＳｉＮ膜またはＳｉＯＮ膜からなる反射防止膜１２０が積層されている。なお、反射防止膜１２０は光電変換素子１０２上のみ形成してもよい。
さらに、反射防止膜１２０上には第１層間絶縁層１０３が積層され、第１層間絶縁層１０３上には第２層間絶縁層１０５が積層され、第２層間絶縁層１０５上には第３層間絶縁層１０７が積層されている。
各層間絶縁層としては、ＳｉＯ2膜、ＳｉＯ2膜を主成分とするＢＰＳＧ膜、ＳｉＮ膜、ＳｉＯＮ膜等を用いることができ、これらの中でも入射光の吸収が少ないという観点からＳｉＯ2膜またはＳｉＯ2膜を主成分とするＢＰＳＧ膜が好ましい。
さらに、反射防止膜１２０上には第１層間絶縁層１０３が積層され、第１層間絶縁層１０３上には第２層間絶縁層１０５が積層され、第２層間絶縁層１０５上には第３層間絶縁層１０７が積層されている。
各層間絶縁層としては、ＳｉＯ2膜、ＳｉＯ2膜を主成分とするＢＰＳＧ膜、ＳｉＮ膜、ＳｉＯＮ膜等を用いることができ、これらの中でも入射光の吸収が少ないという観点からＳｉＯ2膜またはＳｉＯ2膜を主成分とするＢＰＳＧ膜が好ましい。
増幅部は、半導体基板１０１の表層に形成されたフローティングディフュージョン部と、半導体基板１０１の表面に形成された周辺回路、電荷転送ゲートおよびトランジスタゲートとを備え、フローティングディフュージョン部、電荷転送ゲートおよびトランジスタゲートが各第１配線層１０４とコンタクトプラグ１０９にて電気的に接続されている。
＜筒形反射層について＞
第１筒形反射層１１０は、光電変換素子１０２を取り囲むように、第１層間絶縁層１０３内にその膜厚と同じ高さで形成された平面視正方形の金属膜壁である。
第２筒形反射層１１１は、第１筒形反射層１１０を取り囲むように、第２層間絶縁層１０５内にその表面（上面）から少なくとも第１配線層１０４の上面位置の深さまで形成された平面視正方形の金属膜壁である。
なお、第１筒形反射層１１０、１１１の平面的に見た形状は、光電変換素子１０２を取り囲む環状であれば特に限定されないが、光電変換素子１０２の平面的に見た領域から所定距離Ｌ内に収まる形状が好ましく、光電変換素子１０２と同じ形状であってもよい。
第１筒形反射層１１０は、光電変換素子１０２を取り囲むように、第１層間絶縁層１０３内にその膜厚と同じ高さで形成された平面視正方形の金属膜壁である。
第２筒形反射層１１１は、第１筒形反射層１１０を取り囲むように、第２層間絶縁層１０５内にその表面（上面）から少なくとも第１配線層１０４の上面位置の深さまで形成された平面視正方形の金属膜壁である。
なお、第１筒形反射層１１０、１１１の平面的に見た形状は、光電変換素子１０２を取り囲む環状であれば特に限定されないが、光電変換素子１０２の平面的に見た領域から所定距離Ｌ内に収まる形状が好ましく、光電変換素子１０２と同じ形状であってもよい。
これら第１・第２筒形反射層１１０、１１１の内側領域（第１・第２層間絶縁層１０３、１０５）が、外光を透過させる光導波路Ｇ１、Ｇ２となっている。
光導波路Ｇ１、Ｇ２を通る光は、第２および第１筒形反射層１０５、１０３の内面を反射するため、外部に漏洩せずに光電変換素子１０２の受光面に入射することができる。
なお、実施形態１では、第１筒形反射層１１０と第２筒形反射層１１１とが分離しているが、これらの間の近傍周囲には第１配線層１０４が形成されているため、第１配線層１０４が反射層として機能して光の漏洩を防止することができ、詳しくは後述する。
光導波路Ｇ１、Ｇ２を通る光は、第２および第１筒形反射層１０５、１０３の内面を反射するため、外部に漏洩せずに光電変換素子１０２の受光面に入射することができる。
なお、実施形態１では、第１筒形反射層１１０と第２筒形反射層１１１とが分離しているが、これらの間の近傍周囲には第１配線層１０４が形成されているため、第１配線層１０４が反射層として機能して光の漏洩を防止することができ、詳しくは後述する。
第１筒形反射層１１０は、その内面が、平面的に見た光電変換素子１０２の領域（点線で示す外郭線）を完全に包囲し、かつその領域から０〜０.３μｍ程度の距離Ｌを有する大きさに形成される。
なお、前記距離Ｌが０μｍより小さくなる、すなわち光導波路Ｇ１が光電変換素子１０２の領域内に収まると、光電変換素子１０２の感度向上効果が低減してしまう。また、前記距離Ｌが０.３μｍを超えても、光電変換素子１０２の周囲に光が入射し易くなるため感度向上効果が低減してしまう。
なお、前記距離Ｌが０μｍより小さくなる、すなわち光導波路Ｇ１が光電変換素子１０２の領域内に収まると、光電変換素子１０２の感度向上効果が低減してしまう。また、前記距離Ｌが０.３μｍを超えても、光電変換素子１０２の周囲に光が入射し易くなるため感度向上効果が低減してしまう。
また、第１筒形反射層１１０の膜厚Ｔ１は、厚過ぎると第１筒形反射層１１０が光電変換素子１０２の領域と重なる場合があり、その場合、光電変換素子１０２の感度向上効果が低減してしまう。
また、第１筒形反射層１１０の膜厚Ｔ１が薄過ぎることは、第１筒形反射層１１０を埋め込むために第１層間絶縁層１０３に形成する掘り込み部のアスペクト比が大きくなるため、第１筒形反射層１１０の金属材料によっては埋め込みが困難となり、ボイドが発生した場合はそこから光が漏洩し、結果として光電変換素子１０２の感度向上効果が低減してしまうおそれがある。
また、第１筒形反射層１１０の膜厚Ｔ１が薄過ぎることは、第１筒形反射層１１０を埋め込むために第１層間絶縁層１０３に形成する掘り込み部のアスペクト比が大きくなるため、第１筒形反射層１１０の金属材料によっては埋め込みが困難となり、ボイドが発生した場合はそこから光が漏洩し、結果として光電変換素子１０２の感度向上効果が低減してしまうおそれがある。
よって、第１筒形反射層１１０の膜厚Ｔ１は、第１層間絶縁層１０３の膜厚と第１筒形反射層１１０の金属材料に応じて埋め込み可能な最小の膜厚を設定することが望ましい。
例えば、第１筒形反射層１１０の金属材料がＴｉ、ＴｉＮおよびＷを用いた場合、第１層間絶縁層１０３の膜厚が２５０〜８００ｎｍであるとき、掘り込み部の幅（第１筒形反射層１１０の膜厚）は０．１〜０．５μｍが好ましい。すなわち、掘り込み部のアスペクト比（＝第１層間絶縁層１０３の膜厚／掘り込み部の幅）は０．５〜４．０が好ましい。
具体例としては、第１層間絶縁層１０３の膜厚が６００ｎｍであるとき、掘り込み部の幅（第１筒形反射層１１０の膜厚）は０．１５〜０．３μｍが好ましい。
例えば、第１筒形反射層１１０の金属材料がＴｉ、ＴｉＮおよびＷを用いた場合、第１層間絶縁層１０３の膜厚が２５０〜８００ｎｍであるとき、掘り込み部の幅（第１筒形反射層１１０の膜厚）は０．１〜０．５μｍが好ましい。すなわち、掘り込み部のアスペクト比（＝第１層間絶縁層１０３の膜厚／掘り込み部の幅）は０．５〜４．０が好ましい。
具体例としては、第１層間絶縁層１０３の膜厚が６００ｎｍであるとき、掘り込み部の幅（第１筒形反射層１１０の膜厚）は０．１５〜０．３μｍが好ましい。
第２筒形反射層１１１は、その内側領域の光導波路Ｇ２が前記光導波路Ｇ１を完全に覆うような大きさおよび位置に形成されている。
前記のように、第２筒形反射層１１１は、第２層間絶縁層１０５内にその表面（上面）から少なくとも第１配線層１０４の上面位置の深さまで形成されている。
この深さＤは、後述するビアホールを第１配線層１０４上の第２層間絶縁層１０５に形成するエッチングにより定められており、第２層間絶縁層１０５の上面から第１配線層１０４の上面までの深さよりも０〜３０％程度深くなっていおり、０％を超える深さであることが好ましい。
この場合も、第２筒形反射層１１１の膜厚Ｔ２は、第２筒形反射層１１１を埋め込むために第２層間絶縁層１０５に形成する掘り込み部の深さＤと第２筒形反射層１１１の金属材料に応じて、埋め込み可能な最小の膜厚を設定することが望ましく、第１筒形反射層１１０のアスペクト比と同様に設定することができる。
前記のように、第２筒形反射層１１１は、第２層間絶縁層１０５内にその表面（上面）から少なくとも第１配線層１０４の上面位置の深さまで形成されている。
この深さＤは、後述するビアホールを第１配線層１０４上の第２層間絶縁層１０５に形成するエッチングにより定められており、第２層間絶縁層１０５の上面から第１配線層１０４の上面までの深さよりも０〜３０％程度深くなっていおり、０％を超える深さであることが好ましい。
この場合も、第２筒形反射層１１１の膜厚Ｔ２は、第２筒形反射層１１１を埋め込むために第２層間絶縁層１０５に形成する掘り込み部の深さＤと第２筒形反射層１１１の金属材料に応じて、埋め込み可能な最小の膜厚を設定することが望ましく、第１筒形反射層１１０のアスペクト比と同様に設定することができる。
＜配線層について＞
第１配線１０４は、第１層間絶縁層１０３上であって、各第１筒形反射層１１０および各第２筒形反射層１１１の近傍周囲の第２層間絶縁層１０５内に、第２筒形反射層１１１の下端面と同じもしくはそれより高い高さで形成されている。
実施形態１の場合、Ｘ方向に並ぶ複数の光電変換素子１０２の列と隣接する列の間に３本１組の第１配線層１０４が並列している。
各組の第１配線僧１０４は、第１層間絶縁層１０３を貫通するコンタクトプラグ１０９を介して、Ｘ方向に並ぶ各画素の増幅部のフローティングディフュージョン部、電荷転送ゲートおよびトランジスタゲートと電気的に接続されている。
コンタクトプラグ１０９は、第１筒形反射層１１０と同時に同じ金属材料で形成されている。
第１配線１０４は、第１層間絶縁層１０３上であって、各第１筒形反射層１１０および各第２筒形反射層１１１の近傍周囲の第２層間絶縁層１０５内に、第２筒形反射層１１１の下端面と同じもしくはそれより高い高さで形成されている。
実施形態１の場合、Ｘ方向に並ぶ複数の光電変換素子１０２の列と隣接する列の間に３本１組の第１配線層１０４が並列している。
各組の第１配線僧１０４は、第１層間絶縁層１０３を貫通するコンタクトプラグ１０９を介して、Ｘ方向に並ぶ各画素の増幅部のフローティングディフュージョン部、電荷転送ゲートおよびトランジスタゲートと電気的に接続されている。
コンタクトプラグ１０９は、第１筒形反射層１１０と同時に同じ金属材料で形成されている。
さらに、第２筒形反射層１１１に隣接する第１配線層１０４は、第２筒形反射層１１１の近傍の一部が分岐してＹ方向に延びる分岐部１０４ａを有している（図２参照）。なお、一の第１配線層１０４の分岐部１０４ａは、対向する他の第１配線層１０４に対して電気的に非接触である。
この第１配線層１０４によって、第１・第２筒形反射層１１０、１１１間が包囲されており、第１・第２光導波路Ｇ１、Ｇ２間に進入した光は第１配線層１０４に当たって反射するため、光は第１・第２光導波路Ｇ１、Ｇ２の外部に漏洩せずに光電変換素子１０２の受光面に導かれることとなる。
この第１配線層１０４によって、第１・第２筒形反射層１１０、１１１間が包囲されており、第１・第２光導波路Ｇ１、Ｇ２間に進入した光は第１配線層１０４に当たって反射するため、光は第１・第２光導波路Ｇ１、Ｇ２の外部に漏洩せずに光電変換素子１０２の受光面に導かれることとなる。
第１配線１０４よりも上層の第２配線層１０６は、第２層間絶縁層１０５上であって、各第２筒形反射層１１１の近傍周囲の第３層間絶縁層１０７内に形成されている。
第２配線層１０６は、各組の真中の第１配線層１０４の直上に配置され、かつ両側の第１配線層１０４に重なる幅を有しており、第２層間絶縁層１０５を貫通する配線接続部１１２を介して真中の第１配線層１０４と電気的に接続されている。
配線接続部１１２は、第２筒形反射層１１１と同時に同じ金属材料で形成されている。
第２配線層１０６は、各組の真中の第１配線層１０４の直上に配置され、かつ両側の第１配線層１０４に重なる幅を有しており、第２層間絶縁層１０５を貫通する配線接続部１１２を介して真中の第１配線層１０４と電気的に接続されている。
配線接続部１１２は、第２筒形反射層１１１と同時に同じ金属材料で形成されている。
さらに、図２に示すように、第１・第２配線層１０４、１０６間であって、第２層間絶縁層１０５内には、帯状の金属遮光層ｒが設けられていてもよい。
第２配線層１０６、金属遮光層ｒおよび第１配線層１０４が格子状に配置されることによって、各第２・第１筒形反射層１１１、１１０間の第２・第１層間絶縁層１０５、１０３内に外光が入射しないように遮光されている。
第２配線層１０６、金属遮光層ｒおよび第１配線層１０４が格子状に配置されることによって、各第２・第１筒形反射層１１１、１１０間の第２・第１層間絶縁層１０５、１０３内に外光が入射しないように遮光されている。
＜その他の構成について＞
第３層間絶縁層１０７上の第２光導波路Ｇ２に対応する位置には、カラーフィルター層１１３が設けられている。なお、第３層間絶縁層１０７とカラーフィルター層１１３の間には、カラーフィルタ層の密着性を上げるための図示しない中間層が設けられていてもよい。
また、カラーフィルター層１１３上には、図示しない平坦化層を介してマイクロレンズ１１４が形成されている。
第３層間絶縁層１０７上の第２光導波路Ｇ２に対応する位置には、カラーフィルター層１１３が設けられている。なお、第３層間絶縁層１０７とカラーフィルター層１１３の間には、カラーフィルタ層の密着性を上げるための図示しない中間層が設けられていてもよい。
また、カラーフィルター層１１３上には、図示しない平坦化層を介してマイクロレンズ１１４が形成されている。
この固体撮像装置において、マイクロレンズ１１４に入射した外光は、集束光となってカラーフィルター層１１３、第３層間絶縁層１０７、第２・第１光導波路Ｇ２、Ｇ１等を透過して光電変換素子１０２の受光面に入射する。
光電変換素子１０２で受光して生成した信号電荷は、電荷転送ゲートによってフローティングディフュージョン部へ供給され、このフローティングディフュージョン部において電圧信号に変換されて、増幅トランジスタのゲートに供給され、ここで増幅されて撮像信号として取り出される。
光電変換素子１０２で受光して生成した信号電荷は、電荷転送ゲートによってフローティングディフュージョン部へ供給され、このフローティングディフュージョン部において電圧信号に変換されて、増幅トランジスタのゲートに供給され、ここで増幅されて撮像信号として取り出される。
この固体撮像装置によれば、第１・第２光導波路Ｇ１、Ｇ２は、第１・第２層間絶縁層１０３、１０５内の第１・第２筒形反射層１１０、１１１で囲まれた領域であり、かつ第１・第２筒形反射層１１０、１１１の間は第１配線層１０４で囲まれているため、第２光導波路Ｇ２内に入射した光が外部に漏洩することなく光電変換素子１０２の受光面に入射する。その結果、光導波路内のボイドによって光電変換素子１０２の感度が低下するといった従来技術の問題はない。
さらに、第１・第２光導波路Ｇ１、Ｇ２は、従来技術の光導波路のように層間絶縁層に孔を形成し、その孔へ別の材料を埋め込んで形成されたものではないため、第１・第２光導波路Ｇ１、Ｇ２内にボイドが発生することはなく、さらなる微細化によるアスペクト比の増加に対応することができる。
さらに、第１・第２光導波路Ｇ１、Ｇ２は、従来技術の光導波路のように層間絶縁層に孔を形成し、その孔へ別の材料を埋め込んで形成されたものではないため、第１・第２光導波路Ｇ１、Ｇ２内にボイドが発生することはなく、さらなる微細化によるアスペクト比の増加に対応することができる。
＜製造方法について＞
次に、実施形態１の固体撮像装置の製造方法について説明する。
この製造方法は、前記のように、半導体基板１０１の表層および表面に複数の光電変換素子１０２および各光電変換素子１０２にて発生した電荷を電圧に変換し増幅して出力する複数の増幅部を形成する工程（Ａ）と、半導体基板１０１上に透光性の層間絶縁層を積層する工程（Ｂ）と、各光電変換素子１０２を取り囲むように層間絶縁層内に複数の筒形反射層を形成することにより、外光を光電変換素子１０２へ導くための光導波路を各筒形反射層の内側領域に形成する工程（Ｃ）と、各筒形反射層の近傍周囲に配線層を形成する工程（Ｄ）とを含む。
次に、実施形態１の固体撮像装置の製造方法について説明する。
この製造方法は、前記のように、半導体基板１０１の表層および表面に複数の光電変換素子１０２および各光電変換素子１０２にて発生した電荷を電圧に変換し増幅して出力する複数の増幅部を形成する工程（Ａ）と、半導体基板１０１上に透光性の層間絶縁層を積層する工程（Ｂ）と、各光電変換素子１０２を取り囲むように層間絶縁層内に複数の筒形反射層を形成することにより、外光を光電変換素子１０２へ導くための光導波路を各筒形反射層の内側領域に形成する工程（Ｃ）と、各筒形反射層の近傍周囲に配線層を形成する工程（Ｄ）とを含む。
実施形態１の場合、層間絶縁層が３層であり、２層目以降に配線層が形成されている。
この場合、工程（Ｂ）が、前記半導体基板の表面に透光性の第１層間絶縁層を積層する工程（Ｂ２１）と、第１層間絶縁層上に透光性の第２層間絶縁層を積層する工程（Ｂ２２）と、第２層間絶縁層上に透光性の第３層間絶縁層を積層する工程（Ｂ２３）とを含む。
また、工程（Ｄ）が、第１層間絶縁層上に第１配線層を形成する工程（Ｄ１）と、第２層間絶縁層上に第２配線層を形成する工程（Ｄ２）とを含む。
この場合、工程（Ｂ）が、前記半導体基板の表面に透光性の第１層間絶縁層を積層する工程（Ｂ２１）と、第１層間絶縁層上に透光性の第２層間絶縁層を積層する工程（Ｂ２２）と、第２層間絶縁層上に透光性の第３層間絶縁層を積層する工程（Ｂ２３）とを含む。
また、工程（Ｄ）が、第１層間絶縁層上に第１配線層を形成する工程（Ｄ１）と、第２層間絶縁層上に第２配線層を形成する工程（Ｄ２）とを含む。
また、工程（Ｃ）が、第１段階および第２段階を含み、工程（Ｃ）の第１段階が、工程（Ｂ２１）の後の第１層間絶縁層上にフォトレジスト膜を積層し所定形状にパターニングすることにより、複数の第１筒形反射層形成領域および複数のコンタクトホール形成領域に開口部を有するレジストパターンを形成する工程（Ｃ２１）と、前記レジストパターンをマスクとして用いて第１層間絶縁層の一部をエッチングにより除去して複数の第１筒形溝および複数のコンタクトホールを形成する工程（Ｃ２２）と、前記レジストパターン上に金属材料の膜を積層して各第１筒形溝および各コンタクトホールの内部に前記金属材料を埋め込み、前記金属材料の膜およびレジストパターンを除去して第１層間絶縁層を露出させることにより、複数の第１筒形反射層および各増幅部と電気的に接続する複数のコンタクトプラグを形成する工程（Ｃ２３）とを含む。
そして、工程（Ｃ２３）の後に工程（Ｄ１）を行うことにより、第１層間絶縁層上に第１配線層を前記コンタクトプラグに電気的に接続し、工程（Ｄ１）の後に工程（Ｂ２２）を行う。
工程（Ｃ）の第２段階は、工程（Ｂ２２）の後の前記第２層間絶縁層上にフォトレジスト膜を積層し所定形状にパターニングすることにより、複数の第２筒形反射層形成領域および複数のビアホール形成領域に開口部を有するレジストパターンを形成する工程（Ｃ２４）と、前記レジストパターンをマスクとして用いて前記第２層間絶縁層の一部をエッチングにより除去して複数の第２筒形溝および複数のビアホールを形成する工程（Ｃ２５）と、前記レジストパターン上に金属材料の膜を積層して各第２筒形溝および各ビアホールの内部に前記金属材料を埋め込み、前記金属材料の膜およびレジストパターンを除去して前記第２層間絶縁層を露出させることにより、複数の第２筒形反射層および各第１配線層と電気的に接続する複数の配線接続部を形成する工程（Ｃ２６）とを含む。
そして、工程（Ｃ２６）の後に工程（Ｄ２）を行うことにより、第２層間絶縁層上に前記第２配線層を形成して前記配線接続部に電気的に接続し、工程（Ｄ２）の後に工程（Ｂ２３）を行う。
以下、図面を参照しながら実施形態１の固体撮像装置の製造方法を具体的に説明する。
工程（Ｃ）の第２段階は、工程（Ｂ２２）の後の前記第２層間絶縁層上にフォトレジスト膜を積層し所定形状にパターニングすることにより、複数の第２筒形反射層形成領域および複数のビアホール形成領域に開口部を有するレジストパターンを形成する工程（Ｃ２４）と、前記レジストパターンをマスクとして用いて前記第２層間絶縁層の一部をエッチングにより除去して複数の第２筒形溝および複数のビアホールを形成する工程（Ｃ２５）と、前記レジストパターン上に金属材料の膜を積層して各第２筒形溝および各ビアホールの内部に前記金属材料を埋め込み、前記金属材料の膜およびレジストパターンを除去して前記第２層間絶縁層を露出させることにより、複数の第２筒形反射層および各第１配線層と電気的に接続する複数の配線接続部を形成する工程（Ｃ２６）とを含む。
そして、工程（Ｃ２６）の後に工程（Ｄ２）を行うことにより、第２層間絶縁層上に前記第２配線層を形成して前記配線接続部に電気的に接続し、工程（Ｄ２）の後に工程（Ｂ２３）を行う。
以下、図面を参照しながら実施形態１の固体撮像装置の製造方法を具体的に説明する。
＜工程（Ａ）＞
図３（Ａ）に示すように、まず、前記工程（Ａ）において、シリコンウエハ等からなる半導体基板１０１ 上に、ＬＯＣＯＳ法、Shallow Trench Isolation（ＳＴＩ）などの公知技術で素子分離を行い（図示せず）、半導体基板１０１上にフォトレジストパターンを形成し、イオン注入及び熱処理を行って、複数の光電変換素子１０２を形成する。
また、この工程（Ａ）において、各光電変換素子１０２に対応する複数の増幅部も形成する。
光電変換素子１０２および増幅部は、公知の製造技術に準じて形成することができる。
図３（Ａ）に示すように、まず、前記工程（Ａ）において、シリコンウエハ等からなる半導体基板１０１ 上に、ＬＯＣＯＳ法、Shallow Trench Isolation（ＳＴＩ）などの公知技術で素子分離を行い（図示せず）、半導体基板１０１上にフォトレジストパターンを形成し、イオン注入及び熱処理を行って、複数の光電変換素子１０２を形成する。
また、この工程（Ａ）において、各光電変換素子１０２に対応する複数の増幅部も形成する。
光電変換素子１０２および増幅部は、公知の製造技術に準じて形成することができる。
＜工程（Ｂ２１）＞
次に、図３（Ｂ）に示すように、半導体基板１０１上にＣＶＤ法などにより、例えばＳｉＮ膜もしくはＳｉＯＮ膜からなる反射防止膜層１２０を膜厚２０〜８０ｎｍで形成し、さらにＳｉＯ2またはそれを主成分とする材料（例えばＢＰＳＧ膜）からなる第１層間絶縁層１０３を膜厚５０〜１５０ｎｍで形成する。
その後、第１層間絶縁層１０３をＣＭＰ法を用いて平坦化する。これにより、次工程におけるパターニング精度を向上させることが可能となる。
次に、図３（Ｂ）に示すように、半導体基板１０１上にＣＶＤ法などにより、例えばＳｉＮ膜もしくはＳｉＯＮ膜からなる反射防止膜層１２０を膜厚２０〜８０ｎｍで形成し、さらにＳｉＯ2またはそれを主成分とする材料（例えばＢＰＳＧ膜）からなる第１層間絶縁層１０３を膜厚５０〜１５０ｎｍで形成する。
その後、第１層間絶縁層１０３をＣＭＰ法を用いて平坦化する。これにより、次工程におけるパターニング精度を向上させることが可能となる。
＜工程（Ｃ２１）＞
次に、第１層間絶縁層１０３上に、フォトレジスト膜を積層し、フォトエッチング技術により所定形状にパターニングすることにより、複数の第１筒形反射層形成領域および複数のコンタクトホール形成領域に開口部を有するレジストパターンを形成する。
次に、第１層間絶縁層１０３上に、フォトレジスト膜を積層し、フォトエッチング技術により所定形状にパターニングすることにより、複数の第１筒形反射層形成領域および複数のコンタクトホール形成領域に開口部を有するレジストパターンを形成する。
＜工程（Ｃ２２）＞
前記レジストパターンをマスクとして用いて第１層間絶縁層１０３の一部および反射防止膜層１２０の一部をドライエッチングにより除去して、図３（Ｃ）に示すように、複数の第１筒形溝１１０ｘおよび複数のコンタクトホール（図示省略）を形成する。なお、反射防止層１２０はエッチングストップ膜として機能する。
このとき、第１筒形溝１１０ｘは、光電変換素子１０２上に形成せず、かつ後工程で形成される第１配線層１０４と接触しない位置に形成される。
前記レジストパターンをマスクとして用いて第１層間絶縁層１０３の一部および反射防止膜層１２０の一部をドライエッチングにより除去して、図３（Ｃ）に示すように、複数の第１筒形溝１１０ｘおよび複数のコンタクトホール（図示省略）を形成する。なお、反射防止層１２０はエッチングストップ膜として機能する。
このとき、第１筒形溝１１０ｘは、光電変換素子１０２上に形成せず、かつ後工程で形成される第１配線層１０４と接触しない位置に形成される。
＜工程（Ｃ２３）＞
次に、ＣＶＤ法もしくはスパッタ法等を用いて、前記レジストパターン上に金属材料の膜、例えば、膜厚０．５〜１０ｎｍのＴｉ、膜厚０.５〜５０ｎｍのＴｉＮ、膜厚２００〜４００ｎｍのＷの積層膜をこの順に積層して各第１筒形溝１１０ｘおよび各コンタクトホールの内部に前記金属材料を埋め込む。続いて、ＣＭＰ法もしくはドライエッチングによるエッチバックを行って、前記金属材料の膜およびレジストパターンを除去して第１層間絶縁層１０３を露出させることにより、図４（Ａ）に示すように、複数の第１筒形反射層１１０および各増幅部と電気的に接続する複数のコンタクトプラグ１０９を形成する。
なお、その他の金属材料の膜としては、Ｔａ（膜厚０．５〜２０ｎｍ）、TaN（膜厚０．５〜３０ｎｍ）、Cu（膜厚１００〜１０００ｎｍ）、Al-Cu（膜厚１００〜４００ｎｍ）等の一般的に用いられる金属材料の単一膜または積層膜を用いることができる。
次に、ＣＶＤ法もしくはスパッタ法等を用いて、前記レジストパターン上に金属材料の膜、例えば、膜厚０．５〜１０ｎｍのＴｉ、膜厚０.５〜５０ｎｍのＴｉＮ、膜厚２００〜４００ｎｍのＷの積層膜をこの順に積層して各第１筒形溝１１０ｘおよび各コンタクトホールの内部に前記金属材料を埋め込む。続いて、ＣＭＰ法もしくはドライエッチングによるエッチバックを行って、前記金属材料の膜およびレジストパターンを除去して第１層間絶縁層１０３を露出させることにより、図４（Ａ）に示すように、複数の第１筒形反射層１１０および各増幅部と電気的に接続する複数のコンタクトプラグ１０９を形成する。
なお、その他の金属材料の膜としては、Ｔａ（膜厚０．５〜２０ｎｍ）、TaN（膜厚０．５〜３０ｎｍ）、Cu（膜厚１００〜１０００ｎｍ）、Al-Cu（膜厚１００〜４００ｎｍ）等の一般的に用いられる金属材料の単一膜または積層膜を用いることができる。
＜工程（Ｄ１）＞
次に、ＣＶＤ法もしくはスパッタ法等を用いて、例えばＡｌ膜（膜厚２００〜４００ｎｍ）、Ｔｉ膜（膜厚０．５〜１０ｎｍ）、ＴｉＮ膜（膜厚０.５〜５０ｎｍ）からなる積層膜を第１層間絶縁層１０３上に成膜し、フォトリソグラフィーおよびドライエッチング技術を用いて積層膜をパターニングすることにより、各コンタクトプラグ１０９と電気的に接続する複数の第１配線層１０４を形成する（図４（Ｂ）参照）。
次に、ＣＶＤ法もしくはスパッタ法等を用いて、例えばＡｌ膜（膜厚２００〜４００ｎｍ）、Ｔｉ膜（膜厚０．５〜１０ｎｍ）、ＴｉＮ膜（膜厚０.５〜５０ｎｍ）からなる積層膜を第１層間絶縁層１０３上に成膜し、フォトリソグラフィーおよびドライエッチング技術を用いて積層膜をパターニングすることにより、各コンタクトプラグ１０９と電気的に接続する複数の第１配線層１０４を形成する（図４（Ｂ）参照）。
＜工程（Ｂ２２）＞
次に、ＣＶＤ法等を用いて、第１配線層１０２を覆うように第１層間絶縁層上にＳｉＯ2またはそれを主成分とするＢＰＳＧ膜等を膜厚５０〜１５０ｎｍで積層し、ＣＭＰ法を用いて平坦化することにより、図４（Ｂ）に示すように、透光性の第２層間絶縁層１０５を形成する。
次に、ＣＶＤ法等を用いて、第１配線層１０２を覆うように第１層間絶縁層上にＳｉＯ2またはそれを主成分とするＢＰＳＧ膜等を膜厚５０〜１５０ｎｍで積層し、ＣＭＰ法を用いて平坦化することにより、図４（Ｂ）に示すように、透光性の第２層間絶縁層１０５を形成する。
＜工程（Ｃ２４）＞
次に、第２層間絶縁層１０５上にフォトレジスト膜を積層し所定形状にパターニングすることにより、複数の第２筒形反射層形成領域および複数のビアホール形成領域に開口部を有するレジストパターンを形成する（図示省略）。
次に、第２層間絶縁層１０５上にフォトレジスト膜を積層し所定形状にパターニングすることにより、複数の第２筒形反射層形成領域および複数のビアホール形成領域に開口部を有するレジストパターンを形成する（図示省略）。
＜工程（Ｃ２５）＞
次に、前記レジストパターンをマスクとして用いて第２層間絶縁層１０５の一部をドライエッチングにより除去して、図４（Ｃ）に示すように、複数の第２筒形溝１１１ｘおよび複数のビアホール（図示省略）を形成する。
このとき、第１配線層１０４を構成する最上層のＴｉＮ層がエッチングストップ膜となり、ビアホールの底部が第１配線層１０４に達した時点でエッチングを終了するが、第２筒形溝１１１ｘはビアホールよりも０〜３０％程度深く形成される。
また、第２筒形溝１１１ｘは、光電変換素子１０２上に形成せず、かつ第１配線層１０４および後工程で形成される第２配線層１０６と接触しない位置であり、かつ第１筒形反射層１１０よりも外周に形成される。
次に、前記レジストパターンをマスクとして用いて第２層間絶縁層１０５の一部をドライエッチングにより除去して、図４（Ｃ）に示すように、複数の第２筒形溝１１１ｘおよび複数のビアホール（図示省略）を形成する。
このとき、第１配線層１０４を構成する最上層のＴｉＮ層がエッチングストップ膜となり、ビアホールの底部が第１配線層１０４に達した時点でエッチングを終了するが、第２筒形溝１１１ｘはビアホールよりも０〜３０％程度深く形成される。
また、第２筒形溝１１１ｘは、光電変換素子１０２上に形成せず、かつ第１配線層１０４および後工程で形成される第２配線層１０６と接触しない位置であり、かつ第１筒形反射層１１０よりも外周に形成される。
＜工程（Ｄ２６）＞
次に、ＣＶＤ法もしくはスパッタ法等を用いて、前記レジストパターン上に金属材料の膜、例えば、膜厚０．５〜１０ｎｍのＴｉ、膜厚０．５〜５０ｎｍのＴｉＮ、膜厚２００〜４００ｎｍのＷの各膜をこの順に積層して各第２筒形溝１１１ｘおよび各コンタクトホールの内部に前記金属材料を埋め込む。続いて、ＣＭＰ法もしくはドライエッチングによるエッチバックを行って、前記金属材料の膜およびレジストパターンを除去して第２層間絶縁層１０５を露出させることにより、図５（Ａ）に示すように、複数の第２筒形反射層１１１および第１配線層１０４と電気的に接続する複数の配線接続部１１２を形成する。
なお、その他の金属材料の膜としては、Ｔａ（膜厚０．５〜２０ｎｍ）、TaN（膜厚０．５〜３０ｎｍ）、Cu（膜厚１００〜１０００ｎｍ）、Al-Cu（膜厚１００〜４００ｎｍ）等の一般的に用いられる金属材料の単一膜または積層膜を用いることができる。
次に、ＣＶＤ法もしくはスパッタ法等を用いて、前記レジストパターン上に金属材料の膜、例えば、膜厚０．５〜１０ｎｍのＴｉ、膜厚０．５〜５０ｎｍのＴｉＮ、膜厚２００〜４００ｎｍのＷの各膜をこの順に積層して各第２筒形溝１１１ｘおよび各コンタクトホールの内部に前記金属材料を埋め込む。続いて、ＣＭＰ法もしくはドライエッチングによるエッチバックを行って、前記金属材料の膜およびレジストパターンを除去して第２層間絶縁層１０５を露出させることにより、図５（Ａ）に示すように、複数の第２筒形反射層１１１および第１配線層１０４と電気的に接続する複数の配線接続部１１２を形成する。
なお、その他の金属材料の膜としては、Ｔａ（膜厚０．５〜２０ｎｍ）、TaN（膜厚０．５〜３０ｎｍ）、Cu（膜厚１００〜１０００ｎｍ）、Al-Cu（膜厚１００〜４００ｎｍ）等の一般的に用いられる金属材料の単一膜または積層膜を用いることができる。
＜工程（Ｄ２）＞
次に、ＣＶＤ法もしくはスパッタ法等を用いて、例えばＡｌ膜（膜厚１００〜３００ｎｍ）、Ｔｉ膜（膜厚０．５〜３０ｎｍ）、ＴｉＮ膜（膜厚５〜６０ｎｍ）からなる積層膜を第１層間絶縁層１０３上に成膜し、フォトリソグラフィーおよびドライエッチング技術を用いて積層膜をパターニングすることにより、各配線接続部１１２と電気的に接続する複数の第２配線層１０６を形成する（図５（Ｂ）参照）。
次に、ＣＶＤ法もしくはスパッタ法等を用いて、例えばＡｌ膜（膜厚１００〜３００ｎｍ）、Ｔｉ膜（膜厚０．５〜３０ｎｍ）、ＴｉＮ膜（膜厚５〜６０ｎｍ）からなる積層膜を第１層間絶縁層１０３上に成膜し、フォトリソグラフィーおよびドライエッチング技術を用いて積層膜をパターニングすることにより、各配線接続部１１２と電気的に接続する複数の第２配線層１０６を形成する（図５（Ｂ）参照）。
＜工程（Ｂ２３）＞
次に、ＣＶＤ法等を用いて、第２配線層１０６を覆うように第２層間絶縁層１０５上にＳｉＯ2またはそれを主成分とするＢＰＳＧ膜等を膜厚５０〜１５０ｎｍで積層し、ＣＭＰ法を用いて平坦化することにより、図５（Ｂ）に示すように、透光性の第３層間絶縁層１０７を形成する。
次に、ＣＶＤ法等を用いて、第２配線層１０６を覆うように第２層間絶縁層１０５上にＳｉＯ2またはそれを主成分とするＢＰＳＧ膜等を膜厚５０〜１５０ｎｍで積層し、ＣＭＰ法を用いて平坦化することにより、図５（Ｂ）に示すように、透光性の第３層間絶縁層１０７を形成する。
＜その他の工程＞
次に、図１に示すように、第３層間絶縁層１０７上に、公知技術により中間層（図示省略）、カラーフィルター層１１３および平坦化層（図示省略）を形成し、その上にマイクロレンズ１１４を形成する。
次に、図１に示すように、第３層間絶縁層１０７上に、公知技術により中間層（図示省略）、カラーフィルター層１１３および平坦化層（図示省略）を形成し、その上にマイクロレンズ１１４を形成する。
このように、本発明によれば、ＣＭＯＳ型固体撮像装置を製造するＣＭＯＳプロセスにおいて、工程（Ｃ）の第１段階で、第１配線層１０４と増幅部とを電気的に接続するコンタクトプラグ１０９の形成と同時にかつ同じ材料で第１筒形反射層１１０（第１光導波路Ｇ１）を形成することができると共に、工程（Ｃ）の第２段階で、第２配線層１０６と第１配線層１０４とを電気的に接続する配線接続部１１２の形成と同時にかつ同じ材料で第２筒形反射層１１１（第２光導波路Ｇ２）を形成することができる。
つまり、ＣＭＯＳプロセスに新たな工程を追加することなく第１・第２光導波路Ｇ１、Ｇ２を形成することができるため、従来技術よりも低コストでかつ感度の優れた固体撮像装置を製造することができる。
つまり、ＣＭＯＳプロセスに新たな工程を追加することなく第１・第２光導波路Ｇ１、Ｇ２を形成することができるため、従来技術よりも低コストでかつ感度の優れた固体撮像装置を製造することができる。
（実施形態２）
図６は本発明に係る固体撮像装置の実施形態２を示す基板垂直方向の概略部分断面図である。
実施形態２の固体撮像装置は、筒形反射層２１０およびその製造工程が異なる以外は、実施形態と同様である。なお、図６において、図１中の構成要素と同様の構成要素には同一の符号を付している。
以下、実施形態２における実施形態１とは異なる点を主に説明する。
図６は本発明に係る固体撮像装置の実施形態２を示す基板垂直方向の概略部分断面図である。
実施形態２の固体撮像装置は、筒形反射層２１０およびその製造工程が異なる以外は、実施形態と同様である。なお、図６において、図１中の構成要素と同様の構成要素には同一の符号を付している。
以下、実施形態２における実施形態１とは異なる点を主に説明する。
実施形態２の場合、第１層間絶縁層１０３と第２層間絶縁層１０５の両方を連続して貫通する１つの筒形反射層２１０が貫通しており、この筒形反射層２１０の内側領域が光導波路Ｇ３とされている。
この筒形反射層２１０の平面的に見たサイズ、膜厚Ｔ３および形成位置は、実施形態１における第１筒形反射層１１０と同じであり、筒形反射層２１０の材料は配線接続部１１２と同じである。
実施形態２の筒形反射層２１０は、実施形態１の第１筒形反射層１１０と第２筒形反射層１１０のように分離していないため、実施形態２の第１配線層２０４は実施形態１の第１配線層１０４の分岐部１０４ａ（図２参照）を省略したものとされ、それ以外は同じである。
この筒形反射層２１０の平面的に見たサイズ、膜厚Ｔ３および形成位置は、実施形態１における第１筒形反射層１１０と同じであり、筒形反射層２１０の材料は配線接続部１１２と同じである。
実施形態２の筒形反射層２１０は、実施形態１の第１筒形反射層１１０と第２筒形反射層１１０のように分離していないため、実施形態２の第１配線層２０４は実施形態１の第１配線層１０４の分岐部１０４ａ（図２参照）を省略したものとされ、それ以外は同じである。
実施形態２の固体撮像装置の製造方法も、実施形態１と同様に工程（Ａ）〜（Ｄ）を含むが、次の点が異なる。
実施形態１の場合、第１層間絶縁層１０３を形成した後の工程（Ｃ）の第１段階でコンタクトプラグ１０９と第１筒形反射層１１０を同時に形成し、第２層間絶縁層１０５を形成した後の工程（Ｃ）の第２段階で配線接続部１１２と第２筒形反射層１１１を同時に形成していたが、実施形態２の場合、第２層間絶縁層１０５を形成した後に配線接続部１１２と筒形反射層２１０を同時に形成する。
実施形態１の場合、第１層間絶縁層１０３を形成した後の工程（Ｃ）の第１段階でコンタクトプラグ１０９と第１筒形反射層１１０を同時に形成し、第２層間絶縁層１０５を形成した後の工程（Ｃ）の第２段階で配線接続部１１２と第２筒形反射層１１１を同時に形成していたが、実施形態２の場合、第２層間絶縁層１０５を形成した後に配線接続部１１２と筒形反射層２１０を同時に形成する。
つまり、実施形態２の製造方法では、工程（Ｃ）が、第２層間絶縁層１０５上にフォトレジスト膜を積層し所定形状にパターニングすることにより、複数の筒形反射層形成領域および複数の配線接続部形成領域に開口部を有するレジストパターンを形成する工程（Ｃ１）と、前記レジストパターンをマスクとして用いて第２・第１層間絶縁層１０５、１０３の一部および反射防止層１２０の一部をエッチングにより除去して複数の筒形溝および複数のビアホールを形成する工程（Ｃ２）と、前記レジストパターン上に金属材料の膜を積層して各筒形溝内に前記金属材料を埋め込み、前記金属材料の膜およびレジストパターンを除去して第２層間絶縁層１０５を露出させることにより、複数の筒形反射層２１０および複数の配線接続部１１２を形成する工程（Ｃ３）とを含む。
工程（Ｃ２）では、第１配線層２０４を構成する最上層のＴｉＮ層がエッチングストップ膜となるため、ビアホール形成のためのエッチングはＴｉＮ層がエッチングされた時点で終了するが、筒形溝形成のためのエッチングは反射防止層１２０がエッチングされた時点で終了する。
その他の工程（Ｃ１）および（Ｃ３）は、実施形態１と概ね同様である。
その他の工程（Ｃ１）および（Ｃ３）は、実施形態１と概ね同様である。
（他の実施形態）
１．実施形態１では、第２光導波路が第１光導波路よりも僅かに大きくなるように第２筒形反射層を形成したが、第２光導波路が第１光導波路と同じかあるいはそれよりも僅かに小さくなるように第２筒形反射層を形成してもよい。
２．実施形態１および２では、配線層が２層の場合を例示したが、同様の方法で３層以上の配線層を有する固体撮像装置を製造することも可能である。
３．実施形態１および２では、第１・第２層間絶縁層内に筒形反射層を形成した場合を例示したが、光が外部に漏洩せずに光電変換素子に導かれるのであれば、第１層間絶縁層のみあるいは第２層間絶縁層のみに筒形反射層を形成してもよく、筒形反射層を形成すべき層間絶縁層を選択することができる。
１．実施形態１では、第２光導波路が第１光導波路よりも僅かに大きくなるように第２筒形反射層を形成したが、第２光導波路が第１光導波路と同じかあるいはそれよりも僅かに小さくなるように第２筒形反射層を形成してもよい。
２．実施形態１および２では、配線層が２層の場合を例示したが、同様の方法で３層以上の配線層を有する固体撮像装置を製造することも可能である。
３．実施形態１および２では、第１・第２層間絶縁層内に筒形反射層を形成した場合を例示したが、光が外部に漏洩せずに光電変換素子に導かれるのであれば、第１層間絶縁層のみあるいは第２層間絶縁層のみに筒形反射層を形成してもよく、筒形反射層を形成すべき層間絶縁層を選択することができる。
本発明の固体撮像装置は、デジタルビデオカメラおよびデジタルスチルカメラ等のデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話などの電子情報機器に適用可能である。
１０１ 半導体基板
１０２ 光電変換素子
１０３ 第１層間絶縁層
１０４、２０４ 第１配線層
１０５ 第２層間絶縁層
１０６ 第２配線層
１０７ 第３層間絶縁層
１０９ コンタクトプラグ
１１０ 第１筒形反射層
１１１ 第２筒形反射層
１１２ 配線接続部
１１３ カラーフィルター層
１１４ マイクロレンズ
１２０ 反射防止膜層
２１０ 筒形反射層
Ｇ１ 第１光導波路
Ｇ２ 第２光導波路
Ｇ３ 光導波路
１０２ 光電変換素子
１０３ 第１層間絶縁層
１０４、２０４ 第１配線層
１０５ 第２層間絶縁層
１０６ 第２配線層
１０７ 第３層間絶縁層
１０９ コンタクトプラグ
１１０ 第１筒形反射層
１１１ 第２筒形反射層
１１２ 配線接続部
１１３ カラーフィルター層
１１４ マイクロレンズ
１２０ 反射防止膜層
２１０ 筒形反射層
Ｇ１ 第１光導波路
Ｇ２ 第２光導波路
Ｇ３ 光導波路
Claims (9)
- 半導体基板と、該半導体基板の表層に形成された複数の光電変換素子と、受光した各光電変換素子にて発生した電荷を電圧に変換し増幅して出力する前記半導体基板の表面付近に形成された複数の増幅部と、前記半導体基板に積層された透光性の層間絶縁層と、各光電変換素子を取り囲むように前記層間絶縁層内に形成された複数の筒形反射層と、各筒形反射層の近傍周囲の層間絶縁層内に形成された配線層とを備え、各筒形反射層の内側領域が外光を前記光電変換素子へ導くための光導波路とされていることを特徴とする固体撮像装置。
- 前記層間絶縁層が、前記半導体基板の表面に積層された第１層間絶縁層と、該第１層間絶縁層の表面に積層された第２層間絶縁層とを有してなり、
前記筒形反射層が、前記第１層間絶縁層内に形成された第１筒形反射層と、前記第２層間絶縁層内に形成された第２筒形反射層とを有してなり、
前記第２筒形反射層の内側領域の光導波路が、前記第１筒形反射層の内側領域の光導波路を完全に覆うように形成されている請求項１に記載の固体撮像装置。 - 前記配線層が、前記第１層間絶縁層の上に形成された下配線層であり、
前記第２筒形反射層が、第２層間絶縁層の表面から少なくとも前記下配線層の上面位置の深さまで形成されている請求項２に記載の固体撮像装置。 - 前記配線層が、前記第２層間絶縁層の上に形成された上配線層をさらに有し、
前記第１層間絶縁層内に設けられて前記増幅部と前記下配線層とを電気的に接続するコンタクトプラグと、前記第２層間絶縁層内に設けられて前記下配線層と前記上配線層とを電気的に接続する配線接続部とをさらに備え、
前記第１筒形反射層と前記コンタクトプラグとが同じ金属材料からなり、前記第２筒形反射層と前記配線接続部とが同じ金属材料からなる請求項３に記載の固体撮像装置。 - 前記層間絶縁層上の各光導波路に対応する位置に積層されたカラーフィルター層と、各カラーフィルター層上に形成されたマイクロレンズとをさらに備えた請求項１〜４のいずれか１つに記載の固体撮像装置。
- 半導体基板の表層および表面に複数の光電変換素子および各光電変換素子にて発生した電荷を電圧に変換し増幅して出力する複数の増幅部を形成する工程（Ａ）と、
前記半導体基板上に透光性の層間絶縁層を積層する工程（Ｂ）と、
各光電変換素子を取り囲むように前記層間絶縁層内に複数の筒形反射層を形成することにより、外光を前記光電変換素子へ導くための光導波路を各筒形反射層の内側領域に形成する工程（Ｃ）と、
各筒形反射層の近傍周囲に配線層を形成する工程（Ｄ）とを含むことを特徴とする固体撮像装置の製造方法。 - 工程（Ｃ）が、前記層間絶縁層上にフォトレジスト膜を積層し所定形状にパターニングすることにより、複数の筒形反射層形成領域に開口部を有するレジストパターンを形成する工程（Ｃ１）と、前記レジストパターンをマスクとして用いて前記層間絶縁層の一部をエッチングにより除去して複数の筒形溝を形成する工程（Ｃ２）と、前記レジストパターン上に金属材料の膜を積層して各筒形溝内に前記金属材料を埋め込み、前記金属材料の膜およびレジストパターンを除去して前記層間絶縁層を露出させることにより、複数の筒形反射層を形成する工程（Ｃ３）とを含む請求項６に記載の固体撮像装置の製造方法。
- 工程（Ｂ）が、前記半導体基板の表面に透光性の第１層間絶縁層を積層する工程（Ｂ１）と、第１層間絶縁層上に透光性の第２層間絶縁層を積層する工程（Ｂ２）とを含み、
工程（Ｃ）が、第１層間絶縁層上にフォトレジスト膜を積層し所定形状にパターニングすることにより、複数の筒形反射層形成領域および複数のコンタクトホール形成領域に開口部を有するレジストパターンを形成する工程（Ｃ１１）と、前記レジストパターンをマスクとして用いて第１層間絶縁層の一部をエッチングにより除去して複数の筒形溝および複数のコンタクトホールを形成する工程（Ｃ１２）と、前記レジストパターン上に金属材料の膜を積層して各筒形溝および各コンタクトホールの内部に前記金属材料を埋め込み、前記金属材料の膜およびレジストパターンを除去して第１層間絶縁層を露出させることにより、複数の筒形反射層および各増幅部と電気的に接続する複数のコンタクトプラグを形成する工程（Ｃ１３）とを含み、
工程（Ｃ１３）の後に工程（Ｄ）を行うことにより、第１層間絶縁層上に前記配線層を形成して前記コンタクトプラグに電気的に接続し、
工程（Ｄ）の後に工程（Ｂ２）を行う請求項６に記載の固体撮像装置の製造方法。 - 工程（Ｂ）が、前記半導体基板の表面に透光性の第１層間絶縁層を積層する工程（Ｂ２１）と、第１層間絶縁層上に透光性の第２層間絶縁層を積層する工程（Ｂ２２）と、第２層間絶縁層上に透光性の第３層間絶縁層を積層する工程（Ｂ２３）とを含み、
工程（Ｄ）が、第１層間絶縁層上に第１配線層を形成する工程（Ｄ１）と、第２層間絶縁層上に第２配線層を形成する工程（Ｄ２）とを含み、
工程（Ｃ）が、第１段階および第２段階を含み、
工程（Ｃ）の第１段階が、工程（Ｂ２１）の後の第１層間絶縁層上にフォトレジスト膜を積層し所定形状にパターニングすることにより、複数の第１筒形反射層形成領域および複数のコンタクトホール形成領域に開口部を有するレジストパターンを形成する工程（Ｃ２１）と、前記レジストパターンをマスクとして用いて第１層間絶縁層の一部をエッチングにより除去して複数の第１筒形溝および複数のコンタクトホールを形成する工程（Ｃ２２）と、前記レジストパターン上に金属材料の膜を積層して各第１筒形溝および各コンタクトホールの内部に前記金属材料を埋め込み、前記金属材料の膜およびレジストパターンを除去して第１層間絶縁層を露出させることにより、複数の第１筒形反射層および各増幅部と電気的に接続する複数のコンタクトプラグを形成する工程（Ｃ２３）とを含み、
工程（Ｃ２３）の後に工程（Ｄ１）を行うことにより、第１層間絶縁層上に第１配線層を前記コンタクトプラグに電気的に接続し、
工程（Ｄ１）の後に工程（Ｂ２２）を行い、
工程（Ｃ）の第２段階が、工程（Ｂ２２）の後の前記第２層間絶縁層上にフォトレジスト膜を積層し所定形状にパターニングすることにより、複数の第２筒形反射層形成領域および複数のビアホール形成領域に開口部を有するレジストパターンを形成する工程（Ｃ２４）と、前記レジストパターンをマスクとして用いて前記第２層間絶縁層の一部をエッチングにより除去して複数の第２筒形溝および複数のビアホールを形成する工程（Ｃ２５）と、前記レジストパターン上に金属材料の膜を積層して各第２筒形溝および各ビアホールの内部に前記金属材料を埋め込み、前記金属材料の膜およびレジストパターンを除去して前記第２層間絶縁層を露出させることにより、複数の第２筒形反射層および各第１配線層と電気的に接続する複数の配線接続部を形成する工程（Ｃ２６）とを含み、
工程（Ｃ２６）の後に工程（Ｄ２）を行うことにより、第２層間絶縁層上に前記第２配線層を形成して前記配線接続部に電気的に接続し、
工程（Ｄ２）の後に工程（Ｂ２３）を行う請求項６に記載の固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009283076A JP2011124501A (ja) | 2009-12-14 | 2009-12-14 | 固体撮像装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009283076A JP2011124501A (ja) | 2009-12-14 | 2009-12-14 | 固体撮像装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011124501A true JP2011124501A (ja) | 2011-06-23 |
Family
ID=44288069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009283076A Pending JP2011124501A (ja) | 2009-12-14 | 2009-12-14 | 固体撮像装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011124501A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014086515A (ja) * | 2012-10-22 | 2014-05-12 | Canon Inc | 撮像装置、その製造方法及びカメラ |
| JP2017069506A (ja) * | 2015-10-02 | 2017-04-06 | エルジー ディスプレイ カンパニー リミテッド | 薄膜光センサ、２次元アレイセンサ、および指紋センサ付きモバイル用ディスプレイ |
| US9659991B2 (en) | 2012-10-22 | 2017-05-23 | Canon Kabushiki Kaisha | Image capturing apparatus, manufacturing method thereof, and camera |
| JP2017092499A (ja) * | 2017-02-10 | 2017-05-25 | キヤノン株式会社 | 固体撮像装置、及び撮像システム |
| CN107833902A (zh) * | 2013-07-05 | 2018-03-23 | 索尼公司 | 固态成像装置、其制造方法和电子设备 |
| US10115756B2 (en) | 2012-02-24 | 2018-10-30 | Canon Kabushiki Kaisha | Solid-state image pickup device and image pickup system having light shielding portion with first and second films on respective under face and upper face sides |
| CN113658965A (zh) * | 2016-03-01 | 2021-11-16 | 索尼公司 | 光检测器件及其驱动方法以及电子装置 |
| US12027565B2 (en) | 2016-03-01 | 2024-07-02 | Sony Group Corporation | Imaging device having charge storage electrode, first electrode, second electrode and transfer control electrode, driving method for imaging device having the same, and electronic apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004063778A (ja) * | 2002-07-29 | 2004-02-26 | Renesas Technology Corp | 固体撮像素子 |
| JP2008235689A (ja) * | 2007-03-22 | 2008-10-02 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
-
2009
- 2009-12-14 JP JP2009283076A patent/JP2011124501A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004063778A (ja) * | 2002-07-29 | 2004-02-26 | Renesas Technology Corp | 固体撮像素子 |
| JP2008235689A (ja) * | 2007-03-22 | 2008-10-02 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10115756B2 (en) | 2012-02-24 | 2018-10-30 | Canon Kabushiki Kaisha | Solid-state image pickup device and image pickup system having light shielding portion with first and second films on respective under face and upper face sides |
| JP2014086515A (ja) * | 2012-10-22 | 2014-05-12 | Canon Inc | 撮像装置、その製造方法及びカメラ |
| US9659991B2 (en) | 2012-10-22 | 2017-05-23 | Canon Kabushiki Kaisha | Image capturing apparatus, manufacturing method thereof, and camera |
| US10361231B2 (en) | 2012-10-22 | 2019-07-23 | Canon Kabushiki Kaisha | Image capturing apparatus, manufacturing method thereof, and camera |
| CN107833902A (zh) * | 2013-07-05 | 2018-03-23 | 索尼公司 | 固态成像装置、其制造方法和电子设备 |
| US11532762B2 (en) | 2013-07-05 | 2022-12-20 | Sony Corporation | Solid state imaging apparatus, production method thereof and electronic device |
| JP2017069506A (ja) * | 2015-10-02 | 2017-04-06 | エルジー ディスプレイ カンパニー リミテッド | 薄膜光センサ、２次元アレイセンサ、および指紋センサ付きモバイル用ディスプレイ |
| CN113658965A (zh) * | 2016-03-01 | 2021-11-16 | 索尼公司 | 光检测器件及其驱动方法以及电子装置 |
| CN113658965B (zh) * | 2016-03-01 | 2024-03-19 | 索尼公司 | 光检测器件及其驱动方法以及电子装置 |
| US12027565B2 (en) | 2016-03-01 | 2024-07-02 | Sony Group Corporation | Imaging device having charge storage electrode, first electrode, second electrode and transfer control electrode, driving method for imaging device having the same, and electronic apparatus |
| JP2017092499A (ja) * | 2017-02-10 | 2017-05-25 | キヤノン株式会社 | 固体撮像装置、及び撮像システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5357441B2 (ja) | 固体撮像装置の製造方法 | |
| JP5364989B2 (ja) | 固体撮像装置およびカメラ | |
| JP4944399B2 (ja) | 固体撮像装置 | |
| JP5241902B2 (ja) | 半導体装置の製造方法 | |
| JP2008192951A (ja) | 固体撮像装置およびその製造方法 | |
| JP2011233862A (ja) | 固体撮像装置及び撮像システム | |
| JP2005012189A (ja) | 光電変換装置およびその製造方法 | |
| JP6021439B2 (ja) | 固体撮像装置 | |
| JP5921129B2 (ja) | 固体撮像装置、及び固体撮像装置の製造方法 | |
| JP2011124501A (ja) | 固体撮像装置およびその製造方法 | |
| JP5441382B2 (ja) | 光電変換装置及び光電変換装置の製造方法 | |
| JP2006120845A (ja) | 光電変換装置およびその製造方法 | |
| JP2007150087A (ja) | 固体撮像素子およびその製造方法 | |
| US20090090944A1 (en) | Image Sensor and Method of Fabricating the Same | |
| JP2006191000A (ja) | 光電変換装置 | |
| JP5031216B2 (ja) | 撮像装置の製造方法 | |
| JP5948783B2 (ja) | 固体撮像装置、および電子機器 | |
| JP2008160104A (ja) | イメージセンサ及びその製造方法 | |
| JP2012186396A (ja) | 固体撮像装置およびその製造方法 | |
| US20090140360A1 (en) | Image sensor and fabricating method thereof | |
| US20060039044A1 (en) | Self-aligned image sensor and method for fabricating the same | |
| JP7008054B2 (ja) | 光電変換装置および機器 | |
| JP2013004686A (ja) | 固体撮像装置およびその製造方法 | |
| US20240162263A1 (en) | Imaging device | |
| KR20090068409A (ko) | 이미지 센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131029 |