CN110010631B - 固态成像装置、其制造方法和电子设备 - Google Patents

固态成像装置、其制造方法和电子设备 Download PDF

Info

Publication number
CN110010631B
CN110010631B CN201811580767.0A CN201811580767A CN110010631B CN 110010631 B CN110010631 B CN 110010631B CN 201811580767 A CN201811580767 A CN 201811580767A CN 110010631 B CN110010631 B CN 110010631B
Authority
CN
China
Prior art keywords
oxide
insulating
imaging device
pad
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811580767.0A
Other languages
English (en)
Other versions
CN110010631A (zh
Inventor
水田恭平
大地朋和
千叶洋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN110010631A publication Critical patent/CN110010631A/zh
Application granted granted Critical
Publication of CN110010631B publication Critical patent/CN110010631B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022416—Electrodes for devices characterised by at least one potential jump barrier or surface barrier comprising ring electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种固态成像装置、其制造方法和电子设备。该固态成像装置包括由至少贯通在光接收表面侧的硅层的绝缘物质形成的绝缘结构，该绝缘结构具有正锥形形状，其中该硅层的该光接收表面侧上部的顶部直径大于该硅层底部的底部直径。此外，提供了提供一种制造固态成像装置的方法以及一种包括固态成像装置的电子设备。

Description

固态成像装置、其制造方法和电子设备
本申请是中国专利申请号为201410302531.6、申请日为2014年6月27 日、发明名称为“固态成像装置、其制造方法和电子设备”的中国专利申请的分案申请。
技术领域
本公开涉及固态成像装置、其制造方法以及电子设备，特别是能减少闪光成分(flare component)的固态成像装置、其制造方法以及电子设备。
背景技术
制造半导体芯片的方法包括在晶片上形成多个半导体芯片，并且采用刀片沿着划线区域切割半导体芯片以分开半导体芯片。在该方法中，应防止切割可能产生的碎裂(chipping)。
在配线接合半导体芯片内的电极焊盘时，或者在检查时探测电极焊盘时，即使侧壁与接合配线或探针接触，也不应产生泄漏或损坏。
为了防止采用刀片切割可能产生的碎裂或者配线接合或探测时产生泄漏或损坏，已经提出了具有各种护环(保护壁)的固态成像设备(例如，见日本专利申请提前公开Nos.2012-17896、2011-114261、2012-231027、 2010-219425、2010-212735、2010-109137和2007-324629)。
然而，在日本专利申请提前公开No.2012-17896中描述的技术方案中，金属材料用作护环的埋设材料。一旦通过接合损坏产生裂缝，则金属扩散。重要的是可靠性上的降低。在日本专利申请提前公开Nos.2011-114261、 2012-231027、2010-219425、2010-212735、2010-109137和2007-324629中描述的技术方案中，由于它们的制造方法，护环具有倒锥形形状，其中随着远离光入射表面侧直径逐渐增加。因此，入射光由护环反射，因此闪光变坏。
因此，期望减少闪光成分。
发明内容
根据本公开的第一实施例，提供一种固态成像装置，包括由绝缘物质形成的绝缘结构，其至少贯通在光接收表面侧的硅层，该绝缘结构具有正锥形形状，其中该硅层的该光接收表面侧上部的顶部直径大于该硅层底部的底部直径。
根据本公开的第二实施例，提供一种制造固态成像装置的方法，该方法包括：接合第一基板到第二基板，该第二基板包括其上形成光电二极管的硅层；以及在纵向方向上从光接收表面侧对该第二基板进行开槽至少至该硅层的深度以形成其中填充绝缘物质的开口。
根据本公开的第三实施例，提供一种电子设备，包括固态成像装置，该固态成像装置具有由至少贯通在光接收表面侧的硅层的绝缘物质形成的绝缘结构，该绝缘结构具有正锥形形状，其中该硅层的光接收表面侧上部的顶部直径大于该硅层底部的底部直径。
根据本公开的第一和第三实施例，提供一种由至少贯通在光接收表面侧的硅层的绝缘物质形成的绝缘结构，该绝缘结构具有正锥形形状，其中该硅层的光接收表面侧上部的顶部直径大于该硅层底部的底部直径。
根据第二实施例，接合第一基板到第二基板，该第二基板包括其上形成光电二极管的硅层；然后在纵向方向上从光接收表面侧开槽该第二基板至少至该硅层的深度以形成其中填充绝缘物质的开口。
该固态成像装置和电子设备可为孤立的或者结合在其它设备中的模块。
根据本公开的第一至第三实施例，可减少闪光成分。
如附图所示，通过下面最佳方式实施例的详细描述，本公开的这些以及其它的目标、特征和优点将变得显而易见。
附图说明
图1示出了根据本公开实施例的固态成像装置的示意性构造；
图2示出了其上形成固态成像装置的大尺寸半导体晶片；
图3示出了固态成像装置的顶部构造图；
图4是焊盘开口和芯片围绕护环的放大图；
图5示出了焊盘围绕护环和芯片围绕护环的功能；
图6是焊盘开口周围的截面构造图；
图7是示出图6所示固态成像装置的制造方法的视图；
图8是示出图6所示固态成像装置的制造方法的视图；
图9A和9B的每一个示出了焊盘围绕护环的作用；
图10A至10D是示出用绝缘材料填充焊盘围绕护环的选择性方法的视图；
图11A至11D示出了焊盘围绕护环具有变化深度的选择性实施例；
图12A至12C的每一个示出了用于从电极焊盘部分引出电源线的配线实施例；
图13示出了采用贯通电极外部连接的固态成像装置的构造实施例；
图14示出了其中固态成像装置用在共享接触结构中的实施例；
图15A至15D是示出共享接触结构的制造方法的视图；
图16是在非层叠型固态成像装置中焊盘开口周围的截面构造图；
图17A至17D是示出图16所示固态成像装置的制造方法的视图；
图18A至18D是示出图16所示固态成像装置的制造方法的视图；
图19A和19B示出了焊盘围绕护环具有变化深度的选择性实施例；
图20A和20B的每一个示出了从电极焊盘部分引出电源的配线实施例；
图21示出了相关技术中的沟槽结构；
图22示出了根据第三实施例的沟槽结构；
图23示出了根据第三实施例的沟槽结构的作用；
图24详细地示出了根据第三实施例的沟槽结构；
图25示出了根据第三实施例的另一个沟槽结构；
图26示出了根据第三实施例的芯片围绕护环的制造方法；
图27是示出根据第四实施例的像素结构的视图；
图28示出了根据第四实施例的芯片围绕护环的制造方法；
图29示出了根据第四实施例的芯片围绕护环的制造方法；以及
图30是示出成像装置的构造实施例的框图，该成像装置作为根据本公开实施例的电子设备。
具体实施方式
在下文，将参考附图描述本公开的实施例。
本技术方案的实施例以下面的顺序描述。
1.固态成像装置的总体结构
2.第一实施例(层叠背照型固态成像装置的构造实施例)
3.第二实施例(非层叠背照型固态成像装置的构造实施例)
4.第三实施例(具有弓形外形的护环结构)
5.第四实施例(具有弓形外形的像素之间的沟槽结构)
6.电子设备的应用
<1.固态成像装置的总体结构>
<固态成像装置的示意性构造>
图1示出了根据本公开实施例的固态成像装置的示意性构造。
图1所示的固态成像装置1包括采用硅(Si)作为半导体的半导体基板 12、像素2设置成二维阵列的像素阵列3、以及周边电路。周边电路包括垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7和控制电路 8。
每个像素2包括作为光电转换元件的光电二极管和多个像素晶体管。多个像素晶体管包括四个MOS晶体管，即转移晶体管、选择晶体管、复位晶体管和放大晶体管。
每个像素2可具有共享像素结构。共享像素结构由多个光电二极管、多个转移晶体管、共享浮置扩散区域和共享其它像素晶体管构成。换言之，在共享像素中，多个单元像素中的光电二极管和转移晶体管共享其它像素晶体管。
控制电路8接收指示运行模式的数据且输出关于固态成像装置1的内部信息的数据。换言之，控制电路8产生时钟信号和控制信号，该时钟信号和控制信号基于垂直同步信号、水平同步信号和主时钟形成垂直信号电路4、列信号处理电路5和水平驱动电路6的运行标准。控制电路8输出所产生的时钟信号和控制信号到垂直驱动电路4、列信号处理电路5、水平驱动电路6 和其它。
垂直驱动电路4例如由移位寄存器构成，选择像素驱动配线10，为所选择的像素驱动配线10提供脉冲以驱动像素2，并且驱动每个行单元的像素2。换言之，垂直驱动电路4在垂直方向上选择性地扫描像素阵列3每个行单元的每个像素2，并且基于依照每个像素2中光电转换元件中的光接收量所产生的信号电荷通过垂直信号线9给列信号处理电路5提供像素信号。
列信号处理电路5按像素2的列布置，并且执行信号处理，例如，在一个列中从像素2输出的信号按像素列的噪声去除。具体而言，列信号处理电路5执行信号处理，例如去除像素固有的固定图案噪声的CDS(相关双采样) 或AD转换等。
水平驱动电路6例如由移位寄存器构成，顺序输出水平扫描脉冲以顺序选择每个列信号处理电路5，并且从每个列信号处理电路5输出像素信号到水平信号线11。
输出电路7处理通过水平信号线11从每个列信号处理电路5顺序反馈的信号，并且输出该信号。例如，输出电路7可简单地缓冲，或者可执行黑电平调整、列偏离校正或各种数字信号处理等。输入和输出终端13与外界交换信号。
如上所述构造的固态成像装置1是称为列AD法的CMOS成像传感器，其中列信号处理电路5按像素列布置以执行CDS处理和AD转换处理。
<半导体晶片的顶部构造图>
图1所示的固态成像装置1通过分开图2所示的大尺寸半导体晶片21 上布置的多个固态成像装置1而提供。具体而言，采用刀片(未示出)沿着划线区域LA切割大尺寸半导体晶片21，以将半导体晶片21分成图1所示的各个固态成像装置1，因此形成图1所示的固态成像装置1。
图3示出了图2所示固态成像装置的顶部构造图。
图4是图3中由交替的长短虚线示出的预定位置上焊盘开口PK和芯片围绕护环CG的放大图。因此，图4示出了邻近焊盘开口PK右侧的固态成像装置1的芯片围绕护环CG。
固态成像装置1包括芯片区域CA和划线区域LA。芯片区域CA包括其内的像素区域PA和布置在其外的周围区域SA。在像素区域PA中，多个像素2布置在水平和垂直方向上。像素区域PA与图1所示的像素阵列3对应，并且周围区域SA与周边电路对应，其中布置垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7和控制电路8。
在周围区域SA，设置多个焊盘开口PK。在每个焊盘开口PK，设置电极焊盘部分PAD，并且焊盘围绕护环PG布置为围绕电极焊盘部分PAD。
划线区域LA定位为围绕芯片区域CA，并且与相邻固态成像装置1之间的边界对应。如上所述，在分开各固态成像装置1时，用刀片切割划线区域LA。
图5示出了焊盘围绕护环PG和芯片围绕护环CG的功能。
焊盘围绕护环PG设置为防止泄漏或损坏，即使侧壁偶然与连接线或探针接触以检测电极焊盘部分PAD也如此，如图5所示。
芯片围绕护环CG设置为防止碎裂，其可通过用刀片切割划线区域LA 而产生，如图5所示。
如上所述，固态成像装置1的焊盘围绕护环PG和芯片围绕护环CG防止泄漏、损坏和碎裂。另外，焊盘围绕护环PG和芯片围绕护环CG具有减少闪光成分的结构。在下文，焊盘围绕护环PG的结构作为示例而被详细描述。
<2.第一实施例>
<截面构造图>
图6是示出固态成像装置的在预定位置处的焊盘开口PK周围的构造的截面图。
半导体基板12通过将作为第一半导体基板的传感器基板31接合到作为第二半导体基板的逻辑基板32而形成，如图6所示。在传感器基板31中，形成各个像素2等的光电二极管。在逻辑基板32中，形成周边电路的至少一部分逻辑电路。
因此，图6示出了通过接合两个半导体基板形成的层叠型固态成像装置 1的构造实施例。在图6中，上侧是其上入射光的光接收表面，并且是半导体基板12的后表面。图6所示的固态成像装置1是背照型固态成像装置。
传感器基板31用等离子体接合或者粘合剂在接合界面33接合到逻辑基板32。在传感器基板31中，绝缘层41、多层配线层42和硅层43以该顺序从接合界面33开始设置。多层配线层42由多个配线层和其间插设的层间绝缘膜构成。在硅层43的每个像素区域PA中，每个像素单元形成光电二极管 PD。
在硅层43的上表面上，抗反射膜44和绝缘膜45以该顺序形成。
作为抗反射膜44的材料，可采用氮化硅(SiN)、氧化铪(HfO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化钛(TiO2)、氧化镧(La2O3)、氧化镨(Pr2O3)、氧化铈(CeO2)、氧化钕(Nd2O3)、氧化钷(Pm2O3)、氧化钐(Sm2O3)、氧化铕(Eu2O3)、氧化钆(Gd2O3)、氧化铽(Tb2O3)、氧化镝(Dy2O3)、氧化钬(Ho2O3)、氧化铥(Tm2O3)、氧化镱(Yb2O3)、氧化镥(Lu2O3)和氧化钇(Y2O3)等。
作为绝缘膜45的材料，可采用Si化合物，例如，氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)和碳化硅(SiC)。
在绝缘膜45的上侧的像素区域PA中，每个像素单元形成R(红)、G (绿)或B(蓝)中任何一个的彩色滤光片(CF)46。例如，每个像素单元布置彩色滤光片(CF)46的颜色以提供拜耳(Bayer)阵列。
在像素区域PA中的彩色滤光片46的上侧，每个像素单元形成芯片上透镜47。用于芯片上透镜47的材料包括共聚基树脂材料(copolymerization based resin material)，例如，苯乙烯基树脂、丙烯酸基树脂和硅氧烷基树脂。
另一方面，在周围区域SA中，由于不形成彩色滤光片46，形成平坦化膜47a，其由用于芯片上透镜47的材料制造。
在周围区域SA中的焊盘开口PK周围(图6中的两侧)，焊盘围绕护环 PG采用绝缘材料(非金属材料)在纵向方向上穿透逻辑基板32的一部分且埋设其中。具体而言，作为焊盘围绕护环PG填充的绝缘材料可为用于抗反射膜44的材料、用于绝缘膜45的Si化合物以及用于芯片上透镜47的共聚基树脂材料的任何一个。作为选择，可采用抗反射膜材料、Si化合物、具有空气间隙(空气、气体)的树脂材料的结合，如后面参考图10A至10D所描述。
在作为第二半导体基板的逻辑基板32中，绝缘层51、多层配线层52 和硅层53以该顺序从接合界面33开始设置。
焊盘开口PK在周围区域SA中在纵向方向(深度方向)上从传感器基板31至逻辑基板32的绝缘层51是敞开的。在为焊盘开口PK的底表面的、多层配线层52的最上层(最接近传感器基板31的层)上，形成电极焊盘部分PAD。
设置在焊盘开口PK周围的焊盘围绕护环PG在纵向方向上从传感器基板31的绝缘膜45形成到逻辑基板32的绝缘层51。这里，焊盘围绕护环PG 具有正锥形形状，其中在图6中，上光入射表面侧的顶部直径(顶部宽度) 大于电极焊盘部分PAD侧底部的底部直径(底部宽度)。
配线护环HG设置在焊盘围绕护环PG下侧的多层配线层52中。
具有这样构造的固态成像装置1的焊盘围绕护环PG可实现下面的效果。
由非金属材料(绝缘材料)制造的焊盘围绕护环PG从传感器基板31 的绝缘膜45穿透且埋设在逻辑基板32的绝缘层51中。如果焊盘围绕护环 PG由金属材料形成，则在配线接合时损坏侧壁，从而产生且传播裂缝。相反，根据本公开的实施例，当焊盘围绕护环PG由非金属材料形成在纵向方向(垂直方向)上时，损坏传播的边界可被切断以抑制裂缝的传播。
在相关技术中，当接合配线与硅层43在侧壁接触时，驱动时可能形成电流泄漏通道。相反，根据本公开的实施例，由非金属材料制作在纵向方向上的焊盘围绕护环PG可电绝缘，因此防止泄漏。
尽管图6示出了焊盘围绕护环PG设置在焊盘开口PK周围，但是设置在划线区域LA的侧部的芯片围绕护环CG也类似地形成。换言之，芯片围绕护环CG由非金属材料形成，并且在纵向方向上贯通传感器基板31的绝缘膜45进入逻辑基板32的绝缘层51中。
通过相关技术的构造，切割负荷可能产生裂缝，其传播以使芯片围绕护环部分碎裂。碎裂部分飞到成像区域而导致损坏，这可影响成像特性。
相反，根据本公开的实施例，具有上述构造的芯片围绕护环CG可抑制裂缝的传播且防止碎裂。
<制造方法>
接下来，参见图7和8，将描述图6中固态成像装置1的制造方法。
首先，如图7A所示，分开制造的传感器基板31和逻辑基板32在接合界面33处用等离子接合或者粘合剂接合。
在接合传感器基板31和逻辑基板32后，如图7B所示，例如，通过CVD 法顺序形成抗反射膜44和绝缘膜45。
接下来，如图7C所示，要成为焊盘围绕护环PG的区域例如通过干蚀刻法去除，以形成开口70。
然后，如图8A所示，用于抗反射膜44的绝缘材料用于例如通过CVD 法在传感器基板31的整个上表面上形成膜，并且要成为焊盘围绕护环PG的开口70填充有绝缘材料。
最上绝缘材料膜通过回蚀刻(etch back)或CMP(化学机械抛光)处理去除，如图8B所示，从而形成焊盘围绕护环PG。埋设的绝缘材料可为用于绝缘膜45的Si化合物、用于芯片上透镜47等的树脂材料以及用于抗反射膜44的材料。
其后，如图8C所示，彩色滤光片46形成在像素区域PA中，然后在彩色滤光片上形成芯片上透镜47。
例如，彩色滤光片46可这样形成，通过诸如旋涂法的镀膜法涂镀包含色彩颜料和光致抗蚀剂树脂的涂液以形成涂膜，并且通过光刻技术图案化该涂膜。
例如，芯片上透镜47可通过由光刻技术图案化光敏树脂材料且通过回流处理将其变形为透镜形状而形成。周围区域SA中绝缘膜45的上侧变为由用于芯片上透镜47的材料制造的平坦化膜47a。
最后，如图8D所示，传感器基板31和逻辑基板32的在电极焊盘部分 PAD之上的绝缘层51例如通过干蚀刻法去除，以形成焊盘开口PK。
这样，可制造图6中的固态成像装置1。
在上述实施例中，在传感器基板31和逻辑基板32接合以形成抗反射膜 44和绝缘膜45后，形成要成为焊盘围绕护环PG的开口70。然而，要成为焊盘围绕护环PG的开口70可在接合传感器基板31和逻辑基板32后的任何时间形成。例如，在传感器基板31和逻辑基板32接合后且在抗反射膜44 和绝缘膜45形成前，可形成开口70。在此情况下，在形成开口70后，顺序形成抗反射膜44和绝缘膜45。开口70填充有抗反射膜44和绝缘膜45的两种类型材料，并且形成焊盘围绕护环PG。作为选择，开口70可填充有三种或更多种类型材料，包括用于芯片上透镜47的树脂材料。
设置在划线区域LA侧面的芯片围绕护环CG可类似于上述的焊盘围绕护环PG形成。
如上所述，在接合传感器基板31和逻辑基板32后，从后表面侧(光入射表面侧)形成焊盘围绕护环PG。如图9A所示，焊盘围绕护环PG具有正锥形形状，其中顶部直径(顶部宽度)大于在电极焊盘部分PAD侧底部的底部直径(底部宽度)。
当如图9B所示其中顶部直径小于底部直径的倒锥形形状与焊盘围绕护环PG中的正锥形形状相比时，如果入射光照在焊盘围绕护环PG上并且反射，则抑制光入射在光电二极管PD。如此，采用根据本公开的实施例的焊盘围绕护环PG和芯片围绕护环CG，可减少入射在光电二极管PD上的闪光成分。
如上所述，在接合传感器基板31和逻辑基板32后，焊盘围绕护环PG 从后表面形成，因此提供正锥形形状。作为选择，可通过图案化等设定所希望的锥角(与顶部直径和底部直径之差对应)。
如上所述，在接合传感器基板31和逻辑基板32后，焊盘围绕护环PG 从后表面形成。在此情况下，用于接合错位的余量是不必要的。因此，电极焊盘部分PAD和焊盘围绕护环PG之间的距离(水平方向上的距离)可缩短，因此减小了单元尺寸(芯片尺寸)。
<填充绝缘材料作为焊盘围绕护环PG的方法的选择性实施例>
图10A至10D是示出填充绝缘材料作为焊盘围绕护环PG的选择性方法的视图。
图10A所示的焊盘围绕护环PG-a处于这样的状态，图8A所示的传感器基板31的上表面上形成的绝缘材料膜在没有回蚀刻和CMP处理的情况下保留，并且与埋设的部分集成。焊盘围绕护环PG-a可为如下的任何一个，与用于最上膜47a相同的用于芯片上透镜47的树脂材料、用于抗反射膜44 的材料、用于绝缘膜45的Si化合物，如上所述。
在图10B所示的焊盘围绕护环PG-b中，焊盘围绕护环PG的开口70不完全用绝缘材料填埋，仅开口70的界面(表面)覆盖有绝缘材料，并且开口70的中心填充有空气。
在图10C所示的焊盘围绕护环PG-c中，焊盘围绕护环PG的开口70与图10B所示类似不完全用绝缘材料填埋，而是开口70的上表面用绝缘材料封闭，并且开口70的内部填充有空气。
图10B所示的焊盘围绕护环PG-b和图10C所示的焊盘围绕护环PG-c 填充有与一种类型的绝缘材料和空气。作为选择，两种或更多种类型的绝缘材料可与空气一起使用。当焊盘围绕护环PG填充有两种或更多种类型的绝缘材料和空气时，绝缘材料以下面的顺序层叠：用于抗反射膜44的绝缘材料、用于绝缘膜45的Si化合物、用于芯片上透镜47的树脂材料和Si化合物。它们当中一个或多个膜的形成可省略。
在图10D所示的焊盘围绕护环PG-d中，开口70没有用绝缘材料填充，而是空气间隙(空腔)。换言之，图10D示出了仅填充有空气而形成的焊盘围绕护环PD-d。
<焊盘围绕护环PG具有变化深度的选择性实施例>
图11A至11D示出了焊盘围绕护环PG具有变化深度的选择性实施例。
根据图6所示的第一实施例，焊盘围绕护环PG在深度方向上从传感器基板31的绝缘膜45形成到逻辑基板32的绝缘层51。焊盘围绕护环PG的深度(纵向方向上的长度)可使得开槽传感器基板31的至少硅层43。
图11A示出了焊盘围绕护环PG-e通过仅在传感器基板31的硅层43形成开口且用绝缘材料填埋开口而形成的实施例。在焊盘围绕护环PG-e下，设置配线护环HG-e。
图11B示出了焊盘围绕护环PG-f通过在传感器基板31的硅层43和部分多层配线层42中形成开口且用绝缘材料填埋开口而形成且配线护环HG-f 设置在其余的多层配线层42中的实施例。焊盘围绕护环PG-f可形成在任何数量的多层配线层42中。
图11A和11B所示的构造的每一个不用作抵靠接合界面33的阻挡物，并且因此很弱地抵抗接合界面33上的裂纹。然而，焊盘围绕护环PG-e或 PG-f是浅的，因此最小化了PID(等离子体导致的损坏)。另外，从电极焊盘部分PAD引出电源的配线的自由度很大。
图11C示出了焊盘围绕护环PG-g通过在传感器基板31和逻辑基板32 的多层配线层52的一部分中形成开口且用绝缘材料填埋开口而形成且配线护环HG-g设置在其余的多层配线层52中的实施例。
图11D示出了焊盘围绕护环PG-h通过在传感器基板31和逻辑基板32 的硅层53的一部分中形成开口且用绝缘材料填埋开口而形成的实施例。
图11C和11D所示构造的每一个用作抵靠接合界面33的阻挡物，并且因此可抑制接合界面33上裂纹的传播。然而，PID可能增加。另外，存在对从电极焊盘部分PAD引出电源的配线的自由度的限制。
<引出电源的配线实施例>
图12A至12C的每一个示出了从电极焊盘部分PAD引出电源的配线实施例。
图12A示出了在图6所示的焊盘围绕护环PG中引出电源的配线实施例，即在填充有绝缘材料直到逻辑基板32的绝缘层51的焊盘围绕护环PG中引出电源的配线的实施例。
在图12A中，示出了在电极焊盘部分PAD的焊盘围绕护环PG的左侧和右侧引出两个不同电源的实施例。
在图12A的左侧，电极焊盘部分PAD延伸且连接到配线护环HG，因此电源从电极焊盘部分PAD经由配线护环HG引出。
另一方面，在图12A的右侧，隔离焊盘81设置在焊盘围绕护环PG之下，并且连接到电极焊盘部分PAD的用于引出电源的配线82分开设置，因此从电极焊盘部分PAD引出电源。在此情况下，由于隔离焊盘81与电极焊盘部分PAD和多层配线层52的其它配线隔离，可防止PID。隔离焊盘81 可省略。
图12B示出了在图11C所示的焊盘围绕护环PG-g中引出电源的配线实施例，即在填充有绝缘材料直到逻辑基板32的多层配线层52的焊盘围绕护环PG-g中引出电源的配线实施例。
在图12B中，示出了在电极焊盘部分PAD的焊盘围绕护环PG-g的左侧和右侧引出两个不同电源的实施例。
在图12B的左侧，电极焊盘部分PAD连接到配线护环HG-g，因此电源从电极焊盘部分PAD经由配线护环HG-g引出。
另一方面，在图12B的右侧，隔离焊盘81设置在焊盘围绕护环PG-g 之下，并且连接到电极焊盘部分PAD用于引出电源的配线82分开设置，因此从电极焊盘部分PAD引出电源。在此情况下，可防止PID。
图12C示出了在图11D所示的焊盘围绕护环PG-h中引出电源的配线实施例，即在填充有绝缘材料直到逻辑基板32的硅层53的一部分的焊盘围绕护环PG-h中引出电源的配线的实施例。
在图12C中，示出了在电极焊盘部分PAD的焊盘围绕护环PG-h的左侧和右侧引出两个不同电源的实施例。
在图12C的左侧，贯通电极(TSV：贯通硅过孔)设置且连接在焊盘围绕护环PG-h的内侧(在电极焊盘部分PAD侧)和外侧，以从电极焊盘部分 PAD引出电源。换言之，设置在焊盘围绕护环PG-h内侧的贯通电极TSV1 用连接电极83连接到设置在焊盘围绕护环PG-h外侧的贯通电极TSV2，并且贯通电极TSV2连接到配线层84，因此从电极焊盘部分PAD引出电源。
另一方面，在图12C的右侧，逻辑基板32的硅层53用于引出电源。换言之，用于引出电源的半导体区域85形成在逻辑基板32的硅层53中，并且连接到用于引出连接到电极焊盘部分PAD的电源86的配线，因此从电极焊盘部分PAD引出电源。
<电极焊盘部分采用TSV的外部连接>
图13示出了固态成像装置1的构造实施例，其不采用配线接合而是通过电极外连接到电极焊盘部分PAD。
换言之，电极焊盘部分PAD的上部没有敞开。取代焊盘开口PK，贯通电极TSV3设置在电极焊盘部分PAD的下侧。在此情况下，配线护环HG可抑制贯通电极TSV3的金属材料热膨胀导致的裂纹的传播。
<共享接触结构的实施例>
图14示出了贯通过孔由制造焊盘围绕护环PG的类似方法形成且用在共享接触结构中的实施例。
在图14中，与图6中部件对应的部件由相同的附图标记表示，并且因此在下文省略其详细描述。
在图14中，贯通过孔Via1和Via2通过制造焊盘围绕护环PG的类似方法贯通传感器基板31的硅层43而形成。
在贯通过孔Via1和Via2之间填埋连接导体91。连接导体91具有共享接触结构，并且连接到传感器基板31的多层配线层42上的最上配线层92a 和92b以及逻辑基板32的最上配线层93。连接导体91可由金属材料形成，例如，钨(W)、铝(Al)和铜(Cu)等。
<共享接触结构的制造方法>
图15A至15D是示出图14所示共享接触结构的制造方法的视图。
首先，如图15A所示，分开制造的传感器基板31和逻辑基板32在接合界面33处接合。其后，贯通过孔Via1和Via2通过与焊盘围绕护环PG类似的制造方法形成。由于贯通过孔Via1和Via2在接合传感器基板31和逻辑基板32后形成，贯通过孔Via1和Via2具有正锥形形状。
接下来，如图15B所示，贯通过孔Via1和Via2之间的硅层43、抗反射膜44和绝缘膜45例如通过干蚀刻法去除。由于贯通过孔Via1和Via2的每一个用作蚀刻阻挡物，硅层43等可易于去除。
如图15C所示，传感器基板31的配线层92a和92b和逻辑基板32的绝缘层51之间设置的绝缘层41和多层配线层42例如通过干蚀刻法去除。这样，形成用形成连接导体91的金属填充的开口94。
然后，如图15D所示，开口94填充有金属材料，例如钨(W)、铝(Al) 和铜(Cu)等，以形成连接导体91。
如上所述，在连接导体91两侧的贯通过孔Via1和Via2通过与从光入射表面侧(后表面)制造焊盘围绕护环PG类似的方法形成，因此用于接合错位的余量是不必要的。因此，可减小单元尺寸。
由于贯通过孔Via1和Via2通过与从光入射表面侧(后表面)制造焊盘围绕护环PG类似的方法形成，贯通过孔Via1和Via2具有正锥形形状。如此，抑制光入射在光电二极管PD，可减少入射在光电二极管PD的闪光成分。
此外，当在贯通过孔Via1和Via2之间蚀刻硅层43等时，贯通过孔Via1 和Via2的每一个用作蚀刻阻挡物。因此，容易进行蚀刻。
如上所述，根据第一实施例的固态成像装置1包括焊盘围绕护环PG，它是绝缘结构，通过在纵向方向上开槽以贯通在光接收表面侧的至少硅层43 且用至少一个绝缘物质将其填埋而形成，该绝缘物质即抗反射膜的材料，Si 化合物、共聚基树脂材料和空气。焊盘围绕护环PG具有正锥形形状，其中在硅层43的光接收表面侧的顶部直径大于在底部的底部直径。如此，可减少入射在光电二极管PD上的闪光成分。
<3.第二实施例>
<非层叠型固态成像装置的实施例>
在上述第一实施例中，根据本公开的焊盘围绕护环PG通过接合两个半导体基板而应用于层叠型固态成像装置。根据本公开的焊盘围绕护环PG可应用于相关技术中的非层叠背照型固态成像装置。
当固态成像装置1为非层叠背照型固态成像装置时，图16是在固态成像装置1的预定位置的焊盘开口PK周围的截面构造图。
在图16中，作为第一半导体基板的支撑基板100在接合界面103接合到作为第二半导体基板的硅基板101的多层配线层102。
在硅基板101的多层配线层102的上表面上，设置硅层104。在硅层104 的像素区域PA中，每个像素单元形成光电二极管PD。
在硅层104的上表面上，抗反射膜105和绝缘膜106以该顺序形成。作为用于抗反射膜105和绝缘膜106的材料，可采用参见图6引用的各种材料。
在像素区域PA中的绝缘膜106的上侧，每个像素单元形成R、G或B 的任何一个的彩色滤光片(CF)107。彩色滤光片107的颜色例如通过Bayer 阵列布置。
在像素区域PA中的彩色滤光片107的上侧，每个像素单元形成芯片上透镜108。作为用于芯片上透镜108的材料，采用共聚基树脂材料，例如苯乙烯基树脂、丙烯酸基树脂和硅氧烷基树脂。
另一方面，在周围区域SA中，由于没有形成彩色滤光片107，形成由用于芯片上透镜108的材料制造的平坦化膜108a。
在周围区域SA中，焊盘开口PK在纵向方向上从后表面的界面到多层配线层102的最下配线层是敞开的。在多层配线层102的最下配线层，形成电极焊盘部分PAD。
在焊盘开口PK周围(图16中的两侧)由绝缘材料(非金属材料)制造的焊盘围绕护环PG贯通且埋入至隔离焊盘109中，隔离焊盘109定位在多层配线层102的最下配线层。如果焊盘围绕护环PG由金属材料形成，则侧壁在配线接合时损坏，因此传播裂纹。根据本公开的实施例，当焊盘围绕护环PG用非金属材料形成在纵向方向上时，其中损坏传播的边界可被切断以抑制裂纹的传播。
当接合配线在侧壁与硅层104接触时，在驱动时可能形成电流泄漏通道。图16所示的由非金属材料制造的焊盘围绕护环PG可电绝缘，因此防止泄漏。
尽管图16示出了设置在焊盘开口PK周围的焊盘围绕护环PG，但是设置在划线区域LA的侧部的芯片围绕护环CG也类似地形成。如此，可抑制裂纹的传播，并且可防止碎裂。
<制造方法>
参见图17A至17D和18A至18D，将说明图16所示的固态成像装置1 的制造方法。
首先，如图17A所示，光电二极管PD形成在保持基板131上的硅层104 中。其后，包括电极焊盘部分PAD和隔离焊盘109的多层配线层102形成在硅层104上。
然后，如图17B所示，支撑基板100在接合界面用等离子体接合或粘合剂接合到多层配线层102的上侧。支撑基板100和多层配线层102之间的边界是接合界面103。
接下来，如图17C所示，包括支撑基板100的全部基板翻转。其后，剥离在翻转后形成上侧的保持基板131。
在剥离保持基板131后，如图17D所示，抗反射膜105和绝缘膜106 以该顺序形成在硅层104的上表面上，该硅层104的上表面形成形成最上侧 (后表面)。
接下来，如图18A所示，要成为焊盘围绕护环PG的区域例如通过干蚀刻法去除，以形成开口111。
然后，如图18B所示，绝缘材料用于例如通过CVD法在硅基板101的整个上表面上形成膜，并且要成为焊盘围绕护环PG的开口111填充有绝缘材料。
硅基板101上的最上绝缘材料通过CMP处理而去除，如图18C所示，从而形成焊盘围绕护环PG。
在该实施例中，焊盘围绕护环PG通过填充绝缘材料而形成，该绝缘材料为用于抗反射膜44的材料、用于绝缘膜45的Si化合物和用于芯片上透镜47的共聚基树脂材料。如上所述，它可与空气间隙结合，或者可仅采用空气间隙。
其后，如图18D所示，彩色滤光片107和芯片上透镜108形成在像素区域PA中。在周围区域SA中，电极焊盘部分PAD之上的多层配线层102、硅层104、抗反射膜105、绝缘膜106和膜108a例如通过干蚀刻法去除，并且形成焊盘开口PK。
这样，可制造图16中的固态成像装置1。
设置在划线区域LA的侧部的芯片围绕护环CG可形成为类似于上述的焊盘围绕护环PG。
如上所述，在支撑基板100和硅基板101接合后，焊盘围绕护环PG从后表面(光入射表面侧)形成。如图16所示，焊盘围绕护环PG具有正锥形形状，其中在上侧上的光入射表面侧的顶部直径大于在电极焊盘部分PAD 侧的底部直径。
由于焊盘围绕护环PG具有正锥形形状，如果入射光照在焊盘围绕护环 PG上且反射，则抑制光入射在光电二极管PD上。如此，采用根据本公开的实施例的焊盘围绕护环PG，可减少入射在光电二极管PD上的闪光成分。
<具有变化深度的焊盘围绕护环PG的选择性实施例>
图19A和19B示出了在非层叠型固态成像装置1中具有变化深度的焊盘围绕护环的选择性实施例。
在非层叠型固态成像装置1中，焊盘围绕护环PG的深度可使得至少开槽硅层104。
图19A示出了其中焊盘围绕护环PG-e通过仅在硅层104中形成开口且用绝缘材料填埋开口而形成的实施例。在焊盘围绕护环PG-e之下，设置配线护环HG-e。
图19B示出了示出了焊盘围绕护环PG-f通过在硅层104和多层配线层 102的一部分中形成开口且用绝缘材料填埋开口而形成的实施例，并且配线护环HG-f设置在其余的多层配线层102中。
<引出电源的配线的实施例>
图20A和20B的每一个示出了在非层叠型固态成像装置1中从电极焊盘部分PAD引出电源的配线的实施例。
图20A示出了其中图16所示的电极焊盘部分PAD延伸为在焊盘围绕护环PG的底部连接到隔离焊盘109以形成还用作引出电源的配线的电极焊盘部分PAD1的实施例。
图20B示出了一实施例，其中焊盘围绕护环PG形成为从多层配线层102 的底部至第二配线层，隔离焊盘121形成，图16所示的电极焊盘部分PAD 延伸为形成电极焊盘部分PAD2，其还用作在多层配线层102的最下层中引出电源的配线。采用图16所示的隔离焊盘109和图20B所示的隔离焊盘121，隔离连接到焊盘围绕护环PG的配线层，可防止PID。
如上所述，根据第二实施例的固态成像装置1包括焊盘围绕护环PG，其为绝缘结构，通过在纵向方向上开槽且贯通在光接收表面侧的至少硅层 104且用至少一个绝缘物质将其掩埋而形成，该绝缘物质即为抗反射膜的材料、Si化合物、共聚基树脂材料和空气。焊盘围绕护环PG具有正锥形形状，其中在硅层104的光接收表面侧的顶部直径大于在底部的底部直径。如此，可减少入射在光电二极管PD上的闪光成分。
<3.第三实施例>
<护环结构>
在上述实施例中，焊盘围绕护环PG和芯片围绕护环CG的每一个具有正锥形形状，其中在光入射表面侧的顶部直径大于在底部的底部直径。下面将描述焊盘围绕护环PG和芯片围绕护环CG的其它结构。
焊盘围绕护环PG和芯片围绕护环CG可通过用干蚀刻工艺对半导体基板201形成具有高纵横比的开口202且通过旋涂法旋涂涂层材料203以用涂层材料203填充开口202而形成，如图21所示。
然而，根据开口202的形状，在开口202上部的涂层材料203可能因旋转的离心力而泻出，如图21所示。一旦在开口202上部的涂层材料203泻出而该上部不存在涂层材料203，则涂层材料203和膜形成材料之间的接合性降低，这可能导致膜剥离。
根据第三实施例，用于焊盘围绕护环PG或芯片围绕护环CG的开口212 形成为如图22所示。具体而言，开口212形成在半导体基板211中，从而开口212的总深度DP3的上部具有弓形外形。这里，弓形外形是指开口212 具有最上直径DA1、最大直径DA2和下部直径DA3的形状；最大直径DA2 处于深度位置DP1，最上直径DA1在深度位置DP1之上，并且下部直径DA3低于深度位置DP1；最上直径DA1和下部直径DA3比最大直径DA2窄。因此，最上直径DA1小于开口212中的最大直径DA2。下部直径DA3可具有与最上直径DA1相同的尺寸。
通过在半导体基板211中形成开口212，使上部具有弓形外形，当涂层材料203通过旋涂法旋涂时，涂层材料203从开口212的上表面弹回且保持在开口212中。因此，当开口212具有高纵横比时，可改善涂层材料203的埋设特性。当涂层材料203的埋设特性在具有高纵横比的开口212中改善时，涂层材料203和膜形成材料之间的接合性确保防止膜剥离。
再者，当半导体基板211的上表面上形成的涂层材料203用作像素区域 PA中的平坦化膜时，开口212可填充有涂层材料203，而保持膜厚度，因此保持光聚集性。另外，开口212可通过旋涂法填充有涂层材料203，因此焊盘围绕护环PG和芯片围绕护环CG可在低温下形成。
图24示出了提供上述优点的弓形外形的位置。
在外表突出的弓形外形中，具有最大直径DA2的深度位置DP1可定位为从半导体基板211的最上表面到开口212的总深度DP3的1/2，并且弓形外形的最上部分的深度位置DP2可定位为从半导体基板211的最上表面到开口212的总深度DP3的1/5。
例如，图24所示的开口212A至212C的每一个包含具有最大直径DA2 的深度位置DP1，其定位为从半导体基板211的最上表面到开口212的总深度DP3的1/2，并且弓形外形的最上部分的深度位置DP2定位为从半导体基板211的最上表面到开口212的总深度DP3的1/5。因此，可提供图23所示的优点。在开口212A和212B的每一个中，弓形外形的最上部分的深度位置DP2等于半导体基板211的最上表面。
另一方面，图24所示的开口212D的具有最大直径DA2的深度位置DP1 定位为比开口212的总深度DP3的1/2深，并且弓形外形的最上部分的深度位置DP2定位为比开口212的总深度DP3的1/5深。因此，不能提供图23 所示的优点。
为了防止涂层材料203的泻出，可采用上述弓形外形之外的图25所示具有有遮檐的形状(peaked shape)的开口。开口213的有遮檐的形状是指向内突出的遮檐部213A设置在最上表面的形状，从而最上直径DA1比遮檐部213A之下的最大直径DA2窄，并且具有最大直径DA2的深度位置DP1 定位在半导体基板211的深部。再者，在此情况下，有遮檐的形状的最上部分的深度位置DP2可定位为从半导体基板211的最上表面到开口213的总深度DP3的1/5。在有遮檐的形状中，具有最大直径DA2的深度位置DP1等于有遮檐的形状的最上部分的深度位置DP2。因此，当有遮檐的形状的最上部分的深度位置DP2在总深度DP3的1/5内时，具有最大直径DA2的深度位置DP1也在总深度DP3的1/2内。
另外，在具有有遮檐的形状的开口213中，低于具有最大直径DA2的深度位置DP1的直径可按图25所示的截面形状直线变化，或者可曲线变化。
<芯片围绕护环CG的制造方法>
参见图26A至26F，将描述具有弓形外形的芯片围绕护环CG的制造方法。
首先，如图26A所示，用作第一半导体基板的支撑基板241接合到用作第二半导体基板的硅基板243上形成的多层配线层242。其后，使硅基板243 变薄。在硅基板243的像素区域PA上，每个像素单元形成光电二极管PD。图26A所示的区域是周围区域SA，其中形成芯片围绕护环CG，并且因此不形成光电二极管PD。图26A与上面的图17C对应。
接下来，如图26B所示，抗蚀剂244通过光刻技术图案化在硅基板243 的上表面上。
然后，如图26C所示，用于形成硅基板243的芯片围绕护环CG的区域通过干蚀刻法去除以形成各具有弓形外形的开口212。形成具有弓形外形的开口212的干蚀刻的工艺条件如下：例如，SF6气体，流速200sccm，压力 100mTorr，偏压300V。该工艺条件仅为说明性的，并且开口可采用其它条件形成。
在形成没有弓形外形而是具有图25所示有遮檐的形状的芯片围绕护环 CG时，具有有遮檐的形状的开口213通过干蚀刻法形成在硅基板243上，如图26D所示。
在去除硅基板243的上表面上的抗蚀剂244后，涂层材料245通过旋涂法进行旋涂，如图26E所示。因此，开口212填充有涂层材料245，因此形成芯片围绕护环CG。再者，在硅基板243的上表面上，平坦化膜用涂层材料245形成。
在涂镀时，由于每个开口212具有弓形外形，涂层材料245从开口212 的上表面弹回，并且保持在开口212中。因为，当每个开口212具有高纵横比时，可填充涂层材料245。涂层材料245的粘度可为1至3mP·s(帕斯卡秒)。
最后，如图26F所示，芯片上材料246形成在用涂层材料245形成的平坦化膜的上表面上。
如图16所示，芯片上材料246形成在像素区域PA中每个像素单元的透镜形状中，但是芯片上材料246在周围区域SA中平坦化。在图26A至26F 中，尽管没有彩色滤光片形成在周围区域SA中，但是彩色滤光片可形成在周围区域SA中。
<5.第四实施例>
<像素之间沟槽的应用>
基板在深度方向上开槽成弓形外形或有遮檐的形状的结构除了包括焊盘围绕护环PG和芯片围绕护环CG的上述护环外可应用于用于分开光电二极管PD的像素之间的沟槽。
图27示出了包括像素之间沟槽的背照型像素结构的截面图，对该沟槽应用具有弓形外形的沟槽结构。
固态成像装置1包括硅基板311、形成在表面侧(图27中的下面)的多层配线层331和支撑基板332。
硅基板311例如由P型(第一导体)硅基板形成。在硅基板311中，每个像素310形成每个N型(第二导体)半导体区域312，因此形成每个像素单元的每个光电二极管PD。
在各像素310中形成的光电二极管PD之间，形成像素之间的各具有弓形外形的沟槽313。
钉扎膜(pinning film)314形成在像素之间的沟槽313的内表面和硅基板311的上表面上。为了在硅基板311的界面中形成正电荷(空穴)累积区域以防止暗电流发生，钉扎膜314采用具有负固定电荷的高介电材料形成。钉扎膜314也用作硅基板311的上表面中的抗反射膜。
钉扎膜314例如由氧化铪(HfO2)形成。作为选择，钉扎膜314可由二氧化锆(ZrO2)或氧化钽(Ta2O5)等形成。
像素之间的涂有钉扎膜314的沟槽313内部填充有透明绝缘材料315。随着透明绝缘材料315形成在钉扎膜314之上的硅基板311的整个后表面上，形成了透明绝缘膜315A。作为透明绝缘材料315，采用折射率小于硅基板 311的折射率的材料。这样，如图27所示，由于入射光在像素之间的沟槽 313上反射，可抑制来自相邻像素310的入射光的泄漏导致的颜色混合、闪光和图像浮散(blooming)。
在透明绝缘膜315A的上表面上，形成诸如LTO(低温氧化物)膜或等离子体TEOS膜等的氧化物膜316。
在氧化物膜316的像素边界，形成光屏蔽膜317。作为光屏蔽膜317，可采用包括钨(W)、铝(Al)或铜(Cu)的任何光屏蔽材料。
在包括光屏蔽膜317的氧化物膜316的整个上表面上，形成绝缘膜318。作为绝缘膜318的材料，可采用氧化硅(SiO2)、氮化硅(SiN)或氮氧化硅(SiON)等。
在绝缘膜318的上表面上，形成平坦化膜319。在平坦化膜319的上侧，每个像素单元形成R(红)、G(绿)或B(蓝)的任何一个的彩色滤光片 320。彩色滤光片320中红、绿和蓝的每个颜色例如通过Bayer阵列布置。可采用其它的阵列。
在彩色滤光片320的上侧，每个像素单元形成芯片上透镜321。作为用于芯片上透镜321的材料，采用树脂基材料，例如，苯乙烯基树脂、丙烯酸基树脂、苯乙烯–丙烯酸聚合基树脂或硅氧烷基树脂。芯片上透镜321聚集入射光。芯片上透镜321聚集的入射光通过彩色滤光片320有效地入射在光电二极管PD上。
根据第四实施例的固态成像装置1的像素结构可构造为如上所述。
在图27所示的像素结构中，像素之间的每个沟槽313深至硅基板311 的一部分。然而，像素之间的每个沟槽313的深度可穿透硅基板311，或者可开槽到硅基板311下的多层配线层331。
<制造方法>
参见图28A至28E和图29A至29D，将描述图27所示固态成像装置1 的制造方法。
首先，如图28A所示，作为第一半导体基板的支撑基板332接合到作为第二半导体基板的硅基板311的多层配线层331，然后使硅基板311变薄。由于硅基板311变薄，硅基板311内每个像素单元形成的光电二极管PD定位为靠近硅基板311的后表面的边界。
接下来，如图28B所示，抗蚀剂351通过光刻技术图案化在硅基板311 的上表面上。
然后，如图28C所示，具有弓形外形的开口352例如通过干蚀刻法形成在硅基板311的光电二极管PD之间。用于形成具有弓形外形的开口352的干蚀刻工艺条件如下：例如，SF6气体，流速500sccm，压力100mTorr，并且偏压300V。该工艺条件仅为说明性的，并且开口可采用其它条件形成。
接下来，在去除硅基板311的上表面上的抗蚀剂351后，如图28D所示，钉扎膜314形成在开口352内壁表面和硅基板311的上表面上。
接下来，透明绝缘材料315通过旋涂法进行旋涂，从而开口352填充有透明绝缘材料315，形成像素之间的沟槽313且透明绝缘膜315A形成在钉扎膜314的上表面上，如图28E所示。在涂镀工艺中，由于每个开口352具有弓形外形，如参见图23所描述，透明绝缘材料315从每个开口352的上表面弹回且包括在每个开口352中。因此，当每个开口352具有高纵横比时，可填充透明绝缘材料315。透明绝缘材料315的粘度可为1至3mP·s。
其后，如图29A所示，将硅基板311的钉扎膜314的上表面上形成的透明绝缘膜315A回蚀刻到预定高度。
如图29B所示，氧化物膜316形成在透明绝缘膜315A的上表面上。如图29C所示，光屏蔽膜317形成在氧化物膜316之上的像素之间的边界处。
其后，如图29D所示，绝缘膜318、平坦化膜319、彩色滤光片320和芯片上透镜321以该顺序形成。
如上所述，根据第四实施例中的固态成像装置1的制造方法，变为像素之间每个沟槽313的每个开口352形成为弓形外形，并且通过旋涂法填充有透明绝缘材料315。由于变为像素之间每个沟槽313的每个开口352形成为弓形外形，涂镀的透明绝缘材料315从每个开口352的上表面弹回且保持在每个开口352中。因此，当每个开口352具有高纵横比时，可填充透明绝缘材料315，因此减少了埋设过失导致的失败。
如上所述，根据第三和第四实施例中的固态成像装置，绝缘结构可设置为护环或沟槽；绝缘结构具有设置为深于半导体基板的最上表面的最大直径和小于最大直径的位于半导体基板的最上表面的最上直径。通过利用具有上述构造的绝缘结构，可改善填充在半导体基板内的绝缘结构的埋设特性。
第三和第四实施例中的支撑基板241或322可为具有逻辑电路的逻辑基板。换言之，尽管第三和第四实施例示出了类似于第二实施例的非层叠型固态成像装置，但是根据本公开实施例的沟槽结构可应用于第一实施例中的层叠型固态成像装置。
<6.电子设备的应用>
本公开的技术方案不限于应用于固态成像装置。换言之，本公开的技术方案可应用于采用固态成像装置的一般电子设备，用于包括成像装置的图像采集部件(光电转换部件)，例如数字照相机和摄像机、具有成像功能的移动终端装置和在图像读取部件中采用固态成像装置的复印机。固态成像装置可为一个芯片形式或者具有成像功能的模块形式，其中成像部件和信号处理部件或光学系统封装在一件中。
图30是示出成像装置的构造实施例的框图，该成像装置作为根据本公开实施例的电子设备。
图30所示的成像装置400包括具有透镜组的光学部件401、由图1所示的固态成像装置1构成的固态成像装置(成像装置)402和为照相机信号处理电路的DSP(数字信号处理器)电路403。另外，成像装置400包括帧存储器404、显示器405、记录部件406、操作部件407和电源408。DSP电路 403、帧存储器404、显示器405、记录部件406、操作部件407和电源408通过总线409相互连接。
光学部件401从要成像的物体接收入射光(成像光)，并且形成图像在固态成像装置402的成像区域上。固态成像装置402在图像由光学部件401 形成在成像区域上时将入射光量转换成每个像素单元的电信号，并且将其作为像素信号输出。作为固态成像装置402，可采用图1所示的固态成像装置 1，即用于减少闪光成分的固态成像装置。
显示器405由例如液晶显示器和有机EL(电致发光)面板的平板显示器构成，并且显示由固态成像装置402捕获的移动图像或静止图像。记录部件406将由固态成像装置402捕获的移动图像或静止图像记录在记录介质上，例如硬盘和半导体存储器。
操作部件407通过使用者的操作发出有关属于成像装置400的各种功能的操作指令。电源408根据需要提供电力到要供给的目标，包括DSP电路 403、帧存储器404、显示器405、记录部件406和操作部件407。
如上所述，根据本公开实施例的固态成像装置1用作固态成像装置402，因此减少闪光成分。因此，所捕获的具有高图像质量的图像可提供在成像装置400中，例如，摄像机、数字照相机和用于诸如移动电话的移动装置的照相机模块。
本公开不限于应用于检测入射的可见光量的分布以及捕获图像的固态成像装置，而是还可通过检测诸如压力和电容的其它物理量的分布且捕获图像而应用于广义上的一般固态成像装置(物理量分布检测设备)。
根据本公开的实施例不限于上述实施例，在不脱离本公开范围的情况下可进行变化和修改。
本公开可具有下面的构造。
(1)一种固态成像装置，包括：
绝缘结构，由至少贯通在光接收表面侧的硅层的绝缘物质形成，该绝缘结构具有正锥形形状，其中在该硅层的该光接收表面侧上部的顶部直径大于在该硅层底部的底部直径。
(2)根据(1)的固态成像装置，其中该绝缘结构是设置在电极焊盘部分周围的焊盘围绕护环。
(3)根据(1)或(2)的固态成像装置，其中该绝缘结构是设置在划线区域的侧部的芯片围绕护环。
(4)根据(1)至(3)任何一项的固态成像装置，其中该绝缘结构由用于抗反射膜的材料、Si化合物、用于芯片上透镜的共聚基树脂材料和空气间隙的至少一个形成。
(5)根据(1)至(4)任何一项的固态成像装置，是层叠型固态成像装置，其通过接合其上至少形成光电二极管的第一半导体基板到其上至少形成逻辑电路的第二半导体基板而形成。
(6)根据(5)的固态成像装置，其中该绝缘结构贯通在光接收表面侧的该第一半导体基板，并且开槽以连接该第二半导体基板的配线层。
(7)根据(5)的固态成像装置，其中该绝缘结构贯通在光接收表面侧的该第一半导体基板，并且开槽以连接该第二半导体基板的硅层。
(8)根据(5)的固态成像装置，包括两个绝缘结构，并且其中填充在该两个绝缘结构之间的连接导体具有共享接触结构，其连接到该第一半导体基板的配线层和该第二半导体基板的配线层二者。
(9)根据(1)至(8)任何一项的固态成像装置，是背照型固态成像装置，其中支撑基板接合到其上形成该硅层的该半导体基板。
(10)根据(9)的固态成像装置，其中该绝缘结构开槽为使该绝缘结构连接到在该半导体基板的该硅层之下的多个配线层的最下层。
(11)根据(1)至(10)任何一项的固态成像装置，其中隔离连接到该绝缘结构的该配线层。
(12)一种制造固态成像装置的方法，包括：
接合第一基板到第二基板，该第二基板包括其上形成光电二极管的硅层；以及
在纵向方向上从光接收表面侧开槽该第二基板至少至该硅层的深度以形成其中填充绝缘物质的开口。
(13)一种电子设备，包括：
固态成像装置，具有由至少贯通在光接收表面侧的硅层的绝缘物质形成的绝缘结构，该绝缘结构具有正锥形形状，其中在该硅层的光接收表面侧上部的顶部直径大于在该硅层底部的底部直径。
(1)一种固态成像装置，包括：
绝缘结构，其通过在深度方向上对半导体基板进行开槽且在其中埋设绝缘材料而形成，该绝缘结构具有设置为深于半导体基板的最上表面的最大直径和小于最大直径的位于半导体基板的最上表面的最上直径。
(2)根据上面(1)的固态成像装置，其中
该绝缘材料是通过旋涂方法旋涂的涂层材料。
(3)根据上面(1)或(2)的固态成像装置，其中
该绝缘结构的上部具有弓形外形。
(4)根据上面(1)或(2)的固态成像装置，其中
该绝缘结构的该上部具有有遮檐的形状，其在该半导体基板的该最上表面上向内突出。
(5)根据上面(1)至(3)任何一项的固态成像装置，其中
该绝缘材料埋设在该绝缘结构中，与该半导体基板的该上表面上形成的平坦化膜的形成同时进行。
(6)根据上面(1)至(3)任何一项的固态成像装置，其中
该绝缘结构是护环。
(7)根据上面(1)至(3)任何一项的固态成像装置，其中
该绝缘结构是像素之间的沟槽，用于分开该半导体基板上每个像素单元形成的光电二极管。
(8)一种制造固态成像装置的方法，包括：
在深度方向上开槽半导体基板以形成绝缘结构，该绝缘结构具有设置为深于半导体基板的最上表面的最大直径和小于最大直径的位于半导体基板的最上表面的最上直径，以及
通过旋涂法埋设绝缘材料在绝缘结构中
(9)一种电子设备，包括：
固态成像装置，包括绝缘结构，其通过在深度方向上开槽半导体基板且在其中埋设绝缘材料而形成，该绝缘结构具有设置为深于半导体基板的最上表面的最大直径和小于最大直径的位于半导体基板的最上表面的最上直径。
本领域的技术人员应当理解的是，在所附权利要求或其等同方案的范围内，根据设计需要和其他因素，可以进行各种修改、结合、部分结合和替换。
本申请要求2013年7月5日提交的日本优先权专利申请JP 2013-141762 和2014年3月19日提交的日本优先权专利申请JP 2014-056608的权益，其全部内容通过引用结合于此。

Claims (24)

1.一种成像装置，包括：
第一基板，包括布置在成像设备的像素区域中的多个光电转换元件和第一配线层；
第二基板，包括第二配线层和逻辑电路的至少一部分；
绝缘区域，其中，所述绝缘区域的至少一部分布置在所述第一基板的硅层中和所述第一基板的除所述像素区域之外的外围区域中，
在横截面图中，所述第一基板的硅层的至少一部分布置在绝缘区域和贯通电极之间，
其中，所述贯通电极电连接到第二配线层中的连接部分，
其中，所述第一基板粘合到第二基板，以及
其中，在硅层的光接收表面侧的绝缘区域在横截面图中的第一宽度大于在硅层的与光接收表面侧相对的相对表面侧的绝缘区域在横截面图中的第二宽度。
2.根据权利要求1所述的成像装置，其中，所述成像装置包括另一绝缘区域。
3.根据权利要求2所述的成像装置，其中，在硅层的光接收表面侧的另一绝缘区域在横截面图中的第三宽度大于在硅层的与光接收表面侧相对的相对表面侧的另一绝缘区域在横截面图中的第四宽度。
4.根据权利要求3所述的成像装置，其中，导体布置在两个绝缘区域之间。
5.根据权利要求4所述的成像装置，其中，所述导体电连接到所述连接部。
6.根据权利要求2所述的成像装置，其中，所述绝缘区域中的至少一个包括至少第一绝缘材料和第二绝缘材料。
7.根据权利要求6所述的成像装置，其中，所述第一绝缘材料选自包括以下材料的组中：氮化硅、氧化铪、氧化铝、氧化锆、氧化钽、氧化钛、氧化镧、氧化镨、氧化铈、氧化钕、氧化钷、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化钍、氧化镱、氧化镥、氧化钇。
8.根据权利要求6所述的成像装置，其中，所述第二绝缘材料选自氧化硅、氮化硅、氮氧化硅和碳化硅。
9.根据权利要求6所述的成像装置，其中，所述第一绝缘材料是氧化铪，并且所述第二绝缘材料是氧化硅。
10.根据权利要求9所述的成像装置，其中，所述绝缘区域中的至少一个还包括树脂材料。
11.根据权利要求6所述的成像装置，其中，所述绝缘区域中的至少一个包括空气间隙。
12.根据权利要求1所述的成像装置，其中，所述第二配线层中的连接部分耦合到电源。
13.一种电子设备，包括：
光学部件；
信号处理电路；
成像装置，包括：
第一基板，包括布置在成像设备的像素区域中的多个光电转换元件和第一配线层；
第二基板，包括第二配线层和逻辑电路的至少一部分；
绝缘区域，其中，所述绝缘区域的至少一部分布置在所述第一基板的硅层中和所述第一基板的除所述像素区域之外的外围区域中，
在横截面图中，所述第一基板的硅层的至少一部分布置在绝缘区域和贯通电极之间，
其中，所述贯通电极电连接到第二配线层中的连接部分，
其中，所述第一基板粘合到第二基板，
其中，在硅层的光接收表面侧的绝缘区域在横截面图中的第一宽度大于在硅层的与光接收表面侧相对的相对表面侧的绝缘区域在横截面图中的第二宽度，
其中，所述光学部件将入射光聚焦到所述成像装置，并且
其中，所述信号处理电路接收并处理来自所述成像装置的输出信号。
14.根据权利要求13所述的电子设备，其中，所述成像装置包括另一绝缘区域。
15.根据权利要求14所述的电子设备，其中，在硅层的光接收表面侧的另一绝缘区域在横截面图中的第三宽度大于在硅层的与光接收表面侧相对的相对表面侧的另一绝缘区域在横截面图中的第四宽度。
16.根据权利要求15所述的电子设备，其中，导体布置在两个绝缘区域之间。
17.根据权利要求16所述的电子设备，其中，所述导体电连接到所述连接部。
18.根据权利要求14所述的电子设备，其中，所述绝缘区域中的至少一个包括至少第一绝缘材料和第二绝缘材料。
19.根据权利要求18所述的电子设备，其中所述第一绝缘材料选自包括以下材料的组中：氮化硅、氧化铪、氧化铝、氧化锆、氧化钽、氧化钛、氧化镧、氧化镨、氧化铈、氧化钕、氧化钷、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化钍、氧化镱、氧化镥、氧化钇。
20.根据权利要求18所述的电子设备，其中，所述第二绝缘材料选自氧化硅、氮化硅、氮氧化硅和碳化硅。
21.根据权利要求18所述的电子设备，其中，所述第一绝缘材料是氧化铪，并且所述第二绝缘材料是氧化硅。
22.根据权利要求21所述的电子设备，其中，所述绝缘区域中的至少一个还包括树脂材料。
23.根据权利要求18所述的电子设备，其中，所述绝缘区域中的至少一个包括空气间隙。
24.根据权利要求18所述的电子设备，其中所述第二配线层中的连接部分耦合到电源。
CN201811580767.0A 2013-07-05 2014-06-27 固态成像装置、其制造方法和电子设备 Active CN110010631B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013141762 2013-07-05
JP2013-141762 2013-07-05
JP2014056608A JP6120094B2 (ja) 2013-07-05 2014-03-19 固体撮像装置およびその製造方法、並びに電子機器
JP2014-056608 2014-03-19
CN201410302531.6A CN104282704B (zh) 2013-07-05 2014-06-27 固态成像装置、其制造方法和电子设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410302531.6A Division CN104282704B (zh) 2013-07-05 2014-06-27 固态成像装置、其制造方法和电子设备

Publications (2)

Publication Number Publication Date
CN110010631A CN110010631A (zh) 2019-07-12
CN110010631B true CN110010631B (zh) 2022-11-25

Family

ID=52132230

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201811580767.0A Active CN110010631B (zh) 2013-07-05 2014-06-27 固态成像装置、其制造方法和电子设备
CN201410302531.6A Active CN104282704B (zh) 2013-07-05 2014-06-27 固态成像装置、其制造方法和电子设备
CN201711306001.9A Active CN107833902B (zh) 2013-07-05 2014-06-27 固态成像装置、其制造方法和电子设备

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201410302531.6A Active CN104282704B (zh) 2013-07-05 2014-06-27 固态成像装置、其制造方法和电子设备
CN201711306001.9A Active CN107833902B (zh) 2013-07-05 2014-06-27 固态成像装置、其制造方法和电子设备

Country Status (3)

Country Link
US (7) US9520430B2 (zh)
JP (1) JP6120094B2 (zh)
CN (3) CN110010631B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640456B2 (en) * 2013-03-15 2017-05-02 Taiwan Semiconductor Manufacturing Company Limited Support structure for integrated circuitry
JP6303803B2 (ja) * 2013-07-03 2018-04-04 ソニー株式会社 固体撮像装置およびその製造方法
JP6120094B2 (ja) * 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2015076569A (ja) * 2013-10-11 2015-04-20 ソニー株式会社 撮像装置およびその製造方法ならびに電子機器
US9536920B2 (en) * 2014-03-28 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked image sensor having a barrier layer
US9614000B2 (en) * 2014-05-15 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Biased backside illuminated sensor shield structure
JP6578676B2 (ja) * 2015-03-03 2019-09-25 セイコーエプソン株式会社 画像読取装置および半導体装置
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
JP6766808B2 (ja) * 2015-05-18 2020-10-14 ソニー株式会社 半導体装置および撮像装置
WO2017018216A1 (ja) * 2015-07-27 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器
JP6725231B2 (ja) * 2015-10-06 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
JP6700811B2 (ja) * 2016-01-26 2020-05-27 キヤノン株式会社 半導体装置および半導体装置の製造方法
FR3059143B1 (fr) * 2016-11-24 2019-05-31 Stmicroelectronics (Crolles 2) Sas Puce de capteur d'image
EP3355355B1 (en) * 2017-01-27 2019-03-13 Detection Technology Oy Asymmetrically positioned guard ring contacts
KR102525166B1 (ko) 2017-11-14 2023-04-24 삼성전자주식회사 이미지 센서
JP7158846B2 (ja) * 2017-11-30 2022-10-24 キヤノン株式会社 半導体装置および機器
TWI646678B (zh) * 2017-12-07 2019-01-01 晶相光電股份有限公司 影像感測裝置
KR102385105B1 (ko) * 2018-02-27 2022-04-08 삼성전자주식회사 크랙 검출용 칩 및 이를 이용한 크랙 검출 방법
CN108520886A (zh) * 2018-04-20 2018-09-11 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构及其封装方法
US11069729B2 (en) * 2018-05-01 2021-07-20 Canon Kabushiki Kaisha Photoelectric conversion device, and equipment
US11756977B2 (en) * 2018-06-21 2023-09-12 Semiconductor Components Industries, Llc Backside illumination image sensors
CN111048536A (zh) * 2018-10-15 2020-04-21 松下知识产权经营株式会社 摄像装置
JP7282500B2 (ja) * 2018-10-19 2023-05-29 キヤノン株式会社 半導体装置、機器、半導体装置の製造方法
US11227836B2 (en) * 2018-10-23 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for enhanced bondability
JP7175159B2 (ja) * 2018-11-05 2022-11-18 ソニーセミコンダクタソリューションズ株式会社 撮像素子および製造方法、並びに電子機器
KR102593777B1 (ko) * 2018-11-14 2023-10-26 에스케이하이닉스 주식회사 이미지 센싱 장치
JP7273488B2 (ja) 2018-12-04 2023-05-15 ソニーセミコンダクタソリューションズ株式会社 半導体装置、及び電子機器
CN112103302A (zh) * 2019-06-18 2020-12-18 中芯国际集成电路制造(上海)有限公司 封装结构及其封装方法
CN112242405A (zh) * 2019-07-18 2021-01-19 群创光电股份有限公司 显示装置
US11094650B1 (en) * 2020-02-11 2021-08-17 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of making
JP7437987B2 (ja) * 2020-03-23 2024-02-26 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
KR20210120399A (ko) 2020-03-26 2021-10-07 삼성전자주식회사 관통 실리콘 비아를 포함하는 집적 회로 반도체 소자
KR20210122526A (ko) * 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
KR20210122525A (ko) 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
US11342286B2 (en) 2020-04-02 2022-05-24 Sandisk Technologies Llc Semiconductor die including edge ring structures and methods for making the same
US11289388B2 (en) * 2020-04-02 2022-03-29 Sandisk Technologies Llc Semiconductor die including edge ring structures and methods for making the same
US11515227B2 (en) * 2020-04-02 2022-11-29 Sandisk Technologies Llc Semiconductor die including edge ring structures and methods for making the same
JP2020102656A (ja) * 2020-04-06 2020-07-02 キヤノン株式会社 半導体装置および半導体装置の製造方法
KR20210137677A (ko) 2020-05-11 2021-11-18 에스케이하이닉스 주식회사 이미지 센서 장치
KR20220079300A (ko) * 2020-12-04 2022-06-13 삼성전자주식회사 이미지 센서
WO2024042996A1 (ja) * 2022-08-26 2024-02-29 ソニーセミコンダクタソリューションズ株式会社 積層基板及び半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066710A (ja) * 2004-08-27 2006-03-09 Sony Corp 固体撮像装置及びその製造方法
JP2010232284A (ja) * 2009-03-26 2010-10-14 Sony Corp 固体撮像装置、および、その製造方法、電子機器

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173052A (ja) * 1996-12-13 1998-06-26 Fujitsu Ltd 半導体装置及びその製造方法
JP4427949B2 (ja) * 2002-12-13 2010-03-10 ソニー株式会社 固体撮像素子及びその製造方法
JP4028393B2 (ja) * 2003-01-09 2007-12-26 株式会社東芝 半導体装置およびその製造方法
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
JP4470170B2 (ja) * 2004-11-30 2010-06-02 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP4816601B2 (ja) 2007-09-07 2011-11-16 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
KR20090033636A (ko) * 2007-10-01 2009-04-06 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR20090035262A (ko) * 2007-10-05 2009-04-09 삼성전자주식회사 이미지 센서 및 그의 제조 방법
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
US8274777B2 (en) * 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
JP4655137B2 (ja) 2008-10-30 2011-03-23 ソニー株式会社 半導体装置
JP5353201B2 (ja) * 2008-11-21 2013-11-27 ソニー株式会社 固体撮像装置の製造方法
JP2010219425A (ja) 2009-03-18 2010-09-30 Toshiba Corp 半導体装置
JP5453947B2 (ja) * 2009-06-17 2014-03-26 ソニー株式会社 固体撮像素子の製造方法
JP5568969B2 (ja) * 2009-11-30 2014-08-13 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5532867B2 (ja) 2009-11-30 2014-06-25 ソニー株式会社 固体撮像装置及びその製造方法、並びに固体撮像素子の製造方法及び半導体装置
JP2011124501A (ja) * 2009-12-14 2011-06-23 Sharp Corp 固体撮像装置およびその製造方法
JP5172819B2 (ja) * 2009-12-28 2013-03-27 株式会社東芝 固体撮像装置
JP5630027B2 (ja) * 2010-01-29 2014-11-26 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器、半導体装置
JP2010212735A (ja) 2010-06-17 2010-09-24 Sony Corp 固体撮像装置とその製造方法、及びカメラ
JP2012084609A (ja) * 2010-10-07 2012-04-26 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5274678B2 (ja) * 2011-02-09 2013-08-28 キヤノン株式会社 光電変換素子、およびこれを用いた光電変換装置、撮像システム
JP2012178496A (ja) * 2011-02-28 2012-09-13 Sony Corp 固体撮像装置、電子機器、半導体装置、固体撮像装置の製造方法
JP5826511B2 (ja) 2011-04-26 2015-12-02 株式会社東芝 固体撮像装置及びその製造方法
US9153490B2 (en) * 2011-07-19 2015-10-06 Sony Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device
JP2013062382A (ja) * 2011-09-13 2013-04-04 Toshiba Corp 半導体装置およびその製造方法
JP2013115289A (ja) * 2011-11-30 2013-06-10 Sony Corp 半導体装置、半導体装置の製造方法、および電子機器
JP2013123000A (ja) * 2011-12-12 2013-06-20 Sony Corp 固体撮像装置およびその製造方法
JP2013197113A (ja) * 2012-03-15 2013-09-30 Sony Corp 固体撮像装置およびカメラシステム
CN103367374B (zh) * 2012-04-02 2017-06-09 索尼公司 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备
KR101934864B1 (ko) * 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
JP6120094B2 (ja) * 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066710A (ja) * 2004-08-27 2006-03-09 Sony Corp 固体撮像装置及びその製造方法
JP2010232284A (ja) * 2009-03-26 2010-10-14 Sony Corp 固体撮像装置、および、その製造方法、電子機器

Also Published As

Publication number Publication date
US10756218B2 (en) 2020-08-25
CN107833902A (zh) 2018-03-23
US20150008555A1 (en) 2015-01-08
US20210184060A1 (en) 2021-06-17
US20180102444A1 (en) 2018-04-12
US20170047457A1 (en) 2017-02-16
CN104282704A (zh) 2015-01-14
US10014417B2 (en) 2018-07-03
US20180301573A1 (en) 2018-10-18
US11532762B2 (en) 2022-12-20
CN110010631A (zh) 2019-07-12
JP2015029047A (ja) 2015-02-12
US9871148B2 (en) 2018-01-16
CN107833902B (zh) 2022-07-22
US9520430B2 (en) 2016-12-13
US20200357938A1 (en) 2020-11-12
US20200058809A1 (en) 2020-02-20
CN104282704B (zh) 2019-01-18
US10490677B2 (en) 2019-11-26
US10923607B2 (en) 2021-02-16
JP6120094B2 (ja) 2017-04-26

Similar Documents

Publication Publication Date Title
CN110010631B (zh) 固态成像装置、其制造方法和电子设备
US11374049B2 (en) Semiconductor device, solid-state imaging device and electronic apparatus
US8742524B2 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
JP2011114325A (ja) 固体撮像装置とその製造方法、及び電子機器
TWI757433B (zh) 固態影像感測器，製造固態影像感測器之方法，以及電子器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant