JP5172819B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP5172819B2
JP5172819B2 JP2009297658A JP2009297658A JP5172819B2 JP 5172819 B2 JP5172819 B2 JP 5172819B2 JP 2009297658 A JP2009297658 A JP 2009297658A JP 2009297658 A JP2009297658 A JP 2009297658A JP 5172819 B2 JP5172819 B2 JP 5172819B2
Authority
JP
Japan
Prior art keywords
film
pixel
imaging device
solid
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009297658A
Other languages
English (en)
Other versions
JP2011138905A (ja
Inventor
田 義 典 飯
野 梨紗子 上
木 和 拓 鈴
木 英 之 舟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009297658A priority Critical patent/JP5172819B2/ja
Priority to US12/875,546 priority patent/US8445950B2/en
Publication of JP2011138905A publication Critical patent/JP2011138905A/ja
Application granted granted Critical
Publication of JP5172819B2 publication Critical patent/JP5172819B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures

Description

本発明は、固体撮像装置に関する。
近年、固体撮像素子への小型化、多画素化の要求に基づき、画素サイズの微細化が急激に進んでいる。特に、カメラモジュールの小型化と多画素化の要求を両立する必要から、カメラ機能付き携帯電話向け撮像素子において画素微細化への要求が強い。
しかし、画素微細化に伴いSN比が低下する傾向は避けられない。画素内部のフォトダイオードで発生する雑音は、フォトダイオード内部でその体積に比例して発生する成分と、フォトダイオードとその周辺構造との界面で発生する成分とに分類できるが、支配的成分は後者であることが一般的に知られている。また、フォトダイオードとその周辺構造との界面で発生する成分のうち、画素分離面成分、すなわちフォトダイオードを入射光に直交する平面で切断した際のフォトダイオードの周辺長とフォトダイオードの深さとの積に比例する成分が支配的であることが知られている。この画素分離面成分の雑音のみが画素ピッチに比例し、その他の雑音および信号量は画素ピッチの二乗に比例する。したがって、フォトダイオード内部のみを考えた場合、画素微細化に伴って、画素分離面成分の雑音が相対的に増加し、SN比が低下する。
実際には、フォトダイオード以外の雑音成分の多くは、画素微細化の影響を直接受けないものであり、逆に、画素内におけるアナログトランジスタの雑音のように、画素微細化に伴い増加する雑音成分もあり、仮に、画素分離面成分の雑音が無視でき、フォトダイオード内のSN比が画素ピッチに依存しないとしても、画素微細化に伴いSN比は低下する。
画素微細化時に支配的となる画素分離面成分雑音を抑制するために、フォトダイオードの分離構造、いわゆる画素分離構造は固体撮像素子特有の不純物分離構造であり、一般的な微細化LSIの素子分離構造とは異なっている。
微細化LSIにおける素子分離構造としては、トレンチ構造に酸化膜を埋め込んだトレンチ分離構造が一般的である。このトレンチ分離構造を固体撮像素子の画素分離に適用した場合には、トレンチ分離構造の側壁に存在するSiとSiOとの界面準位からの発生電流が雑音となり、SN比を急激に悪化させてしまう。このSiとSiOとの界面準位の影響を受けないためには、トレンチ側壁に高濃度p不純物領域を形成することが効果的であることが知られている。
しかし、その高濃度p不純物領域を形成することは、必ずしも容易ではなく、さらに、トレンチ分離に加えてその周囲に高濃度p不純物領域を形成することは、画素分離面積の占有率の向上につながり、画素微細化の阻害要因でもある。
また、画素分離構造の幅と深さについては、トレードオフの関係にあることが知られているので、不純物分離構造を用いた微細画素では、画素分離幅の相対的拡大によるフォトダイオード体積の低下、あるいは、画素分離構造の深さ、そしてフォトダイオードの深さの低下という問題が発生する。
画素分離およびフォトダイオードの深さが低下すると、長波長光の吸収が低下し信号量が低下する。また、画素分離およびフォトダイオードより深い領域での光吸収により発生した電荷が隣接画素に混入する、いわゆるクロストークが発生する。前者がSN比を低下させる要因となることは明らかであるが、後者も空間分解能の低下だけでなく、SN比低下の一因となる。
このクロストークについては、画素分離およびフォトダイオードの深さ以外の要因でも発生する。フォトダイオード内部で発生した信号電荷が、画素分離構造を介して隣接画素に混入する場合である。固体撮像素子で一般的な画素分離構造である高濃度p不純物領域の形成には、低加速から高加速までの複数回のイオン注入を行うことが必要であるが、注入され活性化された不純物プロファイルの谷、すなわち深さ方向において不純物濃度が低い部分のポテンシャル障壁高さが不十分な場合、その部分を介してクロストークが発生する場合がある。このクロストークを防止するためには、加速度電圧を変えてイオン注入を多数回行うことが必要となり、その製造工程の簡易化を阻害している。この画素分離を介したクロストークは、画素ピッチに比例する成分であり、画素ピッチの二乗に比例した信号成分に対して、クロストークの比率は画素微細化に伴い増加する傾向にある。
更に、これらの電気的クロストークの他に、光学的クロストークの抑制も重要である。撮像領域の周辺部においては、入射光は基板に垂直でなく斜めに入射する。特に、カメラモジュールを小型化、低背化したカメラ機能付き携帯電話向けの固体撮像素子においては、その入射角度が大きい。斜めに入射した光は、フォトダイオード断面を斜めに横切ることになり、フォトダイオード内部で十分に吸収されなかった成分がフォトダイオードを透過し、画素分離構造に到達する。固体撮像素子における標準的な画素分離構造である高濃度p不純物領域は、その領域の主成分が半導体基板材料である単結晶シリコンであり、光学的に見た場合には、フォトダイオード領域との間には境界が無く、画素分離領域に到達した透過光は直進する。さらに、画素分離領域で吸収されなかった成分は、画素分離領域を透過し、隣接するフォトダイオードに到達し吸収され、光学的クロストークが発生する。
この光学的クロストークの抑制のためには、その内部に入射光を反射する材料を埋め込んだトレンチ分離が有効である。
トレンチ構造の画素分離については、前述したように、固体撮像素子への適用において暗電流抑制のための付加的な高濃度p不純物領域の形成が必要であり、そのためにフォトダイオード開口が抑制されてしまうという課題がある。
高濃度p不純物領域が不要な構造として、トレンチ構造に埋め込んだ導電性材料を負電圧にバイアスすることで、フォトダイオードと画素分離構造の境界面近傍にホール蓄積層を形成することで画素分離面成分雑音を抑制することが可能である(例えば、特許文献1参照)。
しかしながら、トレンチ構造内部に埋め込んだ導電性材料に負電圧を印加する場合には、導電性材料とフォトダイオードとの間に形成される絶縁材料に常に電界が形成されており、絶縁材料に欠陥が存在すると、局所的な電界集中が発生し、絶縁破壊によるリーク電流がフォトダイオードに注入され、白傷画像欠陥となる可能性があるという課題がある。また、負電圧を印加するための構造も付加的に必要となる。
一方、画素微細化におけるSN比の低下の別の要因である、画素領域配線構造によるフォトダイオードへの入射光量低下を回避する方法として、配線構造とは逆側の、半導体基板の裏面側から光を入射させる、いわゆる裏面照射型固体撮像素子の開発が活発化している(例えば、非特許文献1参照)。
この裏面照射型固体撮像素子は、入射光がマイクロレンズ、カラーフィルターアレイを通過した後、配線構造を通過せずに、直接フォトダイオードに入射するために、光利用効率が高く、高感度化される。
同じく、入射光がシリコン基板に到達するまでの距離が短縮されることで、斜め入射光が屈折率の大きいシリコン基板入射時に屈折することで、光学的クロストークに関しても有利な構造である。
しかし、画素ピッチが1μm程度に微細化された状況では、フォトダイオードの深さが3μm程度であるため、斜め入射光が隣接画素に到達し発生する光学的クロストークに関する課題は残されている。
また、十分な赤色感度を得るためにはフォトダイオードの深さを5μm以上にすることが好ましいが、上記の光学的クロストークが増加する、あるいは高濃度p不純物領域を深く形成することが困難である等の理由により、裏面照射型固体撮像素子におけるシリコン基板の厚さは3μm程度であり、赤色に対する十分な感度が得られていない。
:特開2006−120804号公報
ISSCC2006、16-8,A Back-Illuminated High-Sensitivity Small-Pixel Color CMOS Image Sensor with Flexible Layout of Metal Wiring
以上述べたように、画素微細化におけるSN比(感度)の低下を抑制するためには、フォトダイオード近傍で発生する雑音成分を抑制し、さらに、光学的クロストークおよび電気的クロストークを抑制することが重要である。
そのためには、フォトダイオード体積を圧迫しないように、微細形成が可能で、かつ、十分に深く形成することが可能な画素分離構造が必要であり、特に光学的クロストークを抑制するためには、トレンチ構造の画素分離構造が望まれている。
しかし、トレンチ構造の画素分離構造においては、画素分離成分雑音の抑制のために必要な構造が、フォトダイオード体積を圧迫してしまう、あるいは、白傷の原因となってしまう、等の課題がある。
本発明は、微細化しても高い感度を得ることのできる固体撮像装置を提供することを目的とする。
本発明の第1の態様による固体撮像装置は、第1導電型の半導体基板上に設けられた複数の画素であって、それぞれが前記半導体基板の第1面側から入射する光を信号電荷に変換し蓄積する第2導電型の半導体領域を有する複数の画素と、前記半導体基板の前記第1面と反対の第2面側に設けられ、前記画素に蓄積された信号電荷を読み出すための読み出し回路と、前記半導体基板の、隣接する画素間に設けられた画素分離構造であって、前記画素分離構造は前記半導体基板の前記第1面側から設けられたトレンチ内に埋め込まれた積層膜を有し、前記積層膜は、前記トレンチの側面および底面に沿って設けられた第1絶縁膜と、前記第1絶縁膜を覆うように前記トレンチ内に設けられ固定電荷を保持する固定電荷膜とを含む画素分離構造と、を備えていることを特徴とする。
また、本発明の第2の態様による固体撮像装置は、第1導電型の半導体基板上に設けられた複数の画素であって、それぞれが前記半導体基板の第1面側から入射する光を信号電荷に変換し蓄積する第2導電型の半導体領域を有する複数の画素と、前記半導体基板の前記第1面側に設けられ、前記画素に蓄積された信号電荷を読み出すための読み出し回路と、
前記半導体基板の、隣接する画素間に設けられた画素分離構造であって、前記画素分離構造は前記半導体基板の前記第1面側から設けられたトレンチ内に埋め込まれた積層膜を有し、前記積層膜は、前記トレンチの側面および底面に沿って設けられた第1絶縁膜と、前記第1絶縁膜を覆うように前記トレンチ内に設けられ固定電荷を保持する固定電荷膜とを含む画素分離構造と、を備えていることを特徴とする。
本発明によれば、微細化しても高い感度を得ることができる。
第1実施形態による固体撮像装置を示す平面図。 第1実施形態による固体撮像装置の画素の回路図。 第1実施形態による固体撮像装置の画素の断面図。 第1実施形態の第1変形例に係る画素分離構造の断面図。 第2実施形態による固体撮像装置の断面図。 第2実施形態の第1変形例による固体撮像装置の断面図。 第2実施形態の第2変形例による固体撮像装置の断面図。 第2実施形態の第3変形例による固体撮像装置の断面図。 第3実施形態による固体撮像装置の断面図。 第4実施形態による固体撮像装置の断面図。 第5実施形態による固体撮像装置の断面図。 第6実施形態による固体撮像装置の断面図。 第7実施形態による固体撮像装置の断面図。 第8実施形態による固体撮像装置の断面図。 第9実施形態による固体撮像装置の断面図。 第10実施形態による固体撮像装置の断面図。 第11実施形態による固体撮像装置の断面図。 第12実施形態による固体撮像装置の断面図。
以下、本発明の実施形態について、図面を参照して説明する。
(第1実施形態)
本発明の第1実施形態による固体撮像装置を図1に示す。本実施形態の固体撮像装置100は、撮像領域101に、マトリクス状に配列された、光電変換画素200が設けられている。光電変換画素200は光電変換により入射光信号を電気信号に変換する。また、この撮像領域101の周囲には、負荷トランジスタ部102、CDS回路部103、V選択回路104、H選択回路105、AGC(自動ゲイン制御回路)106、ADC(A/D変換器)107、デジタルアンプ108、TG(タイミングジェネレータ)回路109等が配置されている。ADC107は、CDS回路103と一体構成され、カラム型のCDS−ADC回路構成とすることも可能である。あるいは、TG109、AGC106、ADC107、デジタルアンプ108等を別チップにしても構わない。
撮像領域101を構成する、画素200内部の回路構成を図2に示す。図2において、下側の破線で囲まれた部分が、画素200の回路構成である。光電変換を行うフォトダイオード201は、転送トランジスタ202を介してフローティングディフュージョン203に接続され、フローティングディフュージョン203は、例えば、高濃度n型不純物領域からなっており、フローティングディフュージョン203をリセットするためのリセットトランジスタ204を介してVddに接続される。フローティングディフュージョン203は、増幅トランジスタ205のゲートに接続され、増幅トランジスタ205のドレインは駆動電圧Vddに接続され、増幅トランジスタ205のソースは選択トランジスタ206を介して垂直信号線207に接続される。垂直信号線207の一端は、図2の上側破線で囲まれた、撮像領域外部の負荷トランジスタ208を介してグラウンドに接続され、もう一端は撮像領域101の外部のCDS回路103(図1参照)に接続される。垂直信号線207を介して直列に接続される負荷トランジスタ208、増幅トランジスタ205はソースフォロア回路を構成し、フローティングディフュージョン203に発生する信号電圧をCDS回路103に出力する。
図2においては、単位画素200内部に光電変換、信号電荷蓄積、電荷/電圧変換、ソースフォロア回路形成のための機能を全て持たせているが、必要に応じて、複数のフォトダイオード201、転送トランジスタ202を一つのフローティングディフュージョン203に接続することで、その他の構成物であるフローティングディフュージョン203、リセットトランジスタ204、増幅トランジスタ205、選択トランジスタ206という画素内の回路を共有することが可能である。すなわち、2画素1セル構成、および4画素1セル構成等をとることにより、画素200の微細化への対応が容易になる。なお、図2において、増幅トランジスタ205と選択トランジスタ206との配置を入れ替えても良い。
次に、第1実施形態による固体撮像装置の断面構造を図3に示す。p型シリコン基板150の内部には、フォトダイオード201を構成するn型不純物領域(以下、PD_n領域ともいう)201aが形成されている。このPD_n領域201aとp型半導体基板150とからなるpn接合を有するフォトダイオード201において光電変換によって発生した信号電子はPD_n領域201aに蓄積される。そして、シリコン基板150に形成された転送トランジスタ202をオンすることで、フォローティングデイフュージョン203に転送され、フローティングディフュージョン203とそのゲートとが電気的に接続された増幅トランジスタ205(図2参照)を変調することで、入射光量に応じた信号が読み出される。これらの転送トランジスタ202および増幅トランジスタ205は層間絶縁膜230によって覆われており、この層間絶縁膜230中には、これらのトランジスタまたはフローティングディフュージョン203に接続される金属配線235が設けられている。また、層間絶縁膜230上には、カラーフィルタ237が設けられ、このカラーフィルタ237上にはマイクロレンズ239が設けられている。なお、PD_n領域201aと層間絶縁膜230との間の半導体基板150には、暗電流がPD_n領域201aに流れ込むのを防止するために、p領域210が設けられている。このp領域210には一定の電位(例えば、0V)が印加される。
PD_n領域201aは、低雑音化のためにシリコン基板150の内部に完全に埋め込まれた、いわゆる埋め込みフォトダイオード構造となっており、隣接画素との素子分離のための画素分離構造としてトレンチ型の画素分離構造160が設けられた構成となっている。この画素分離構造160は、シリコン基板150に設けられたトレンチ内に、固定電荷を保持する固定電荷膜162が埋め込まれている。この固定電荷膜162とトレンチとの間には、例えば、数原子層程度の極めて薄いシリコン酸化層164が設けられている。すなわち、シリコン酸化層164は、トレンチの側面および底面に沿って設けられている。したがって、画素分離構造は、固定電荷膜162とシリコン酸化層164とを備えた構成となっている。固定電荷膜162としては、例えば、ハフニウム(Hf)ジルコニウム(Zr)、およびチタン(Ti)のうちから選択された少なくとも1つの元素を含む酸化物誘電体膜を用いる。例えば、ハフニウム酸化物用いる場合には、原料としてTDEAH(Tetrakis-DiEthylAmino-Hafnium)を用いたALD(Atomic Layer Deposition)法による埋め込みが可能である。
本実施形態においては、信号電荷が電子であるので、固定電荷膜162には負の電荷を保持することで、PD_n領域201a側の画素分離構造160の近傍、すなわちPD_n領域201a側の、固定電荷膜162とシリコン酸化層164との界面近傍に正孔蓄積領域を形成する。具体的には、ALD法により酸化ハフニウム膜を形成した後、塩酸ガス雰囲気中でアニールすることで、酸化ハフニウム膜とシリコン酸化層の界面に存在するハフニウム原子のダングリングボンドを塩素原子により終端することで、負の固定電荷を形成し、保持させることが可能である。このとき、固定電荷密度として、1.0×1012cm−2以上とすることで、界面近傍には十分な正孔蓄積層が形成され、暗電流が抑制される。また、固定電荷密度として、1.0×1013cm−2以上とすることで、暗電流の抑制効果をより安定的に得ることが可能であり、より好ましい。
本実施形態によれば、フォトダイオード201への斜め入射光が画素分離構造160に到達しても、その光は反射し、隣接画素に侵入しない。それは、シリコンの屈折率よりも、シリコン酸化層164および酸化ハフニウム膜のそれぞれの屈折率が小さいからである。すなわち、nをシリコンの屈折率(=3.9)、nを酸化シリコンの屈折率(=1.4)あるいは酸化ハフニウムの屈折率(=2.0)とするとき、下記の(1)式
θc=arcsin(n/n) (1)
で定義される臨界角θcより浅い角度で入射した光が全反射するためである。したがって、光学的クロストークが大幅に抑制される。このとき、画素分離構造160が光入射側の開口径と比較して底面の開口径が小さい、いわゆるテーパー形状を有することで、上記の入射光が画素分離構造160に侵入する角度が浅くなり、光学的クロストーク抑制の範囲が拡大するので、より好ましい。
また、画素分離構造160により、深い画素分離を形成することが可能であり、赤色感度が高く、さらに、電気的クロストークも大幅に抑制される。
そして、従来例における課題も解決される。これを以下に説明する。
まず、画素分離する界面近傍で発生する雑音を抑制するための構造として、画素分離構造160の内部に埋め込んだ固定電荷膜162を用いることで、従来技術では必須であったトレンチ型の画素分離層に隣接形成されていた高濃度p不純物領域が不要となり、PD_n領域の体積を圧迫することが無くなり、また同時に、フォトダイオードの開口が低下することもないので、画素分離構造による感度低下が無くなる。
更に、固定電荷膜162とシリコン基板150との間のシリコン酸化層164に欠陥が存在したとしても、固定電荷膜162からの電荷の注入は起こらないので、白傷も発生しない。
以上説明したように、本実施形態によれば、画素分離構造160によって画素分離を行うことで、光学的クロストークが少なく、かつ電気的クロストークも少ない高感度な固体撮像装置を得ることができる。
なお、本実施形態においては、信号電荷として電子を用いたが、信号電荷として正孔を用いる場合には、固定電荷膜162に正の電荷を保持することで界面近傍に電子蓄積層が形成され、同様の効果を得ることが可能である。例えば、固定電荷膜162として酸化ハフニウム膜を用いる場合、前述したALD法による形成が可能であり、酸化ハフニウムとシリコン酸化層との界面に存在するハフニウム原子のダングリングボンドが正電荷を保持する。
(第1変形例)
次に、第1実施形態の第1変形例による固体撮像装置を、図4を参照して説明する。第1変形例の固体撮像装置は、第1実施形態の固体撮像装置において、トレンチ型の画素分離構造160を図4に示すトレンチ型の画素分離構造160Aに置き換えて構成となっている。この第1変形例に係る画素分離構造160Aは、トレンチ内部に、シリコン酸化層164、窒化シリコン膜からなる電荷固定膜162、シリコン酸化層166、および多結晶シリコン膜168の積層膜を、この順序で形成した構成を有しており、第1実施形態と同様の効果を得ることが可能である。このとき、シリコン酸化層166は多結晶シリコン膜168に10V〜20V程度の電圧を印加することで、トンネル電流が流れる程度の膜厚、例えば2nm程度とする。窒化シリコン膜162は、その内部に固定電荷を保持可能となるような組成であり、例えば、Si10のようなシリコンリッチな組成であり、その膜厚は例えば10nm程度とする。そしてシリコン酸化層164として、シリコン基板150の内部での正孔蓄積層の形成のために、例えば2nm程度とする。
この第1変形例の画素分離構造160Aにおいて、トレンチ構造に埋め込んだ多結晶シリコン膜168に、シリコン酸化層166にトンネル電流が流れる程度の電圧を印加することで、多結晶シリコン膜168から窒化シリコン膜162に電子を注入することが可能であり、窒化シリコン膜162の内部に注入された電子がトラップされ、固定電荷を得ることができる。
本変形例によれば、第1実施形態と同様の効果が得られ、光学的クロストークが少なく、かつ電気的クロストークも少ない高感度な固体撮像装置を得ることができる。
更に、上述した、窒化シリコン膜162の内部に固定電荷を形成する工程は、デバイス製造中あるいは、デバイス製造直後に実施することで十分な効果が得られ、その後は多結晶シリコン膜168には電圧を印加する必要がない。また、多結晶シリコン膜168と半導体基板150の間には、上述したシリコン酸化層164、窒化シリコン膜162、シリコン酸化層166からなる積層構造が形成されているので、ゲートリークに起因した白傷の発生の可能性も大幅に低減する。
(第2実施形態)
次に、本発明の第2実施形態による固体撮像装置を図5に示す。この第2実施形態の固体撮像装置は、第1実施形態と同様に、隣接する画素間にはトレンチ型の画素分離構造160が設けられるとともに、隣接する画素間の、フローティングディフュージョン203が設けられた側には、フローティングディフュージョン203と、画素分離構造160との間にp画素分離領域220が設けられた構成となっている。なお、隣接する画素間のフローティングディフュージョン203が設けられた側と異なる側にはp画素分離領域220は設けられていない。この第2実施形態においては、画素分離構造160は、図3で説明したように、半導体基板150に設けられたトレンチ内にシリコン酸化層164と、例えば、酸化ハフニウムを含む固定電荷膜162とが埋め込まれた構成を有している。また、図5においては、PD_n領域201a上には、暗電流がPD_n領域201aに流れ込むのを防止するためにp領域210が設けられている。なお、画素上に設けられたカラーフィルタ237は、隣接する画素においては色が異なるように配置される。
本実施形態によれば、前述した画素回路共有方式に対応することが可能である。すなわち、画素回路共有方式の画素レイアウトの場合、フローティングディフュージョン203を共有する二つのフォトダイオードは、配線側のシリコン基板150の表面においては、フォトダイオード201/転送トランジスタ202/フローティングディフュージョン203/転送トランジスタ202/フォトダイオード201という順に並んで形成されている。しかし、シリコン基板150の内部においては、フォトダイオード201/p画素分離領域230/フォトダイオード201という順に並んで形成されている。この場合、二つのフォトダイオード201間の画素分離のための画素分離構造160を、シリコン基板150の内部に埋め込むように形成し、画素分離構造160の配線側端面に接するような高濃度p不純物領域からなるp画素分離領域220を形成し、さらに、シリコン基板150の表面側に転送トランジスタ202/フローティングディフュージョン203/転送トランジスタ202を形成することで図5に示す分離構造が得られる。
次に、図5に示す分離構造の製造方法の一例を説明する。
まず、シリコン基板150に画素分離構造160を形成する。続いて、高濃度p画素分離領域220を形成する領域についてのみ、画素分離構造160の一部分を所望の深さまでエッチング除去する。除去された画素分離構造160の一部分の跡には凹部が形成される。そして、エピタキシャル成長により、上記凹部を単結晶シリコン膜により埋め込む。このとき、必要に応じてシリコン基板150の表面の平坦化工程を施す。
その後は、通常の固体撮像装置の製造工程によって、p画素分離領域220、フローティングディフュージョン203、転送トランジスタを形成する。更に、層間絶縁膜230、金属配線235、カラーフィルタ237、およびマイクロレンズ239の形成を行う。
本実施形態においては、シリコン基板150の配線側領域に位置する、転送トランジスタ202/フローティングディフュージョン203/転送トランジスタ202が設けられた領域下に位置する、シリコン基板150の内部の領域に、p画素分離領域220が存在する。しかし、本実施形態は、画素分離構造の全てをp画素分離領域で形成する従来構造と比較して、十分に浅い領域にのみ、p画素分離領域220を形成すればよいので、微細加工上の問題は無く、電気的クロストークも十分に抑制可能である。また、同時に光学的クロストークの原因となる、斜め入射光の隣接画素への光漏れも、大幅に抑制されている。
したがって、本実施形態によれば、画素回路共有方式の画素レイアウトを用いることが可能となり、より微細な画素を得ることが可能であり、かつ画素共有方式の特長である高感度特性と相まって、より高感度の固体撮像装置を得ることができる。
(第1変形例)
次に、第2実施形態の第1変形例による固体撮像装置を図6に示す。この第1変形例の固体撮像素子は、図5に示す固体撮像装置において、隣接する画素間のフローティングディフュージョン203が設けられた側と異なる側には、画素分離構造160上にp画素分離領域221を設けた構成となっている。すなわち、隣接する画素間には、画素分離構造160と、p画素分離領域220または221とが設けられた構成となっている。この第1変形例のように、隣接する画素間における、シリコン基板150の表面側の画素分離構造として、全てp画素分離領域220または221と、このp画素分離領域220または221下に設けられる画素分離構造160と、備えた構造も可能である。
この第1変形例に係る画素分離構造を得るためには、第2実施形態で説明した製造工程と同様の工程を行う。
この第1変形例は、第2実施形態と同様の効果を得ることができ、画素回路共有方式の画素レイアウトを用いることが可能となり、より微細な画素を得ることが可能であり、かつ、画素共有方式の特長である高感度特性とあいまって、より高感度の固体撮像装置を得ることができる。
(第2変形例)
次に、第2実施形態の第2変形例による固体撮像装置を図7に示す。この第2変形例の固体撮像素子は、図5に示す固体撮像装置において、トレンチ型の画素分離構造160を、図4に示したトレンチ型の画素分離構造160Aに置き換えた構成となっている。
この第2変形例の固体撮像装置も、第2実施形態と同様の効果を得ることができる。
また、光学的クロストークが少なく、かつ電気的クロストークも少ない高感度な固体撮像装置を得ることができる。
更に、上述した、窒化シリコン膜162の内部に固定電荷を形成する工程は、デバイス製造中あるいは、デバイス製造直後に実施することで十分な効果が得られ、その後は多結晶シリコン膜168には電圧を印加する必要がない。また、多結晶シリコン膜168と半導体基板150の間には、上述したシリコン酸化層164、窒化シリコン膜162、シリコン酸化層166からなる積層構造が形成されているので、ゲートリークに起因した白傷の発生の可能性も大幅に低減する。
(第3変形例)
次に、第2実施形態の第3変形例による固体撮像装置を図8に示す。この第2変形例の固体撮像素子は、図6に示す第1変形例の固体撮像装置において、トレンチ型の画素分離構造160を、図4に示したトレンチ型の画素分離構造160Aに置き換えた構成となっている。
この第3変形例の固体撮像装置も、第2実施形態の第1変形例と同様の効果を得ることができる。
また、光学的クロストークが少なく、かつ電気的クロストークも少ない高感度な固体撮像装置を得ることができる。
更に、上述した、窒化シリコン膜162の内部に固定電荷を形成する工程は、デバイス製造中あるいは、デバイス製造直後に実施することで十分な効果が得られ、その後は多結晶シリコン膜168には電圧を印加する必要がない。また、多結晶シリコン膜168と半導体基板150の間には、上述したシリコン酸化層164、窒化シリコン膜162、シリコン酸化層166からなる積層構造が形成されているので、ゲートリークに起因した白傷の発生の可能性も大幅に低減する。
(第3実施形態)
次に、本発明の第3実施形態による固体撮像装置を図9に示す。第1乃至第2実施形態およびその変形例の固体撮像装置は、入射光は表面側から入射される表面照射型であったが、この第3実施形態の固体撮像装置は、裏面照射型である。
この第3実施形態の固体撮像装置は、PD_n領域201aを有するフォトダイオード201が形成されたシリコン基板150内の隣接する画素間に、トレンチ型の画素分離構造160が設けられた構成となっている。この画素分離構造160は、シリコン基板150の裏面側から表面側に貫通するようにトレンチが設けられ、このトレンチ内にシリコン酸化層164と、誘電体酸化物からなる固定電荷膜162とが埋め込まれた構成となっている。すなわち、この画素分離構造160は、第1乃至第2実施形態およびその変形例で説明した画素分離構造160と同じ構成を有している。
また、シリコン基板150の表面側には、第1および第2実施形態で説明したと同様に、転送トランジスタ202、フローティングディフュージョン203、リセットトランジスタ(図示せず)、および増幅トランジスタ(図示せず)が設けられている。更に、シリコン基板150の表面上には、層間絶縁膜230が設けられ、この層間絶縁膜230中には金属配線235が設けられている。一方、第1実施形態と異なり、シリコン基板150の裏面側には、固定電荷膜162が設けられ、この固定電荷膜162上(図面上では、固定電荷膜162下)に、入射光が透過する絶縁膜236が設けられ、この絶縁膜236上(図面上では、絶縁膜236下)にマイクロレンズ239が設けられている。また、画素分離構造160に対応する、絶縁膜236の領域には、画素分離構造160と重なるまたは覆うように光シールド240が設けられている。なお、PD_n領域201aと層間絶縁膜230との間の、シリコン基板150の表面側の領域に、暗電流がPD_n領域201aに流れ込むのを防止するためのp領域210が設けられ、PD_n領域201aと固定電荷膜162との間の、シリコン基板150の裏面側の領域に、暗電流がPD_n領域201aに流れ込むのを防止するためのp領域210aが設けられている。なお、本実施形態においては、固定電荷膜162には、一定の電位が印加されるため、p領域210aを設けない構成としてもよい。
この第3実施形態の固体撮像装置の一製造方法は、以下のように行われる。
通常の裏面照射型固体撮像装置の製造工程に沿って、シリコン基板150上に金属配線235側の構造を完成し、その後、上記構造を支持基板(図示せず)に貼り合わせる。続いて、シリコン基板150の光入射側面に研削等を行うことでシリコン基板150を所望の厚さに加工し、シリコン基板150の表面のダメージ層を除去する。
続いて、光入射側からトレンチを形成し、このトレンチ内に固定電荷膜を形成する。例えば、シリコン酸化層164、固定電荷膜となる酸化ハフニウム膜162を順次形成し、トレンチ内部を埋め込むと同時に、光入射側のシリコン基板150の表面にも、固定電荷膜162を形成する。このとき、固定電荷膜162は、金属配線235および金属配線235に接触している部分へのダメージがほとんど無い十分に低温で形成することが可能であるので、裏面側からも形成可能である。
その後、通常の裏面照射型固体撮像装置の製造工程に沿って、絶縁膜層、画素間への光入射を防止する光シールド240、絶縁膜236、マイクロレンズ239を形成することで、図9に示す構造を得ることができる。
本実施形態によれば、裏面照射型固体撮像装置の特長である高感度化効果とあいまって、より微細かつ高感度な固体撮像装置を得ることができる。
また、固定電荷膜としての酸化ハフニウムの屈折率が2.0であり、かつシリコン基板である単結晶シリコンの屈折率3.9と、空気の屈折率1との積の平方根に近い値であることを利用して、入射光に対する反射防止構造を構成することも可能であり、より好ましい。このとき、反射防止構造のために必要な膜厚をdとし、画素分離構造を埋め込むために必要な膜厚をdとした場合、d=dであることが理想的であるが、d≠dであっても、対応することは可能である。
まず、d>dである場合には、画素分離構造160を埋めることが完了した時点でも、光入射面側の膜厚が不足していることになるが、その場合、トレンチ部分の埋め込みが完了した以降は、トレンチ領域の上部に光入射面と同じ速度での成膜が行われる。厳密には、トレンチ領域上部の膜厚は、入射面側の平坦部分と比較してわずかに凹形状を有するが、その領域には光シールド240が形成されるので問題とはならない。
逆に、d<dである場合には、光入射面側の膜厚が十分になった時点でも画素分離構造の内部への埋め込みが完了していないことになるが、その場合2種類の対応がある。
一つは、さらに成膜を継続して、埋め込みに必要な膜厚dを得た後に、全面エッチングを行い平坦部分の膜厚をdとなるように、いわゆるエッチバック工程を行うことである。このときにも、厳密には、トレンチ領域の上部の膜厚は、入射面側の平坦部分と比較してわずかに凹形状を有するが、その領域には光シールド240が形成されるので問題とはならない。
もう一つの対応は、光入射面側の平坦部分の膜厚がdとなった時点で成膜を完了し、その後、別材料によりトレンチ内部を埋め込む方法であり、この場合も、必要に応じて、この最後の埋め込み材料をエッチバックすることも可能である。この最後の埋め込み材料としては、例えば、酸化ハフニウムの屈折率2.0と空気の屈折率1.0との間の屈折率を有する材料である、屈折率1.4のシリコン酸化膜を用いることが可能である。さらに、この屈折率の関係を利用して反射防止構造の効果をより高めることが可能であり、より好ましい。また、この対応によれば、後述する第4実施形態の構造を得ることになり、光学的クロストーク抑制の効果がより高まり、さらに高感度化する効果も得られる。
さらに、トレンチ型画素分離構造が裏面側にも形成されることには、別の効果があり、より高感度化が可能である。それは、光シールド240を形成する際のリソグラフィー工程における合わせ精度が向上し、以下に説明するように光学的な開口が向上するからである。
光シールド240は、画素間に照射される光からフォトダイオード間の領域を遮光することで、シリコン基板150に入射する前の光学的クロストークを防止する構造である。したがって、フォトダイオードを構成するPD_n領域201a、あるいは画素分離構造160との位置関係を精密に制御し形成する必要がある。図9に示す構造からも明らかなように、画素分離構造160がシリコン基板150の光入射面に開口しているために、この画素分離構造160と同じ断面構造を有する合わせマークを形成、そのマークを基準としてリソグラフィーを行うことで、高い合わせ精度を得ることができる。従来の高濃度p画素分離構造は、光学的に検出することが困難であり、その他の配線側表面に位置する構造により合わせマークを形成することになる。この合わせマークを、可視光および、より短波長の光において、光学的に不透明なシリコン基板を通して認識することは困難であり、同時に合わせ精度も低下する。あるいは、シリコン基板が透明となる波長1.1ミクロン以上の赤外線光による合わせも可能であるが、やはり、合わせ精度の低下は免れない。その合わせ精度の低下を吸収するために、従来構造においては光シールドの幅を拡大することで安定な光シールド構造を実現していた。
しかし、本実施形態の構造により、向上した合わせ精度のもとであれば、光シールドの幅を不一要に拡大することなく、フォトダイオードの開口を拡大することが可能となり、したがって、高感度化することになる。
さらに、従来の裏面照射型固体撮像装置では、画素分離構造の深さと微細さを両立できず、また、光学的クロストークの悪化を防止するために、そのシリコン基板の厚さ、すなわち入射光を吸収するフォトダイオードの深さは、2.5ミクロンあるいは3ミクロン程度に留まっていた。しかし、本実施形態の構造によれば、これらの問題は解決されるので、従来構造では十分に吸収できなかった赤色光の吸収が増加し、さらに高感度化することが可能となる。
本実施形態において、画素分離構造160を配線側表面から形成し、光入射側のシリコン基板150の表面の固定電荷膜を含む構造を裏面側から形成することも可能であるが、製造工程の短縮、およびそれに伴う製造コスト低下のためには、同時形成による製造工程がより好ましい。
(第4実施形態)
次に、本発明の第4実施形態による固体撮像装置を図10に示す。この第4実施形態の固体撮像装置は、図9に示す第3実施形態の固体撮像装置において、トレンチ型の画素分離構造160を、トレンチ型の画素分離構造160Bに置き換えた構成となっている。
この画素分離構造160Bは、シリコン基板に設けられたトレンチの内部にシリコン酸化層164、固定電荷膜162、低屈折率材料からなる膜169を埋め込んだ構造を有している。この第4実施形態に係る画素分離構造160Bを得るための製造工程は、第3実施形態と同様であるが、画素分離構造160Bの内部を埋め込む工程において、シリコン酸化層164、酸化ハフニウムからなる固体電荷膜162に続いて、低屈折率膜169を埋め込むことのみが異なる。なお、本明細書では、
ここで言う低屈折率材料とは、半導体基板150よりも屈折率が低い材料を意味し、半導体基板が単結晶シリコンの場合、その屈折率は3.9であるので、屈折率が3.9未満の材料である。あるいは、第3実施形態において説明したように、光入射側の反射防止構造の効率を向上し、より高感度化する目的のためには、酸化ハフニウムの屈折率2.0より低い材料であることがより好ましい。また、以下に説明する、光学的クロストーク抑制効果向上のためには、酸化シリコンの屈折率1.4よりも低い屈折率を有する材料が、さらに好ましい。
本実施形態によれば、斜め入射光が隣接画素に侵入することに起因する光学的クロストーク抑制効果が高まり、より高感度な固体撮像装置を得ることができる。その理由は以下のとおりである。
画素分離構造による光学的クロストーク抑制については、前述のとおりであり、半導体基板である単結晶シリコンの屈折率3.9よりも屈折率の低い材料で埋め込まれた構造により、斜め入射光を全反射させることによる。
このとき、光学的クロストーク抑制のためには、全反射のための臨界角θcを低減することが重要であり、これは、上述した臨界角を定義する(1)式より、入射側材料の屈折率nに対して出射側材料の屈折率nを小さくすることが必要である。すなわち、単結晶シリコンの屈折率n(=3.9)に対して、より低い屈折率材料を用いることが必要である。
斜め入射光に対する最初の界面は、屈折率3.9の単結晶シリコンと屈折率1.4のシリコン酸化層とであり、このときの臨界角は21度である。したがって、固体撮像装置への入射角として69度以下の斜め入射光はこの界面で全反射し、光学的クロストークの発生を抑制することになる。実際には、入射光の波長範囲(400nm〜700nm)より微細なサイズにより構成されている画素分離構造160への斜め入射光の挙動は、その波動性の影響で複雑であり、薄いシリコン酸化層164を超えて染み出すことも起こりうる。その場合には、シリコン酸化層164よりも屈折率の大きい酸化ハフニウム膜162と単結晶シリコンとの屈折率の関係により臨界角が決定され、臨界角は30度に増加してしまう。
この入射光の波動性に起因する染み出しの影響を防止するために、酸化ハフニウム膜162の膜厚を、トレンチ内を埋め込むために必要な膜厚よりも薄く形成し、その後に、低屈折率材料を埋め込むことで、臨界角の増加を抑制し、光学的クロストーク抑制の範囲を拡大することが可能である。
例えば、トレンチを埋め込みきらない程度の膜厚の酸化ハフニウム膜の形成に続き、シリコン酸化層を埋め込むことで、21度の臨界角を維持でき、あるいは、より低屈折率の、いわゆるlow−k膜(低誘電率材料膜)等を形成することで臨界角はより低減される。なお、低屈折率のlow−k膜の材料としては、酸化シリコン、ポーラスシリカ、高分子材料等を用いることができる。
本実施形態は、光学的クロストークの抑制効果に留まらず、製造工程時間の短縮による製造コスト低減の効果も得ることができる。
固定電荷膜としての酸化ハフニウム膜の成膜は、前述したようにALD法等の工程により、アスペクト比の大きいトレンチ構造内部にコンフォーマルに形成するために、製造工程のスループットが低い。しかし、前述したように、固定電荷は、酸化ハフニウム膜とシリコン酸化層との界面に偏在するため、酸化ハフニウム膜の膜厚が薄くても、固定電荷保持効果を得ることが可能であるので、薄い酸化ハフニウム膜に続いて、高いスループットを有する工程により低屈折率材料を埋め込むことで、本実施形態の構造を実現可能である。
この低屈折材料としては、シリコン酸化膜のほかにも、各種の塗布膜を用いることも可能であり、その場合、スループット向上の効果は大きく、製造コストを大幅に低減することが可能となる効果がある。
(第5実施形態)
次に、本発明の第5実施形態による固体撮像装置を図11に示す。この第5実施形態の固体撮像装置は、第3実施形態と同様に、隣接する画素間にはトレンチ型の画素分離構造160が設けられるとともに、隣接する画素間の、フローティングディフュージョン203が設けられた側には、フローティングディフュージョン203と、画素分離構造160との間にp画素分離領域220が設けられている。また、隣接する画素間のフローティングディフュージョン203が設けられた側と異なる側にはp画素分離領域221が設けられている。なお、この第5実施形態においては、画素分離構造160は、図3で説明したように、半導体基板150に設けられたトレンチ内にシリコン酸化層164と、例えば、酸化ハフニウムを含む固定電荷膜162とが埋め込まれた構成を有している。
また、この第5実施形態においては、層間絶縁膜230上には、第3実施形態の固体撮像装置の製造方法で説明した支持基板300が設けられている。なお、この第5実施形態においては、第3実施形態と異なり、シリコン基板150の裏面側には、固定電極膜162が形成されず、入射光が透過する絶縁膜236が設けられ、この絶縁膜236上(図11では、絶縁膜236下)にカラーフィルタ237が設けられ、このカラーフィルタ237上(図11ではカラーフィルタ237下)にマイクロレンズ239が設けられている。また、画素分離構造160に対応する、絶縁膜236の領域には、画素分離構造160と重なるまたは覆うように光シールド240が設けられている。なお、PD_n領域201aと層間絶縁膜230との間の、シリコン基板150の表面側の領域に、暗電流がPD_n領域201aに流れ込むのを防止するためのp領域210が設けられ、PD_n領域201aと絶縁膜236との間の、シリコン基板150の裏面側の領域に、暗電流がPD_n領域201aに流れ込むのを防止するためのp領域210aが設けられている。なお、画素上に設けられたカラーフィルタ237は、隣接する画素においては色が異なるように配置される。すなわち、第5実施形態は、図6に示す第2実施形形態の第1変形例による表面照射型の固体撮像装置を裏面照射型に変えた構成となっている。
第5実施形態によれば、第2実施形態で説明した画素回路共有方式に対応することが可能である。すなわち、画素回路共有方式の画素レイアウトの場合、フローティングディフュージョン203を共有する二つのフォトダイオードは、配線側のシリコン基板150の表面においては、フォトダイオード201/転送トランジスタ202/フローティングディフュージョン203/転送トランジスタ202/フォトダイオード201という順に並んで形成されている。しかし、シリコン基板150の内部においては、フォトダイオード201/p画素分離領域230/フォトダイオード201という順に並んで形成されている。この場合、二つのフォトダイオード201間の画素分離のための画素分離構造160を、シリコン基板150の内部に埋め込むように形成し、画素分離構造160の配線側端面に接するような高濃度p不純物領域からなるp画素分離領域220を形成し、さらに、シリコン基板150の表面側に転送トランジスタ202/フローティングディフュージョン203/転送トランジスタ202を形成する。また、隣接する画素間のフローティングディフュージョン203が設けられた側と異なる側にはp画素分離領域221を形成する。このように形成することで図11に示す分離構造を有する本実施形態の固体撮像装置が得られる。
本実施形態も第2実施形態の第1変形例と同様に、電気的クロストークも十分に抑制可能である。また、同時に光学的クロストークの原因となる、斜め入射光の隣接画素への光漏れも、大幅に抑制されている。
以上説明したように、本実施形態によれば、画素回路共有方式の画素レイアウトを用いることが可能となり、より微細な画素を得ることが可能であり、かつ画素共有方式の特長である高感度特性と相まって、より高感度の固体撮像装置を得ることができる。
(第6実施形態)
次に、本発明の第6実施形態による固体撮像装置を図12に示す。この第6実施形態の固体撮像装置は、図11に示す第5実施形態の固体撮像装置において、画素分離構造160を図10に示した第4実施形態に用いた画素分離構造160Bに置き換えた構成となっている。
この第6実施形態も第5実施形態と同様の効果を得ることができるとともに、第4実施形態と同様に、斜め入射光が隣接画素に侵入することに起因する光学的クロストーク抑制効果を高めることが可能となり、より高感度な固体撮像装置を得ることができる。
(第7実施形態)
次に、本発明の第7実施形態による固体撮像装置を図13に示す。この第7実施形態の固体撮像装置は、図11に示す第5実施形態の固体撮像装置において、画素分離構造のトレンチに埋め込まれた固定電荷膜162およびシリコン酸化層164がPD_n領域201aの下面側にも延在するように構成されている。なお、本実施形態においては、図11に示す第5実施形態と異なり、暗電流がPD_n領域201aに流れ込むのを抑制するためのp領域210aは設けられていない。これは、固定電荷膜162には一定の電位が印加されることにより、暗電流がPD_n領域201aに流れ込むのを抑制することが可能となるからである。
本実施形態によれば、暗電流がPD_n領域201aに流れ込むのを抑制するためのp領域210aを設けるための工程を省略することが可能であり、この工程短縮の効果により、製造歩留まりを向上するとともに、製造コストを低減することで、低コスト化が可能となるという効果を得ることができる。
この第6実施形態も第5実施形態と同様の効果を得ることができる。
(第8実施形態)
次に、本発明の第8実施形態による固体撮像装置を図14に示す。この第8実施形態の固体撮像装置は、図12に示す第6実施形態の固体撮像装置において、画素分離構造のトレンチに埋め込まれた固定電荷膜162およびシリコン酸化層164ならびに低屈折率膜169がPD_n領域201aの下面側にも延在するように構成されている。なお、本実施形態においては、図12に示す第6実施形態と異なり、暗電流がPD_n領域201aに流れ込むのを抑制するためのp領域210aは設けられていない。これは、固定電荷膜162には一定の電位が印加されることにより、暗電流がPD_n領域201aに流れ込むのを抑制することが可能となるからである。
本実施形態によれば、第7実施形態と同様に、暗電流がPD_n領域201aに流れ込むのを抑制するためのp領域210aを設けるための工程を省略することが可能であり、この工程短縮の効果により、製造歩留まりを向上するとともに、製造コストを低減することで、低コスト化が可能となるという効果を得ることができる。
この第8実施形態も第6実施形態と同様の効果を得ることができる。
(第9実施形態)
次に、本発明の第9実施形態による固体撮像装置を図15に示す。この第9実施形態の固体撮像装置は、図11に示す第5実施形態の固体撮像装置において、画素分離構造160を、図4に示す第1実施形態の第1変形例に用いた画素分離構造160Aに置き換えた構成となっている。
この第9実施形態も第5実施形態と同様の効果を得ることができる。また、第1実施形態の第1変形例の場合と同様に、ゲートリークに起因した白傷の発生を大幅に低減することができる。
(第10実施形態)
次に、本発明の第10実施形態による固体撮像装置を図16に示す。この第10実施形態の固体撮像装置は、図15に示す第9実施形態の固体撮像装置において、画素分離構造160Aを、トレンチ型の画素分離構造160Cに置き換えた構成となっている。この画素分離構造160Cは、画素分離構造160Aの多結晶シリコン膜168内に低屈折材料膜169を更に設けた構成となっている。すなわち、画素分離構造160Cは、トレンチ内に、シリコン酸化層164、固定電荷膜162、シリコン酸化層166、多結晶シリコン膜168、低屈折材料膜169からなる積層膜を埋め込んだ構成となっている。
この第10実施形態も第9実施形態と同様の効果を得ることができる。また、斜め入射光が隣接画素に侵入することに起因する光学的クロストーク抑制効果を高めることが可能となり、より高感度な固体撮像装置を得ることができる。
(第11実施形態)
次に、本発明の第11実施形態による固体撮像装置を図17に示す。この第11実施形態の固体撮像装置は、図15に示す第9実施形態の固体撮像装置において、画素分離構造160Aのトレンチに埋め込まれたシリコン酸化層164、固定電荷膜162、シリコン酸化層166、および多結晶シリコン膜168がPD_n領域201aの下面側にも延在するように構成されている。なお、本実施形態においては、図15に示す第9実施形態と異なり、暗電流がPD_n領域201aに流れ込むのを抑制するためのp領域210aは設けられていない。これは、固定電荷膜162には一定の電位が印加されることにより、暗電流がPD_n領域201aに流れ込むのを抑制することが可能となるからである。
本実施形態によれば、実施形態7と同様に、暗電流がPD_n領域201aに流れ込むのを抑制するためのp領域210aを設けるための工程を省略することが可能であり、この工程短縮の効果により、製造歩留まりを向上するとともに、製造コストを低減することで、低コスト化が可能となるという効果を得ることができる。
この第11実施形態も第9実施形態と同様の効果を得ることができる。
(第12実施形態)
次に、本発明の第12実施形態による固体撮像装置を図18に示す。この第12実施形態の固体撮像装置は、図16に示す第10実施形態の固体撮像装置において、画素分離構造160Cのトレンチに埋め込まれたシリコン酸化層164、固定電荷膜162、シリコン酸化層166、多結晶シリコン膜168、および低屈折材料膜169がPD_n領域201aの下面側にも延在するように構成されている。なお、本実施形態においては、図16に示す第10実施形態と異なり、暗電流がPD_n領域201aに流れ込むのを抑制するためのp領域210aは設けられていない。これは、固定電荷膜162には一定の電位が印加されることにより、暗電流がPD_n領域201aに流れ込むのを抑制することが可能となるからである。
本実施形態によれば、実施形態7と同様に、暗電流がPD_n領域201aに流れ込むのを抑制するためのp領域210aを設けるための工程を省略することが可能であり、この工程短縮の効果により、製造歩留まりを向上するとともに、製造コストを低減することで、低コスト化が可能となるという効果を得ることができる。
この第12実施形態も第10実施形態と同様の効果を得ることができる。
第9乃至12実施形態に示した裏面照射型の固体撮像装置において、光入射側に多結晶シリコン膜が存在することで、入射光が吸収されてしまい、感度が低下することが懸念されるが、この多結晶シリコン膜については、固定電荷の初期化工程としてのシリコン窒化膜への電子注入においてのみ動作が必要な構成物であり、必ずしも低抵抗であることが要求されるものではない。したがって、光吸収による感度低下が問題にならないように薄膜化することが可能である。例えば、通常の表面照射型固体撮像装置における埋め込みフォトダイオード構造においても、光入射側には、フォトダイオードの感度に寄与しない無効領域の深さが0.1μmより大きいことが一般的であり、熱工程上の理由や、表面成分雑音抑制のために、薄くすることが困難であるという状況がある。
したがって、固定電荷膜としての多結晶シリコン膜の膜厚を0.1μm以下にすることで、通常の埋め込みフォトダイオード程度の感度低下を生じるに過ぎず、逆に、多結晶シリコン層の厚さを100nm程度に形成することが可能であることから、むしろ、埋め込みフォトダイオードより高感度化可能であるとさえ言える。
以上説明したように、本発明の各実施形態によれば、微細化された画素においても、トレンチ構造に埋め込まれた固定電荷を保持する固定電荷膜により、フォトダイオードの画素分離領域近傍に信号電荷と反対導電型の界面シールド電荷が誘起されるので、暗電流を抑制可能であり、フォトダイオードの体積を圧迫しない画素分離構造を実現することで、高感度な固体撮像素子を得ることができる。
また、画素分離構造に入射した斜め入射光は、その入射面で反射するため、隣接画素に侵入することが無くなるので、光学的クロストークを抑制することが可能であり、高感度な固体撮像素子を得ることができる。
さらに、赤色の長波長入射光の吸収が十分に行える深さの画素分離構造およびフォトダイオードを実現することが可能となり、赤感度の向上や電気的クロストークの低減により、高感度な固体撮像装置を得ることが可能となる。
100 固体撮像装置
101 撮像領域
102 負荷トランジスタ
103 CDS回路
104 V選択回路
105 H選択回路
106 AGC回路
107 A/D変換器
108 デジタルアンプ
109 TG回路
150 シリコン基板
160 トレンチ型の画素分離構造
160A トレンチ型の画素分離構造
160B トレンチ型の画素分離構造
160C トレンチ型の画素分離構造
162 固定電荷膜
164 シリコン酸化層
166 シリコン酸化層
168 多結晶シリコン膜
169 低屈折率膜
200 画素
201 フォトダイオード
201a n型不純物領域(PD_n領域)
202 転送トランジスタ
203 フローティングディフュージョン(FD)
205 増幅トランジスタ
206 選択トランジスタ
230 層間絶縁膜
235 金属配線
237 カラーフィルタ
239 マイクロレンズ

Claims (4)

  1. p型の半導体基板上に設けられた複数の画素であって、それぞれが前記半導体基板の第1面側から入射する光を信号電荷に変換し蓄積するn型の半導体領域を有する複数の画素と、
    前記半導体基板の前記第1面と反対の第2面側に設けられ、前記画素に蓄積された信号電荷を読み出すための読み出し回路と、
    前記半導体基板の、隣接する画素間に設けられた画素分離構造であって、前記画素分離構造は前記半導体基板の前記第1面側から設けられたトレンチ内に埋め込まれた積層膜を有し、前記積層膜は、前記トレンチの側面および底面に沿って設けられた第1絶縁膜と、前記第1絶縁膜を覆うように前記トレンチ内に設けられ負の電荷を保持する固定電荷膜と、前記固定電荷膜を覆うように前記トレンチ内に設けられた第2絶縁膜と、前記第2絶縁膜を覆うように前記トレンチ内に設けられる多結晶シリコンの電極膜と、を含む画素分離構造と、
    を備え
    前記電極膜は、電圧が印加されることを特徴とする固体撮像装置。
  2. 前記画素分離構造の底面に接するように前記半導体基板に設けられ、前記半導体基板よりも高濃度のp型の不純物領域を更に備えていることを特徴とする請求項1記載の固体撮像装置。
  3. 前記画素分離構造の前記積層膜は、前記画素の光入射面側に延在していることを特徴とする請求項1または2のいずれかに記載の固体撮像装置。
  4. 前記半導体基板はシリコン基板であり、前記第1絶縁膜はシリコン酸化膜であり、前記固定電荷膜は、ハフニウム(Hf)ジルコニウム(Zr)、及びチタン(Ti)のうちの少なくとも1つを含む酸化物誘電体膜であることを特徴とする請求項1乃至のいずれかに記載の固体撮像装置。
JP2009297658A 2009-12-28 2009-12-28 固体撮像装置 Expired - Fee Related JP5172819B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009297658A JP5172819B2 (ja) 2009-12-28 2009-12-28 固体撮像装置
US12/875,546 US8445950B2 (en) 2009-12-28 2010-09-03 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009297658A JP5172819B2 (ja) 2009-12-28 2009-12-28 固体撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012062591A Division JP5535261B2 (ja) 2012-03-19 2012-03-19 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2011138905A JP2011138905A (ja) 2011-07-14
JP5172819B2 true JP5172819B2 (ja) 2013-03-27

Family

ID=44186414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009297658A Expired - Fee Related JP5172819B2 (ja) 2009-12-28 2009-12-28 固体撮像装置

Country Status (2)

Country Link
US (1) US8445950B2 (ja)
JP (1) JP5172819B2 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2502098B2 (ja) * 1987-08-12 1996-05-29 株式会社フジクラ 超電導電磁シ−ルド体
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US20120146172A1 (en) 2010-06-18 2012-06-14 Sionyx, Inc. High Speed Photosensitive Devices and Associated Methods
JP5708025B2 (ja) 2011-02-24 2015-04-30 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5810551B2 (ja) * 2011-02-25 2015-11-11 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP6299058B2 (ja) 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
JP5794068B2 (ja) * 2011-09-16 2015-10-14 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
FR2980304A1 (fr) * 2011-09-20 2013-03-22 St Microelectronics Crolles 2 Procede de fabrication d'un capteur d'image eclaire par la face arriere avec couche antireflet
US20140306311A1 (en) * 2011-12-01 2014-10-16 Sharp Kabushiki Kaisha Solid-state imaging element
KR101931658B1 (ko) * 2012-02-27 2018-12-21 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
JP2015111604A (ja) * 2012-04-05 2015-06-18 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
JP6065448B2 (ja) * 2012-08-03 2017-01-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2014220403A (ja) * 2013-05-09 2014-11-20 浜松ホトニクス株式会社 半導体エネルギー線検出素子及び半導体エネルギー線検出素子の製造方法
JP6130221B2 (ja) * 2013-05-24 2017-05-17 ソニー株式会社 固体撮像装置、および電子機器
JP2015012043A (ja) * 2013-06-26 2015-01-19 株式会社東芝 撮像装置およびその製造方法
JP2015012127A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および電子機器
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
JP6303803B2 (ja) * 2013-07-03 2018-04-04 ソニー株式会社 固体撮像装置およびその製造方法
JP6641605B2 (ja) * 2013-07-03 2020-02-05 ソニー株式会社 固体撮像装置およびその製造方法
JP6120094B2 (ja) * 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2015032640A (ja) * 2013-07-31 2015-02-16 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
JP6170379B2 (ja) * 2013-08-30 2017-07-26 浜松ホトニクス株式会社 半導体エネルギー線検出素子
US9136298B2 (en) 2013-09-03 2015-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image-sensor device with deep-trench isolation structure
JP6465545B2 (ja) 2013-09-27 2019-02-06 ソニー株式会社 撮像素子およびその製造方法ならびに電子機器
JP2015153772A (ja) * 2014-02-10 2015-08-24 株式会社東芝 固体撮像装置
US10276620B2 (en) 2014-02-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the same
US9627426B2 (en) * 2014-02-27 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the same
KR102209097B1 (ko) * 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
FR3019378A1 (fr) * 2014-03-25 2015-10-02 St Microelectronics Crolles 2 Structure d'isolement entre des photodiodes
KR102268712B1 (ko) * 2014-06-23 2021-06-28 삼성전자주식회사 자동 초점 이미지 센서 및 이를 포함하는 디지털 영상 처리 장치
KR102212138B1 (ko) * 2014-08-19 2021-02-04 삼성전자주식회사 이미지 센서의 단위 픽셀과 이를 포함하는 픽셀 어레이
US9584744B2 (en) * 2015-06-23 2017-02-28 Semiconductor Components Industries, Llc Image sensors with voltage-biased trench isolation structures
JP6052353B2 (ja) * 2015-07-31 2016-12-27 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
KR102437162B1 (ko) * 2015-10-12 2022-08-29 삼성전자주식회사 이미지 센서
US9954022B2 (en) * 2015-10-27 2018-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. Extra doped region for back-side deep trench isolation
US9620548B1 (en) * 2015-10-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with wide contact
KR20170070685A (ko) * 2015-12-14 2017-06-22 삼성전자주식회사 하이브리드 컬러필터를 포함한 이미지 센서
KR20170087580A (ko) * 2016-01-20 2017-07-31 삼성전자주식회사 이미지 센서 및 이를 제조하는 방법
US10163949B2 (en) * 2016-03-17 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Image device having multi-layered refractive layer on back surface
US10700114B2 (en) * 2016-04-25 2020-06-30 Sony Corporation Solid-state imaging element, method for manufacturing the same, and electronic apparatus
JP6316902B2 (ja) * 2016-10-28 2018-04-25 ソニー株式会社 固体撮像装置、および電子機器
JPWO2018083990A1 (ja) * 2016-11-02 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置、並びに電子機器
KR20180079518A (ko) * 2016-12-30 2018-07-11 삼성전자주식회사 씨모스 이미지 센서
KR102604687B1 (ko) 2017-02-01 2023-11-20 삼성전자주식회사 이미지 센서 및 그 제조 방법
WO2018150902A1 (ja) 2017-02-17 2018-08-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子および電子機器
EP3709357A4 (en) 2017-11-09 2020-12-23 Sony Semiconductor Solutions Corporation IMAGE CAPTURE ELEMENT AND ELECTRONIC DEVICE
JP6900969B2 (ja) * 2018-03-28 2021-07-14 ソニーグループ株式会社 固体撮像装置
JP6607275B2 (ja) * 2018-03-28 2019-11-20 ソニー株式会社 固体撮像装置、および電子機器
CN108428709A (zh) * 2018-04-10 2018-08-21 德淮半导体有限公司 图像传感器及其制造和控制方法
CN108428712A (zh) * 2018-05-14 2018-08-21 德淮半导体有限公司 图像传感器及其制造方法
WO2019239754A1 (ja) * 2018-06-15 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像素子の製造方法ならびに電子機器
CN109326621B (zh) * 2018-10-17 2021-02-09 德淮半导体有限公司 形成图像传感器的方法及图像传感器
CN109509764A (zh) * 2018-12-12 2019-03-22 上海华力集成电路制造有限公司 Cmos图像传感器及其制造方法
JP2020113573A (ja) * 2019-01-08 2020-07-27 キヤノン株式会社 光電変換装置
JP2020123717A (ja) * 2019-01-30 2020-08-13 シャープ株式会社 固体撮像装置
JP2019091936A (ja) * 2019-02-27 2019-06-13 株式会社東芝 固体撮像装置の製造方法
JP2020174157A (ja) * 2019-04-12 2020-10-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
US11843019B2 (en) * 2019-11-20 2023-12-12 Omni Vision Technologies, Inc. Pixel, associated image sensor, and method
JP2022112240A (ja) * 2021-01-21 2022-08-02 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
US11848339B2 (en) * 2021-03-19 2023-12-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure including isolation structure and method for forming isolation structure

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283520A (ja) * 1992-03-31 1993-10-29 Nec Corp 半導体装置の製造方法
JPH05283516A (ja) * 1992-04-02 1993-10-29 Toshiba Corp 半導体装置の製造方法
JP3764177B2 (ja) * 1994-03-16 2006-04-05 株式会社東芝 半導体記憶装置およびその製造方法
JP5105695B2 (ja) * 2001-11-05 2012-12-26 カミヤチョウ アイピー ホールディングス 固体イメージセンサおよびその製造方法
US6888214B2 (en) * 2002-11-12 2005-05-03 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
US7492027B2 (en) * 2004-02-20 2009-02-17 Micron Technology, Inc. Reduced crosstalk sensor and method of formation
JP4525144B2 (ja) * 2004-04-02 2010-08-18 ソニー株式会社 固体撮像素子及びその製造方法
JP4774714B2 (ja) 2004-10-20 2011-09-14 ソニー株式会社 撮像装置及び撮像装置の駆動制御方法
US7619266B2 (en) 2006-01-09 2009-11-17 Aptina Imaging Corporation Image sensor with improved surface depletion
US8049256B2 (en) * 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
TWI426602B (zh) * 2007-05-07 2014-02-11 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus
ITRM20070280A1 (it) * 2007-05-22 2008-11-23 Micron Technology Inc Photon guiding structure and method of forming the same.
JP2009206356A (ja) * 2008-02-28 2009-09-10 Toshiba Corp 固体撮像装置およびその製造方法
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置,製造固態成像裝置之方法、及電子設備
JP2010225818A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 固体撮像装置及びその製造方法
US8101450B1 (en) * 2010-12-13 2012-01-24 Omnivision Technologies, Inc. Photodetector isolation in image sensors
FR2969384A1 (fr) * 2010-12-21 2012-06-22 St Microelectronics Sa Capteur d'image a intermodulation reduite

Also Published As

Publication number Publication date
US20110156186A1 (en) 2011-06-30
JP2011138905A (ja) 2011-07-14
US8445950B2 (en) 2013-05-21

Similar Documents

Publication Publication Date Title
JP5172819B2 (ja) 固体撮像装置
KR101893325B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
US8835981B2 (en) Solid-state image sensor
JP5725239B2 (ja) 固体撮像装置の製造方法、及び、カメラ
KR101333903B1 (ko) 고체 촬상 장치의 제조 방법
KR101708059B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
US8390707B2 (en) Solid-state imaging device and manufacturing method thereof
CN104380468B (zh) 固态成像装置、固态成像装置的制造方法和电子设备
WO2015025723A1 (ja) 固体撮像素子および電子機器
US9543343B2 (en) Mechanisms for forming image sensor device
JP2012169530A (ja) 固体撮像装置、および、その製造方法、電子機器
KR20140015326A (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기
KR102225297B1 (ko) 촬상 소자 및 촬상 장치
JP5535261B2 (ja) 固体撮像装置
JP2011054741A (ja) 裏面照射型固体撮像装置
JP2012099743A (ja) 固体撮像装置及びその製造方法
JP2011023455A (ja) 固体撮像装置
JP2013016702A (ja) 固体撮像装置及びカメラモジュール
KR101776611B1 (ko) 씨모스 이미지 센서의 단위 화소 어레이
JP2018207049A (ja) 固体撮像素子およびその製造方法
KR20100077589A (ko) 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees