FR2980304A1 - Procede de fabrication d'un capteur d'image eclaire par la face arriere avec couche antireflet - Google Patents

Procede de fabrication d'un capteur d'image eclaire par la face arriere avec couche antireflet Download PDF

Info

Publication number
FR2980304A1
FR2980304A1 FR1158327A FR1158327A FR2980304A1 FR 2980304 A1 FR2980304 A1 FR 2980304A1 FR 1158327 A FR1158327 A FR 1158327A FR 1158327 A FR1158327 A FR 1158327A FR 2980304 A1 FR2980304 A1 FR 2980304A1
Authority
FR
France
Prior art keywords
stack
semiconductor substrate
rear face
layer
potential difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1158327A
Other languages
English (en)
Inventor
Jens Prima
Francois Roy
Frederic Allibert
Oleg Kononchuk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
STMicroelectronics Crolles 2 SAS
Original Assignee
Soitec SA
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA, STMicroelectronics Crolles 2 SAS filed Critical Soitec SA
Priority to FR1158327A priority Critical patent/FR2980304A1/fr
Publication of FR2980304A1 publication Critical patent/FR2980304A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un capteur d'image éclairé par la face arrière, comprenant une étape de formation, sur la face arrière d'un substrat semiconducteur (52), d'un empilement (44) oxyde/nitrure/oxyde (46/48/50) et une étape d'application d'une différence de potentiel (70) de part et d'autre dudit empilement pour stocker des charges dans la couche intermédiaire de nitrure.

Description

B10963 - 11-GR3C0-0133 1 PROCÉDÉ DE FABRICATION D'UN CAPTEUR D'IMAGE ÉCLAIRÉ PAR LA FACE ARRIÈRE AVEC COUCHE ANTIREFLET Domaine de l'invention La présente invention concerne des capteurs d'image intégrés éclairés par la face arrière d'un substrat semiconducteur. Plus particulièrement, la présente invention concerne un procédé permettant de former une couche antireflet sur la face arrière d'un tel capteur d'image. Exposé de l'art antérieur De nombreuses structures de capteurs d'image éclairés par la face arrière sont connues. Pour éviter des réflexions des 10 faisceaux lumineux incidents sur la face arrière des capteurs, on prévoit généralement de former une couche assurant la réalisation d'une fonction d'antireflet sur cette face arrière. La figure 1 illustre une portion d'un capteur d'image éclairé par la face arrière comprenant une telle couche. 15 En figure 1, un substrat semiconducteur 10, dopé de type N, est utilisé. Des structures élémentaires du capteur d'image, encore appelées pixels, sont formées en surface du substrat semiconducteur 10. Dans l'exemple représenté, ces structures élémentaires comprennent chacune au moins une zone de 20 photodétection 12 définie en surface du substrat 10 et un ou plusieurs transistors de transfert de charges 14. On appelle B10963 - 11-GR3C0-0133 2 "face avant" la face du substrat 10 du côté de laquelle sont formés les éléments électroniques des différents pixels et "face arrière" la face opposée. Dans l'exemple représenté, des tranchées isolantes 16 5 sont formées dans le substrat 10 autour de chacun des pixels du capteur d'image. Sur la face avant du substrat semiconducteur 10 est prévu un empilement 18 de niveaux d'interconnexion. Ces niveaux d'interconnexion comprennent des pistes et nias conducteurs séparés par un matériau isolant, les pistes 10 conductrices étant prévues pour connecter les différents éléments des pixels du capteur d'image entre eux et à l'extérieur du capteur d'image. En figure 1, ces pistes sont représentées schématiquement dans l'empilement 18. En surface de l'empilement d'interconnexion 18 est 15 reportée une plaquette 20. Cette plaquette forme une poignée qui est utilisée lors du procédé de fabrication du capteur d'image pour rigidifier la structure, notamment lors de la réalisation d'une étape d'amincissement du substrat semiconducteur 10. En surface de la face arrière du substrat 10 est définie une fine 20 couche 22 fortement dopée de type P. La couche 22 permet de limiter l'influence de charges parasites qui se forment aux interfaces entre matériaux du côté de la face arrière de substrat 10. Pour assurer la fonction d'antireflet, un empilement 25 24 est formé sur la face arrière du substrat 10, c'est-à-dire sur la face libre de la couche 22 fortement dopée. L'empilement 24 comprend une première couche d'un oxyde 26, par exemple d'oxyde de silicium, une deuxième couche d'un nitrure 28, par exemple de nitrure de silicium, et une troisième couche d'oxyde 30 30, par exemple d'oxyde de silicium. L'empilement 24 est couramment utilisé en microélectronique et est connu sous l'appellation ONO (Oxyde Nitrure Oxyde). La différence d'indice de réfraction entre les couches formant l'empilement 24 permet d'éviter la réflexion des rayons 35 lumineux 32 atteignant la face arrière du dispositif de la B10963 - 11-GR3C0-0133 3 figure 1. De plus, la formation de la couche 22 fortement dopée de type P sur la face arrière du substrat 10 assure une interface entre l'empilement 24 et le substrat semiconducteur 10 de bonne qualité. En effet, si des charges parasites se forment à cette interface, elles sont collectées par cette couche 22 et pas par les zones de photodétection 12. Cependant, la formation de la structure de la figure 1, et notamment de la couche enterrée 22 fortement dopée de type P, peut poser des problèmes pratiques. En effet, pour former la structure de la figure 1, on part généralement d'une structure semiconducteur sur isolant (SOI) dans laquelle l'oxyde enterré est constitué d'un empilement ONO. On forme ensuite la couche 22 fortement dopée de type P en profondeur de la couche supérieure de l'empilement SOI. Le semiconducteur 10 est ensuite épaissi, par exemple par épitaxie, jusqu'à atteindre l'épaisseur désirée. L'implantation de dopants permettant de former la fine couche dopée 22 peut être délicate à mettre en oeuvre. En particulier, il est délicat de maintenir un profil de dopage abrupte entre la couche 22 fortement dopée de type P et la couche formée lors de l'épaississement par épitaxie. Il est donc nécessaire de prévoir un procédé alternatif permettant de former une couche antireflet sur la face arrière d'un capteur d'image tout en assurant des interfaces entre matériaux de bonne qualité, plus simple à mettre en oeuvre que les procédés connus.
Résumé Un objet d'un mode de réalisation de la présente invention est de prévoir un procédé de formation d'un capteur d'image éclairé par la face arrière, comprenant une couche antireflet et des interfaces de bonne qualité, simple à mettre en oeuvre. Un autre objet d'un mode de réalisation de la présente invention est de prévoir un capteur d'image comprenant une couche antireflet améliorée. Ainsi, un mode de réalisation de la présente invention 35 prévoit un procédé de fabrication d'un capteur d'image éclairé B10963 - 11-GR3C0-0133 4 par la face arrière, comprenant une étape de formation, sur la face arrière d'un substrat semiconducteur, d'un empilement comprenant, entre deux couches d'oxyde, une couche intermédiaire adaptée à stocker des charges dans sa structure, et une étape d'application d'une différence de potentiel de part et d'autre de l'empilement pour stocker des charges dans la couche intermédiaire. Selon un mode de réalisation de la présente invention, la formation de l'empilement comprend les étapes préalables suivantes : former, sur un substrat massif, l'empilement surmonté d'un substrat semiconducteur ; rapporter une poignée sur le substrat semiconducteur ; et supprimer le substrat massif de façon à découvrir l'empilement. Selon un mode de réalisation de la présente invention, la différence de potentiel est appliquée entre une première électrode formée sur la face libre de l'empilement et une deuxième électrode formée, sur la face arrière du substrat semiconducteur, dans une ouverture définie dans l'empilement. Selon un mode de réalisation de la présente invention, 20 la deuxième électrode est formée sur une extrémité d'un via métallique traversant le substrat semiconducteur. Selon un mode de réalisation de la présente invention, la différence de potentiel est supérieure à 10 V, de préférence supérieure à 100 V. 25 Selon un mode de réalisation de la présente invention, l'application de la différence de potentiel est réalisée en regard de chaque cellule élémentaire du capteur d'image, chaque cellule élémentaire étant isolée des cellules voisines par des murs isolants traversants le substrat semiconducteur et 30 pénétrant dans l'empilement. Selon un mode de réalisation de la présente invention, la couche d'oxyde la plus proche du substrat semiconducteur a une épaisseur comprise entre 2 et 10 nm, la couche intermédiaire a une épaisseur comprise entre 30 et 80 nm et la seconde couche 35 d'oxyde a une épaisseur comprise entre 80 et 150 nm.
B10963 - 11-GR3C0-0133 Selon un mode de réalisation de la présente invention, le potentiel le plus haut de la différence de potentiel est appliqué du côté de la seconde couche d'oxyde. Selon un mode de réalisation de la présente invention, 5 la couche intermédiaire est en un nitrure, par exemple en nitrure de silicium, en oxyde d'hafnium, en oxyde de zinc, en oxyde d'aluminium, ou en oxyde de zirconium. Un mode de réalisation de la présente invention prévoit en outre un capteur d'image éclairé par la face arrière, comprenant un empilement d'une première couche d'oxyde, d'une couche intermédiaire adaptée à stocker des charges dans sa structure, et d'une deuxième couche d'oxyde sur la face arrière d'un substrat semiconducteur, des charges négatives ou positives étant stockées dans la couche intermédiaire.
Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, précédemment décrite, illustre un capteur d'image éclairé par la face arrière ; les figures 2A à 2F illustrent des résultats d'étapes d'un procédé de fabrication d'un capteur d'image éclairé par la face arrière selon un mode de réalisation de la présente 25 invention ; la figure 3 illustre une première variante d'un procédé de fabrication d'un capteur d'image selon un mode de réalisation de la présente invention ; et la figure 4 illustre une deuxième variante d'un 30 procédé de fabrication d'un capteur d'image selon un mode de réalisation de la présente invention. Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des B10963 - 11-GR3C0-0133 6 capteurs d'image intégrés, les diverses figures ne sont pas tracées à l'échelle. Description détaillée Les figures 2A à 2F illustrent des résultats d'étapes 5 d'un procédé de fabrication d'un capteur d'image éclairé par la face arrière comprenant une couche antireflet selon un mode de réalisation. En figure 2A, on part d'une structure de type semiconducteur sur isolant (SOI) comprenant une couche 10 semiconductrice 40 formée sur un substrat semiconducteur massif 42 avec interposition d'une structure isolante 44. La structure isolante 44 est constituée d'un empilement d'une première couche d'un oxyde 46, par exemple d'oxyde de silicium, d'une couche de nitrure 48, par exemple de nitrure de silicium, et d'une 15 deuxième couche d'un oxyde 50, par exemple d'oxyde de silicium. La couche d'oxyde 46 est au contact du substrat massif 42 et la couche d'oxyde 50 au contact de la couche semiconductrice 40. Pour former une couche semiconductrice supérieure d'épaisseur adaptée, on peut réaliser une épitaxie de matériau 20 semiconducteur sur la couche semiconductrice supérieure 40 de l'empilement SOI. Cette opération est représentée par des flèches en figure 2A. On obtient ainsi un substrat semiconducteur supérieur 52 (voir la figure 2B) d'épaisseur voulue. 25 A l'étape illustrée en figure 2B, on a formé, en surface du substrat semiconducteur 52, des composants électroniques définissant les pixels du capteur d'image. Dans l'exemple représenté, chaque pixel du capteur d'image est séparé du pixel voisin par des tranchées isolantes 54. Les tranchées 30 isolantes 54 traversent le substrat 52 sans atteindre l'empilement 44. A titre d'exemple, les tranchées 54 peuvent être des tranchées remplies d'un matériau isolant, connues sous l'acronyme STI (de l'anglais Shallow Trench Isolation). D'autres structures d'isolement pourront également être prévues, comme 35 cela sera décrit ci-après.
B10963 - 11-GR3C0-0133 7 Chaque pixel comprend au moins une zone de collecte des charges photogénérées 56 et un transistor 58 de transfert des charges photogénérées et stockées dans la zone de collecte 56 associée.
En surface des composants électroniques formés dans le substrat 52 est prévu un empilement d'interconnexion 60, chaque niveau d'interconnexion comprenant des pistes et nias conducteurs séparés par un matériau isolant. Dans les différentes figures, les pistes conductrices sont représentées de façon schématique. De façon classique, on appelle face avant la face du substrat 52 du côté de l'empilement d'interconnexion 60 et face arrière du substrat 52 la face située du côté de l'empilement isolant 44. A l'étape illustrée en figure 2C, une poignée 62, par exemple une plaquette de matériau semiconducteur, est reportée sur la face libre de l'empilement d'interconnexion 60. La poignée 62 permet de rigidifier la structure pour assurer la réalisation d'un polissage mécanochimique permettant de supprimer le substrat massif 42. La couche isolante 46 de l'empilement 44 est ainsi découverte du côté de la face arrière du dispositif. La couche 46 de l'empilement 44 sert avantageusement de couche d'arrêt au polissage. A l'étape illustrée en figure 2D, la structure de la figure 2C a été retournée de façon à travailler sur la face arrière du capteur d'image. Une ouverture 64 est formée dans l'empilement isolant 44 de façon à découvrir une portion du substrat semiconducteur 52. Un premier plot conducteur 66 est ensuite formé au fond de l'ouverture 64 sur le substrat 52. Un second plot conducteur 68 est formé en surface de l'empilement isolant 44, sur la couche supérieure 46. A titre d'exemple, le second plot conducteur 68 peut être constitué d'une électrode métallique déposée sur une surface importante de la couche isolante 46. Les plots conducteurs 66 et 68 pourront par exemple être formés en réalisant respectivement un dépôt d'un matériau conducteur en B10963 - 11-GR3C0-0133 8 surface de la couche 52 et en surface de l'empilement 44, puis en gravant ce matériau conducteur de façon adaptée, de manière à isoler électriquement les plots 66 et 68. Un générateur de tension continue 70 est ensuite utilisé pour appliquer une différence de potentiel entre les plots conducteurs 66 et 68. A titre d'exemple, le plot 66 pourra être connecté à la masse et le plot 68 à une tension positive, supérieure à 10 V, de préférence supérieure à 100 V. Par exemple, on pourra appliquer une différence de potentiel entre les plots conducteurs 66 et 68 de l'ordre de quelques centaines de volts. Plus la tension appliquée est élevée, et notamment supérieure à 100 V, plus l'injection de charges dans la couche 48 est rapide. Le sens de polarisation par le générateur de tension continue 70 pourra être adapté aux différentes épaisseurs des couches formant l'empilement 44, comme décrit ci-après. L'application d'une tension entre les plots conducteurs 66 et 68 permet, par l'intermédiaire du substrat 52, d'appliquer cette même tension de part et d'autre de l'empilement 44. Cette différence de potentiel appliquée sur l'empilement 44 permet le stockage de charges négatives dans la couche intermédiaire 48 de nitrure de l'empilement 44, comme cela est illustré dans les figures suivantes. Le principe général d'une telle étape de stockage de charges est décrit dans la publication de H. Jin et al., intitulée "Low Si surface recombination through negatively charged Si3N4 films", publiée au 24th European Photovoltaic Solar Energy Conference, 21-25 September 2009, Hamburg, Germany. A l'étape illustrée en figure 2E, le générateur de tension est déconnecté des plots conducteurs 66 et 68 et des charges négatives 72 sont figées dans la couche de nitrure intermédiaire 48 de l'empilement 44. Le stockage de charges négatives dans l'empilement 44 assure avantageusement la passivation de l'interface entre l'empilement 44 et le substrat 52. En effet, l'accumulation de charges dans la couche 48 crée B10963 - 11-GR3C0-0133 9 un champ électrique à l'interface avec le substrat 52 qui évite que des charges parasites formées à l'interface entre l'empilement 44 et le substrat 52 ne viennent perturber la détection réalisée par les différents pixels.
Le stockage des charges 72 dans la couche intermédiaire 48 assure ainsi sensiblement la même fonction que la couche 22 fortement dopée de type P formée dans les dispositifs connus tels que celui de la figure 1. Ainsi, les courants d'obscurité liés à une mauvaise interface entre l'empilement ONO 44 et le substrat semiconducteur 52 sont atténués et la sensibilité du capteur est améliorée. A l'étape illustrée en figure 2F, les plots conducteurs 66 et 68 formés sur la face arrière du dispositif ont été supprimés, par exemple par une gravure chimique.
On notera que, contrairement à ce qui est représenté dans les figures, l'ouverture 64 formée dans l'empilement 44 pourra être de petite dimension et être localisée dans une zone éloignée d'une zone de photodétection 56, pour ne pas perturber la détection des faisceaux lumineux incidents.
Les figures 3 et 4 illustrent des variantes de réalisation d'un procédé de fabrication selon un mode de réalisation, à des étapes correspondant à l'étape du procédé ci-dessus illustrée en figure 2D. Dans l'exemple de la figure 3, on considère un dispositif similaire à celui de la figure 2D excepté que, dans le substrat semiconducteur 52, des vias traversant le substrat 76 sont prévus. Les vias 76, couramment connus sous l'acronyme TSV (de l'anglais Through Silicon Via), sont utilisés dans certains types de capteurs d'image pour former des contacts entre faces avant et face arrière du substrat 52, par exemple pour former un contact entre des pistes conductrices de l'empilement d'interconnexion 60 et la face arrière du substrat semiconducteur 52. Dans l'exemple de la figure 3, la différence de 35 potentiel permettant de fixer des charges négatives dans la B10963 - 11-GR3C0-0133 10 couche 48 de l'empilement isolant 44 est appliquée entre un plot conducteur supérieur 68 formé en surface de l'empilement 44 et au moins un des vias traversant 76 formé dans le substrat 52. Pour permettre l'accès du générateur de tension sur le via traversant 76, une ouverture 78 est formée dans l'empilement isolant 44 en regard d'au moins un de ces vias. L'empilement d'interconnexion 60 est prévu pour comprendre au moins une piste métallique qui connecte le via traversant 76 soit directement au substrat 52 (exemple dans la partie droite de la figure 3) soit à une zone dopée définie dans le substrat 52 et en contact avec celui-ci (exemple dans la partie gauche de la figure 3). Les vias traversants étant généralement isolés du substrat, la formation d'une piste dans l'empilement d'interconnexion 60 connectant le via au substrat permet de polariser celui-ci à une première tension et donc d'appliquer la différence de potentiel adaptée à créer une accumulation de charges négatives dans la couche 48 de part et d'autre de l'empilement 44, par l'intermédiaire du substrat 52. La figure 4 illustre une autre variante de réalisation dans laquelle les différents pixels du capteur d'image sont isolés les uns des autres non pas par des tranchées peu profondes telles que les tranchées 54 mais par des tranchées traversantes isolées 80. De telles tranchées sont connues dans l'état de la technique sous l'appellation DTI (de l'anglais Deep Trench Isolation) et sont constituées soit d'un matériau diélectrique (oxyde de silicium par exemple), soit d'un coeur conducteur polarisable entouré d'une fine couche isolante. Les tranchées 80 traversantes peuvent pénétrer dans l'empilement 44. Pour former une accumulation de charges dans les différentes portions de l'empilement 44 définies en regard des différents pixels, un accès aux différentes portions du substrat 52 délimitées par les tranchées 80 est nécessaire puisque chaque portion du substrat est complètement isolée des portions voisines (contrairement au cas de tranchées peu profondes de type STI).
B10963 - 11-GR3C0-0133 11 Ainsi, pour appliquer la différence de potentiel de part et d'autre de l'empilement 44 et former une accumulation de charges négatives dans la couche 48, des tranchées 82 traversant l'empilement 44 sont formées en regard de chacun des pixels du 5 capteur d'image. Un point d'accès est ainsi ouvert dans chacune des portions du substrat délimitées par les tranchées 80, par une tranchée 82 formée dans l'empilement 44. La différence de potentiel nécessaire au stockage de charges dans la couche 48 est ensuite appliquée entre des plots de contact formés au fond 10 des tranchées 82, en surface du substrat 52, et des plots formés en surface de chacune des portions de l'empilement 44. On notera que l'on pourra également prévoir une solution intermédiaire entre celles présentées en relation avec les figures 3 et 4, dans laquelle les pixels du capteur sont 15 isolés les uns des autres par des tranchées traversantes profondes 80, et dans laquelle des nias traversants 76 sont formés dans le substrat 52 dans chaque pixel. Chaque via traversant 76 est associé à des pistes conductrices de l'empilement d'interconnexion pour obtenir un contact sur la 20 face avant du substrat 52 et ainsi appliquer une différence de potentiel de part et d'autre de l'empilement 44. A titre d'exemple d'application numérique, la couche d'oxyde 50 en contact avec le substrat 52 peut avoir une épaisseur comprise entre 2 et 10 nm, la couche de nitrure 48 une 25 épaisseur comprise entre 30 et 80 nm et la couche d'oxyde 46 une épaisseur comprise entre 80 et 150 nm. La formation d'un tel empilement assure que, si la différence de potentiel fournie par le générateur 70 de l'empilement 44 est appliquée de la façon décrite ci-dessus, les charges négatives sont intégrées dans la 30 couche 48, par l'intermédiaire du substrat semiconducteur 52, au travers de la couche fine d'oxyde 50. Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, on pourra 35 prévoir un empilement oxyde/nitrure/oxyde différent de celui B10963 - 11-GR3C0-0133 12 présenté ci-dessus, tant que la couche intermédiaire est adaptée à stocker des charges dans sa structure, par exemple en oxyde d'hafnium (Hf02), en oxyde de zinc (ZnO), en oxyde d'aluminium (A1203), ou encore en oxyde de zirconium (ZrO2)... On pourra également choisir de stocker des charges positives dans l'empilement 44, notamment lorsque le substrat semiconducteur 10 est choisi de type P (en inversant les différents types de dopages de la structure). En outre, les épaisseurs des différentes couches de 10 cet empilement pourront être modifiées en fonction de la quantité de charges à stocker dans la couche intermédiaire, mais également être modifiées pour que les charges négatives à stocker dans la couche intermédiaire ne soient pas injectées au travers de la couche d'oxyde 50 mais au travers de la couche 15 d'oxyde 46 si celle-ci est plus fine. Le sens d'application de la différence de potentiel de part et d'autre de l'empilement isolant 44 pourra alors également être inversé.

Claims (10)

  1. REVENDICATIONS1. Procédé de fabrication d'un capteur d'image éclairé par la face arrière, comprenant une étape de formation, sur la face arrière d'un substrat semiconducteur (52), d'un empilement (44) comprenant, entre deux couches d'oxyde (46, 50), une couche intermédiaire (48) adaptée à stocker des charges dans sa structure, et une étape d'application d'une différence de potentiel (70) de part et d'autre dudit empilement pour stocker des charges dans ladite couche intermédiaire (48).
  2. 2. Procédé selon la revendication 1, dans lequel la 10 formation de l'empilement (44) comprend les étapes préalables suivantes : former, sur un substrat massif (42), ledit empilement (46/48/50), surmonté d'un substrat semiconducteur (52) ; rapporter une poignée (62) sur le substrat 15 semiconducteur (52) ; et supprimer le substrat massif (42) de façon à découvrir l'empilement (44).
  3. 3. Procédé selon la revendication 1 ou 2, dans lequel la différence de potentiel (70) est appliquée entre une première 20 électrode (68) formée sur la face libre de l'empilement (44) et une deuxième électrode (66) formée, sur la face arrière du substrat semiconducteur (52), dans une ouverture (64, 78, 82) définie dans ledit empilement.
  4. 4. Procédé selon la revendication 3, dans lequel la 25 deuxième électrode (66) est formée sur une extrémité d'un via métallique (76) traversant le substrat semiconducteur (52).
  5. 5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel la différence de potentiel (70) est supérieure à 10 V, de préférence supérieure à 100 V. 30
  6. 6. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel l'application de la différence de potentiel est réalisée en regard de chaque cellule élémentaire du capteur d'image, chaque cellule élémentaire étant isolée des cellulesB10963 - 11-GR3C0-0133 14 voisines par des murs isolants (80) traversants le substrat semiconducteur (52) et pénétrant dans l'empilement (44).
  7. 7. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel la couche d'oxyde (50) la plus proche du substrat semiconducteur (52) a une épaisseur comprise entre 2 et 10 nm, la couche intermédiaire (48) a une épaisseur comprise entre 30 et 80 nm et la seconde couche d'oxyde (46) a une épaisseur comprise entre 80 et 150 nm.
  8. 8. Procédé selon la revendication 7, dans lequel le 10 potentiel le plus haut de la différence de potentiel (70) est appliqué du côté de la seconde couche d'oxyde (46).
  9. 9. Procédé selon l'une quelconque des revendications 1 à 8, dans lequel la couche intermédiaire (48) est en un nitrure, par exemple en nitrure de silicium, en oxyde d'hafnium, en oxyde 15 de zinc, en oxyde d'aluminium, ou en oxyde de zirconium.
  10. 10. Capteur d'image éclairé par la face arrière, comprenant un empilement (44) d'une première couche d'oxyde, d'une couche intermédiaire adaptée à stocker des charges dans sa structure, et d'une deuxième couche d'oxyde (46, 48, 50) sur la 20 face arrière d'un substrat semiconducteur (52), des charges négatives ou positives étant stockées dans ladite couche intermédiaire (48).
FR1158327A 2011-09-20 2011-09-20 Procede de fabrication d'un capteur d'image eclaire par la face arriere avec couche antireflet Pending FR2980304A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1158327A FR2980304A1 (fr) 2011-09-20 2011-09-20 Procede de fabrication d'un capteur d'image eclaire par la face arriere avec couche antireflet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1158327A FR2980304A1 (fr) 2011-09-20 2011-09-20 Procede de fabrication d'un capteur d'image eclaire par la face arriere avec couche antireflet

Publications (1)

Publication Number Publication Date
FR2980304A1 true FR2980304A1 (fr) 2013-03-22

Family

ID=44983653

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1158327A Pending FR2980304A1 (fr) 2011-09-20 2011-09-20 Procede de fabrication d'un capteur d'image eclaire par la face arriere avec couche antireflet

Country Status (1)

Country Link
FR (1) FR2980304A1 (fr)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060033827A1 (en) * 2004-08-10 2006-02-16 Sony Corporation Solid-state imaging device, method of producing the same, and camera
US20080160723A1 (en) * 2005-09-13 2008-07-03 Lumiense Photonics Inc. Method of fabricating silicon/dielectric multi-layer semiconductor structures using layer transfer technology and also a three-dimensional multi-layer semiconductor device and stacked layer type image sensor using the same method, and a method of manufacturing a three-dimensional multi-layer semiconductor device and the stack type image sensor
EP2146376A1 (fr) * 2007-05-07 2010-01-20 Sony Corporation Dispositif d'imagerie semi-conducteur, son procédé de fabrication et dispositif d'imagerie
US20100096718A1 (en) * 2008-10-21 2010-04-22 Jaroslav Hynecek Backside illuminated image sensor
US20110101482A1 (en) * 2009-11-05 2011-05-05 Guy Meynants Method of manufacture of a backside illuminated image sensor
US20110156186A1 (en) * 2009-12-28 2011-06-30 Kabushiki Kaisha Toshiba Solid-state imaging device
US20110187912A1 (en) * 2010-02-02 2011-08-04 Kabushiki Kaisha Toshiba Solid state imaging device and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060033827A1 (en) * 2004-08-10 2006-02-16 Sony Corporation Solid-state imaging device, method of producing the same, and camera
US20080160723A1 (en) * 2005-09-13 2008-07-03 Lumiense Photonics Inc. Method of fabricating silicon/dielectric multi-layer semiconductor structures using layer transfer technology and also a three-dimensional multi-layer semiconductor device and stacked layer type image sensor using the same method, and a method of manufacturing a three-dimensional multi-layer semiconductor device and the stack type image sensor
EP2146376A1 (fr) * 2007-05-07 2010-01-20 Sony Corporation Dispositif d'imagerie semi-conducteur, son procédé de fabrication et dispositif d'imagerie
US20100096718A1 (en) * 2008-10-21 2010-04-22 Jaroslav Hynecek Backside illuminated image sensor
US20110101482A1 (en) * 2009-11-05 2011-05-05 Guy Meynants Method of manufacture of a backside illuminated image sensor
US20110156186A1 (en) * 2009-12-28 2011-06-30 Kabushiki Kaisha Toshiba Solid-state imaging device
US20110187912A1 (en) * 2010-02-02 2011-08-04 Kabushiki Kaisha Toshiba Solid state imaging device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
EP2587539B1 (fr) Imageur CMOS UTBB
FR3019378A1 (fr) Structure d'isolement entre des photodiodes
FR3026891A1 (fr) Dispositif d'imagerie integre a illumination face arriere avec routage d'interconnexion simplifie
EP2320463A1 (fr) Procédé de formation d'un capteur d'images éclairé par la face arrière
EP3660930B1 (fr) Procédé de fabrication d'une matrice de photodiodes à base de germanium et à faible courant d'obscurité
EP3657556B1 (fr) Procede de fabrication d'au moins une photodiode planaire passivee a courant d'obscurite reduit
EP1722422A2 (fr) Circuit intégré comprenant une photodiode de type à substrat flottant et procédé de fabrication correspondant
FR2974237A1 (fr) Capteur d'images a eclairement par la face arriere muni d'une electrode transparente
FR3098988A1 (fr) Capteur d'image
EP3971995B1 (fr) Photodiode passivée comportant une portion périphérique ferroélectrique
WO2019202250A1 (fr) Dispositif optoelectronique a diode contrainte en tension par effet piezoelectrique inverse
FR2974238A1 (fr) Procede de realisation d'un capteur d'images a eclairement par la face arriere
FR2974240A1 (fr) Capteur eclaire par la face arriere a isolement par jonction
EP1670066A1 (fr) Procédé de fabrication d'un circuit intégré comprenant un miroir enterré et ce circuit
FR2965105A1 (fr) Detecteur bispectral multicouche a photodiodes
WO1998049734A1 (fr) Detecteur infrarouge bicolore a coherence spatio-temporelle planaire
EP0148086B1 (fr) Procédé de suppression de charge de fond d'un dispositif photosensible à l'état solide
EP1482558A2 (fr) Matrice de photodétecteurs
EP3740974A1 (fr) Dispositif optoélectronique comportant une grille et une cathode couplées l'une a l'autre
FR2980304A1 (fr) Procede de fabrication d'un capteur d'image eclaire par la face arriere avec couche antireflet
EP3671841A1 (fr) Procédé de fabrication d'un dispositif optoélectronique comportant une pluralité de diodes
FR3083001A1 (fr) Capteur d'images
EP3903341B1 (fr) Procede de fabrication d'un substrat pour un capteur d'image de type face avant
EP3764403B1 (fr) Fabrication d'un dispositif photosensible à semiconducteur
WO2023110412A1 (fr) Capteur d'images visibles et infrarouges et procédé de fabrication d'un tel capteur