DE4444609A1 - Verfahren zur Herstellung einer Halbleiterschaltung - Google Patents

Verfahren zur Herstellung einer Halbleiterschaltung

Info

Publication number
DE4444609A1
DE4444609A1 DE4444609A DE4444609A DE4444609A1 DE 4444609 A1 DE4444609 A1 DE 4444609A1 DE 4444609 A DE4444609 A DE 4444609A DE 4444609 A DE4444609 A DE 4444609A DE 4444609 A1 DE4444609 A1 DE 4444609A1
Authority
DE
Germany
Prior art keywords
film
trench
oxide film
polysilicon
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4444609A
Other languages
English (en)
Other versions
DE4444609C2 (de
Inventor
Byung-Ryul Ryum
Tae-Hyeon Han
Soo-Min Lee
Deok-Ho Cho
Jin-Young Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
KT Corp
Original Assignee
Electronics and Telecommunications Research Institute ETRI
KT Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI, KT Corp filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of DE4444609A1 publication Critical patent/DE4444609A1/de
Application granted granted Critical
Publication of DE4444609C2 publication Critical patent/DE4444609C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterschaltung und insbesondere ein Verfahren zur Bildung eines Feldoxidfilms einer Halbleiterschal­ tung, um Schaltungselemente in der Halbleiterschaltung elektrisch zu trennen.
Als Schaltungstrennverfahren für Halbleiterschaltungen ist allgemein die LOCOS- Technik bekannt, die Technik der lokalen Oxidation von Silizium. Während des LOCOS-Prozesses wird immer ein "Bird′s beak" erzeugt. Bird′s beak heißt die Erscheinung, daß ein Oxidmaterial in einen aktiven Bereich einer Halbleiterschal­ tung eindringt. Wegen eines solchen Bird′s beak wird die Breite eines aktiven Bereichs in der Schaltung im Vergleich zu einem Maskenfuß zur Bildung eines Feldoxidfilms wesentlich vermindert. Das Auftreten eines solchen Bird′s beak hat einen sehr ungünstigen Einfluß auf die Herstellung einer ULSI-Schaltung, einer Ultrahöchstintegrations-Schaltung, wie sie zur Integration von 64 Megabit oder mehr benötigt wird.
Um die Größe eines Bird′s beak zu verringern, hat man in der letzten Zeit ein poly­ siliziumgepuffertes LOCOS-Verfahren oder kurz PBL-Verfahren entwickelt, das ein Polysilizium mit der Eigenschaft einer noch schnelleren thermischen Oxidation im Vergleich zu einem Einzelkristall verwendet.
Fig. 1 zeigt einen Teilaufbau einer nach dem oben beschriebenen PBL-Verfahren hergestellten Halbleiterschaltung. In Fig. 1 bezeichnet ein Bezugszeichen 15 Polysilizium, das zwischen Feldoxidbereichen 19, 19 gebildet ist und das sich, mit einem Unterbau-Oxidfilm 13 dazwischen, auf einem Siliziumsubstrat 11 befindet. Da die Oxidationsgeschwindigkeit des Polysiliziums 15 größer als die des Silizium­ substrats 11 ist, dient das Polysilizium 15 während der Durchführung eines PBL- Prozesses als Schutzfilm, um ein Eindringen von Sauerstoff in einen aktiven Bereich des Siliziumsubstrats 11 zu verhindern, wodurch die Vergrößerung eines Bird′s beak gehemmt werden kann.
Ein auf dem Polysilizium 15 gebildeter Nitridfilm 17 wird jedoch infolge einer auf die Durchführung der Oxidation des Polysiliziums 15 hin auftretenden Spannung verformt, und somit dringt durch eine Lücke zwischen dem verformten Nitridfilm 17 und dem Polysilizium 15 Sauerstoff ein. Als Folge davon wird ein Bird′s beak mit einer Breite BB erzeugt, wie in Fig. 1 gezeigt.
Fig. 2 zeigt einen anderen Aufbau eines Teils einer durch ein verbessertes PBL-Verfahren hergestellten Halbleiterschaltung. Der Aufbau von Fig. 2 weist in ähnlicher Weise zwischen Feldoxidbereichen 29, 29 Polysilizium 25 auf, das sich, mit einem Unterbau-Oxidfilm 23 dazwischen, auf einem Siliziumsubstrat 21 befindet. Um das Eindringen von Sauerstoff durch eine Seite des Polysiliziums 25 zu verhindern und die Breite eines Bird′s beak zu vermindern, wird eine Oxidation nach Bildung eines seitlichen Nitridfilms 28 durchgeführt. Da es jedoch ebenso wie bei dem in Fig. 1 gezeigten PBL-Verfahren unmöglich ist, das Eindringen von Sauerstoff durch eine Grenzfläche zwischen dem seitlichen Nitridfilm 28 und dem Substrat 21 vollständig zu verhindern, tritt während der Oxidation unter dem seitlichen Nitridfilm 28 eine Spannung auf. Als Folge davon verbreitert sich eine Lücke in der Grenzfläche, und somit wird durch eine nachfolgende Oxidation ein Bird′s beak erzeugt, wie in Fig. 2 durch BB gezeigt.
Fig. 3A und 3B zeigen den Aufbau eines Teils einer durch ein erst kürzlich entwickeltes PBL-Verfahren hergestellten Halbleiterschaltung, wobei 3A eine Querschnittsansicht des Teilaufbaus der Halbleiterschaltung vor Durchführung eines thermischen Oxidationsprozesses ist und Fig. 3B eine Querschnittsansicht des Teilaufbaus nach Durchführung eines thermischen Oxidationsprozesses ist.
Wie in Fig. 3A und 3B gezeigt, werden auf einem Siliziumsubstrat 31 aufeinanderfolgend ein erster und ein zweiter Unterbau-Oxidfilm 33, 34 gebildet, und danach wird der zweite Unterbau-Oxidfilm 34 unter Verwendung eines gemusterten. Nitridfilms 37 darauf als Maske übergeätzt, um eine seitliche Nut zu bilden. Als nächstes wird über dem Nitridfilm 37 einschließlich der seitlichen Nut Polysilizium 35 abgelagert und thermisch oxidiert, um zu verhindern, daß der Nitridfilm 37 verformt wird, und zu verhindern, daß während der Oxidation durch die seitliche Nut Sauerstoff eindringt.
Wie oben beschrieben, hat man in der Technik Verfahren vorgeschlagen, um die Größe eines Bird′s beak zu minimieren, jedoch kann dessen Auftreten durch die bis jetzt entwickelten, bekannten Verfahren nicht verhindert werden.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Halbleiterschaltung zu schaffen, bei dem ein Feldoxidfilm gebildet werden kann, ohne daß ein Bird′s beak auftritt.
Diese Aufgabe wird erfindungsgemäß einerseits durch ein Verfahren zur Her­ stellung einer Halbleiterschaltung gelöst, welches folgendes umfaßt: aufeinander­ folgendes Bilden eines Unterbau-Oxidfilms, eines Polysiliziumfilms und einer Isolierschicht auf einem Siliziumsubstrat, wobei die Isolierschicht aus einem ersten Siliziumoxidfilm, einem Nitridfilm und einem zweiten Siliziumoxidfilm besteht, die aufeinanderfolgend auf dem Polysiliziumfilm gebildet werden; Abgrenzen von aktiven und inaktiven Bereichen unter Verwendung einer gemusterten Fotomaske; Entfernen der Isolierschicht nur auf dem inaktiven Bereich, um eine Oberfläche des Polysiliziumfilms freizulegen; Bilden einer Seitenwand an beiden Rändern der Isolierschicht auf dem aktiven Bereich, wobei die Seitenwand aus einem Nitridfilm besteht; Ablagern eines dritten Siliziumoxidfilms auf der Oberfläche des Polysiliziumfilms; Entfernen der Seitenwand und Ätzen des Substrats auf eine vorbestimmte Tiefe, um einen Graben zu bilden; Füllen eines Isoliermaterials in den Graben und Ablagern des Isoliermaterials bis zum zweiten Siliziumoxidfilm, um einen Isolierfilm zum Trennen zu bilden; simultanes Entfernen des zweiten Siliziumoxidfilms und des dritten Siliziumoxidfilms und Entfernen des Polysiliziumfilms nur auf dem inaktiven Bereich; Durchführen einer thermischen Oxidation, um einen Feldoxidfilm auf dem inaktiven Bereich zu bilden; und aufeinanderfolgendes Entfernen der Isolierschicht und des auf dem aktiven Bereich gebildeten Polysiliziumfilms.
In einer Ausführungsform umfaßt das Verfahren ferner, einen Polysiliziumfilm auf dem Nitridfilm und dem Unterbau-Oxidfilm abzulagern, bevor die thermische Oxidation durchgeführt wird.
In einer Ausführungsform wird die Tiefe des Grabens im Bereich von 5 µm oder weniger eingestellt und wird seine Breite auf 3 µm oder weniger eingestellt.
In einer Ausführungsform wird das in den Graben gefüllte Isoliermaterial durch BPSG, Siliziumnitrid oder Polyimid gebildet.
Die Aufgabe wird erfindungsgemäß andererseits durch ein Verfahren zur Her­ stellung einer Halbleiterschaltung gelöst, welches folgendes umfaßt: aufeinander­ folgendes Bilden eines Unterbau-Oxidfilms, eines ersten Polysiliziumfilms, eines Siliziumoxidfilms, eines Nitridfilms und eines zweiten Polysiliziumfilms auf einem Siliziumsubstrat; Abgrenzen von aktiven und inaktiven Bereichen unter Verwen­ dung einer Grabenmaske und Bilden eines Grabens auf beiden Seiten des aktiven Bereichs durch Ätzen; Füllen eines Isoliermaterials in den Graben und Ablagern des Isoliermaterials auf dem zweiten Polysiliziumfilm, um einen Isolierfilm zum Trennen zu bilden; Polieren des Isolierfilms unter Verwendung des zweiten Polysiliziumfilms als erstes Polierhindernis; Entfernen des zweiten Polysiliziumfilms und Polieren des Isolierfilms unter Verwendung des Nitridfilms als zweites Polierhindernis; Entfernen des Nitridfilms und des Siliziumoxidfilms; Ablagern eines Schutz-Isolierfilms nur auf dem aktiven Bereich; Entfernen des ersten Polysiliziumfilms, um eine Oberfläche des Unterbau-Oxidfilms freizulegen; Durchführen einer thermischen Oxidation, um einen Feldoxidfilm nur auf dem inaktiven Bereich zu bilden; und Entfernen der auf dem Unterbau-Oxidfilm des aktiven Bereichs gebildeten Filme.
In einer Ausführungsform wird die Tiefe des Grabens im Bereich von 5 µm oder weniger eingestellt und wird seine Breite auf 3 µm oder weniger eingestellt.
In einer Ausführungsform werden die Dicken des zweiten Polysiliziumfilms und des Nitridfilms beide in Übereinstimmung mit der Tiefe des Grabens und der Geschwin­ digkeit der Polierselektion des Isolierfilms zum Trennen bestimmt, wobei der erste Polysiliziumfilm eine Dicke von etwa 200 nm (2000 Å) aufweist und der Unterbau- Oxidfilm eine Dicke von 30 bis 50 nm (300 bis 500 Å) aufweist.
In einer Ausführungsform wird das in den Graben gefüllte Isoliermaterial durch BPSG, Siliziumnitrid oder Polyimid gebildet.
Da gemäß dem Schaltungstrennverfahren der Erfindung vor Durchführung einer thermischen Oxidation ein aktiver Bereich unter Verwendung eines isolatorgefüll­ ten flachen Grabens abgegrenzt wird, dringt während der thermischen Oxidation kein Sauerstoff in den aktiven Bereich ein. Daher kann ein Feldoxidfilm gebildet werden, ohne daß ein Bird′s beak auftritt.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung der bevorzugten Ausführungsformen und aus der Zeichnung, auf die Bezug genommen wird. In der Zeichnung sind:
Fig. 1 eine Querschnittsansicht, die einen Teilaufbau einer durch ein bekanntes PBL-Verfahren hergestellten Halbleiterschaltung zeigt;
Fig. 2 eine Querschnittsansicht, die einen Teilaufbau einer durch ein anderes bekanntes PBL-Verfahren hergestellten Halbleiterschaltung zeigt;
Fig. 3A und 3B Querschnittsansichten, die einen Teilaufbau einer durch ein weiteres bekanntes, verbessertes PBL-Verfahren hergestellten Halbleiterschaltung zeigen, wobei Fig. 3A eine Querschnittsansicht des Teilaufbaus vor Durchführung eines thermischen Oxidationsprozesses ist und Fig. 3B eine Querschnittsansicht des Teilaufbaus nach Durchführung eines thermischen Oxidationsprozesses ist;
Fig. 4 eine Querschnittsansicht ist, die den Aufbau eines Teils einer durch ein Schaltungstrennverfahren der Erfindung hergestellten Halbleiterschaltung zeigt;
Fig. 5A bis 5J Querschnittsansichten sind, die das Schaltungstrennverfahren gemäß einer Ausführungsform der Erfindung zeigen;
Fig. 6A bis 6H Querschnittsansichten sind, die das Schaltungstrennverfahren gemäß einer anderen Ausführungsform der Erfindung zeigen.
Fig. 4 zeigt den Aufbau eines Teils einer durch das Schaltungstrennverfahren der Erfindung hergestellten Halbleiterschaltung, und Fig. 5A bis 5J zeigen die Prozesse des Schaltungstrennverfahrens der Erfindung.
Unter Bezugnahme auf Fig. 5A werden auf einem Siliziumsubstrat 51 aufeinander­ folgend mehrere Filme gebildet. Zuerst wird durch Oxidation ein Unterbau-Oxidfilm 52 mit einer Dicke von 30 nm bis 50 nm (300 Å bis 500 Å) auf einer Hauptober­ fläche des Siliziumsubstrats 51 gebildet und dann ein Polysiliziumfilm 53 mit einer Dicke von etwa 200 nm (2000 Å) auf dem Unterbau-Oxidfilm 52 abgelagert. Als nächstes werden mehrere Isolierfilme, d. h. ein erster Siliziumoxidfilm 54, ein Nitridfilm 55 und ein zweiter Siliziumoxidfilm 56 aufeinanderfolgend auf dem Polysiliziumfilm 53 gebildet.
In Fig. 5B wird auf dem zweiten Siliziumoxidfilm 56 ein (nicht gezeigter) gemuster­ ter Fotolackfilm gebildet, um aktive und inaktive Bereiche abzugrenzen, und dann ein bekannter Ätzprozeß durchgeführt, um die Isolierfilme 56, 55, 54 nur auf dem inaktiven Bereich zu entfernen. Nach Ablagerung eines Nitridfilms darauf wird an beiden Rändern der auf dem aktiven Bereich gebildeten Isolierfilme 54, 55, 56 durch anisotropes Ätzen eine Seitenwand 57 gebildet. Danach wird ein dritter Siliziumoxidfilm 58 selektiv nur auf einer freiliegenden Oberfläche des Polysilizium­ films 53 auf dem inaktiven Bereich gebildet.
Unter Bezugnahme auf Fig. 5C wird ein Grabenbildungsprozeß durchgeführt, wodurch ein Graben gebildet wird. Zuerst wird nach Entfernen der Seitenwand 57 unter Verwendung des dritten Siliziumoxidfilms 58 und des zweiten Siliziumoxid­ films 56 als Ätzmaske ein Ätzprozeß durchgeführt, wodurch im Siliziumsubstrat 50 ein Graben mit einer vorbestimmten Tiefe gebildet wird. In dieser Ausführungsform wird die Breite des Grabens im wesentlichen durch die Breite der Seitenwand bestimmt. Außerdem kann in diesem Ätzprozeß die Tiefe des Grabens genau genug gesteuert werden, um zu verhindern, daß im nachfolgenden Prozeß der Feldoxidbildung ein Bird′s beak erzeugt wird. Die Tiefe des Grabens wird vorzugsweise im Bereich von 5 µm oder weniger eingestellt, und seine Breite wird vorzugsweise auf 3 µm oder weniger eingestellt.
Als nächstes wird ein Isoliermaterial in den Graben gefüllt und bis zum zweiten Siliziumoxidfilm 56 aufgeschichtet, wodurch ein Isolierfilm 59 erhalten wird, wie in Fig. 5D gezeigt. Als Isoliermaterial kann BPSG (Borphosphorsilikatglas), Siliziumnitrid (Si₃N₄) oder Polyimid verwendet werden.
Wie in Fig. 5E gezeigt, werden die Siliziumoxidfilme 56, 58 durch einen bekannten Ätzprozeß simultan entfernt, und gleichzeitig wird der Isolierfilm 59 bis zu einem gewissen Grade entfernt, d. h. bis zur gleichen Dicke wie der Siliziumoxidfilm 56. In diesem Ätzprozeß wird der Nitridfilm 55 als Ätzhindernis verwendet.
Danach wird der Polysiliziumfilm 53 auf dem inaktiven Bereich selektiv entfernt, wie in Fig. 5F gezeigt.
In Fig. 5G wird ein thermischer Oxidationsprozeß durchgeführt, wodurch im inaktiven Bereich ein thermischer Oxidfilm gebildet wird. Da der aktive Bereich von dem Graben und dem Nitridfilm 55 darauf eingeschlossen wird, wird kein Sauer­ stoff in den aktiven Bereich eingeleitet. Als Folge davon wird in dem inaktiven Bereich ein Feldoxidfilm 50 ohne einen Bird′s beak gebildet.
Um zusätzlich die Eigenschaft einer schnellen Oxidation des Polysiliziums auszunutzen und zu verhindern, daß der Nitridfilm 55 verformt wird, umfaßt die Ausführungsform des Verfahrens ferner, einen Polysiliziumfilm 55′ auf dem Aufbau von Fig. 5F abzulagern, wie in Fig. 5G-1 gezeigt, bevor der thermische Oxidationsprozeß durchgeführt wird. Mit der zusätzlichen Ablagerung des Polysiliziumfilms 55′ ist es möglich, eine während der thermischen Oxidation auftretende Deformation des Nitridfilms 55 zu verhindern, wie in Fig. 5G-2 gezeigt.
Unter Bezugnahme auf Fig. 5H bis 5J werden alle auf dem Unterbau-Oxidfilm 52 des aktiven Bereichs zurückbleibenden Filme 55, 54, 53 aufeinanderfolgend entfernt, und der aktive Bereich wird durch den in den Graben gefüllten Isolierfilm 59 vollständig von dem Feldoxidfilm 50 getrennt.
Wie oben beschrieben, wird in der Ausführungsform des Schaltungstrennverfah­ rens der aktive Bereich unter Verwendung des in den Graben gefüllten Isolierfilms 59 abgegrenzt.
Nachstehend wird unter Bezugnahme auf Fig. 6A bis 6H das Schaltungstrenn­ verfahren gemäß einer anderen Ausführungsform der Erfindung beschrieben.
Unter Bezugnahme auf Fig. 6A werden auf einem Siliziumsubstrat 61 aufeinander­ folgend mehrere Filme gebildet. Zuerst wird durch Oxidation ein Unterbau-Oxidfilm 62 mit einer Dicke von 30 nm bis 50 nm (300 Å bis 500 Å) auf einer Hauptober­ fläche des Siliziumsubstrats 61 gebildet und dann ein erster Polysiliziumfilm 63 mit einer Dicke von etwa 200 nm (2000 Å) auf dem Unterbau-Oxidfilm 62 abgelagert. Als nächstes werden mehrere Filme, d. h. ein Siliziumoxidfilm 64, ein Nitridfilm 65 und ein zweiter Siliziumoxidfilm 66 aufeinanderfolgend auf dem Polysiliziumfilm 63 gebildet. Der zweite Polysiliziumfilm 66 und der Nitridfilm 65 werden beide als Polierhindernis verwendet. Die Dicken des zweiten Polysiliziumfilms 66 und des Nitridfilms 65 werden beide unter Berücksichtigung der Tiefe des Grabens und der Geschwindigkeit der Polierselektion eines Isolierfilms zum Trennen bestimmt.
In Fig. 6B wird ein Grabenbildungsprozeß durchgeführt, wodurch ein Graben gebil­ det wird. Zuerst wird nach Abgrenzen eines aktiven Bereichs unter Verwendung einer (nicht gezeigten) Grabentrennmaske ein selektiver Ätzprozeß durchgeführt, wodurch im Siliziumsubstrat 60 ein Graben gebildet wird. Die Tiefe des Grabens wird durch die Dicke der auf dem Substrat 60 gebildeten Filme und die Tiefe eines geätzten Teils des Siliziumsubstrats 60 bestimmt. Vorzugsweise wird die Tiefe des Grabens im Bereich von 5 µm oder weniger eingestellt und wird seine Breite auf 3 µm oder weniger eingestellt. Als nächstes wird ein Isoliermaterial in den Graben gefüllt und bis zum zweiten Siliziumoxidfilm 66 abgelagert, wodurch ein Isolierfilm 67 zum Trennen erhalten wird, wie in Fig. 6B gezeigt.
Wie in Fig. 6C gezeigt, wird der Isolierfilm 67 anschließend durch ein chemisch- mechanisches Polierverfahren poliert, bis eine Oberfläche des zweiten Poly­ siliziumfilms 66 freiliegt. Der zweite Polysiliziumfilm 66 wird dann ein erstes Polierhindernis verwendet.
Wie in Fig. 6D gezeigt, wird nach Entfernung des zweiten Polysiliziumfilms 66 unter Verwendung von Trockenätzen oder Naßätzen die Isolierschicht 67 zum Trennen ebenfalls durch das Polierverfahren poliert, wobei der Nitridfilm 65 als zweites Polierhindernis verwendet wird. Als nächstes wird auch der Nitridfilm 65 entfernt.
Um den durch den Graben abgegrenzten aktiven Bereich vor einer nachfolgenden thermischen Oxidation zu schützen, wird ein Nitridfilm darauf abgelagert und gemustert, wodurch ein gemusterter Nitridfilm 65′ nur auf dem aktiven Bereich gebildet wird, wie in Fig. 6E gezeigt. Außerdem wird ein Ätzprozeß durchgeführt, um den Siliziumoxidfilm 64 nur auf dem inaktiven Bereich zu entfernen. Als Folge davon wird eine Oberfläche des ersten Polysiliziumfilms 63 freigelegt.
Wie in Fig. 6G gezeigt, wird nach Entfernung des so freigelegten ersten Polysiliziumfilms 63 ein thermischer Oxidationsprozeß durchgeführt, wodurch im inaktiven Bereich ein thermischer Oxidfilm gebildet wird. Da der aktive Bereich von dem Graben und dem Nitridfilm 65′ darauf eingeschlossen wird, wird wie in der ersten Ausführungsform während der thermischen Oxidation kein Sauerstoff in den aktiven Bereich eingeleitet. Als Folge davon wird in dem inaktiven Bereich ein Feldoxidfilm 60 ohne einen Bird′s beak gebildet.
Unter Bezugnahme auf Fig. 6H werden alle auf dem Unterbau-Oxidfilm 62 des aktiven Bereichs zurückbleibenden Filme 65′, 64, 63 aufeinanderfolgend entfernt, und die aktiven Bereiche werden durch den in den Graben gefüllten Isolierfilm 67 vollständig von dem Feldoxidfilm 60 getrennt.
Da gemäß dem Schaltungstrennverfahren der Erfindung vor Durchführung einer thermischen Oxidation ein aktiver Bereich unter Verwendung eines isolatorgefüll­ ten flachen Grabens abgegrenzt wird, wie oben beschrieben, dringt während der thermischen Oxidation kein Sauerstoff in den aktiven Bereich ein. Daher kann ein Feldoxidfilm gebildet werden, ohne daß ein Bird′s beak auftritt.
Um die Integration von IC′s (Integrierten Schaltungen) zu verbessern, ist es außer­ dem notwendig, das Auftreten von Bird′s beaks zu minimieren. Das Verfahren der Erfindung ist bei der Herstellung von Halbleiterschaltungen anwendbar, die zur Integration von einem Gigabit oder mehr nötig sind.
Für den Fachmann ergeben sich natürlich verschiedene andere Modifizierungen, die im Rahmen und im Geiste der Erfindung leicht realisiert werden können.

Claims (8)

1. Verfahren zur Herstellung einer Halbleiterschaltung, gekennzeichnet durch:
aufeinanderfolgendes Bilden eines Unterbau-Oxidfilms (52), eines Polysiliziumfilms (53) und einer Isolierschicht auf einem Siliziumsubstrat (51), wobei die Isolierschicht aus einem ersten Siliziumoxidfilm (54), einem Nitridfilm (55) und einem zweiten Siliziumoxidfilm (56) besteht, die aufeinanderfolgend auf dem Polysiliziumfilm gebildet werden;
Abgrenzen von aktiven und inaktiven Bereichen unter Verwendung einer gemusterten Fotomaske;
Entfernen der Isolierschicht nur auf dem inaktiven Bereich, um eine Oberfläche des Polysiliziumfilms freizulegen;
Bilden einer Seitenwand (57) an beiden Rändern der Isolierschicht auf dem aktiven Bereich, wobei die Seitenwand aus einem Nitridfilm besteht;
Ablagern eines dritten Siliziumoxidfilms (58) auf der Oberfläche des Polysiliziumfilms;
Entfernen der Seitenwand und Ätzen des Substrats auf eine vorbestimmte Tiefe, um einen Graben zu bilden;
Füllen eines Isoliermaterials in den Graben und Ablagern des Isoliermaterials bis zum zweiten Siliziumoxidfilm, um einen Isolierfilm (59) zum Trennen zu bilden;
simultanes Entfernen des zweiten Siliziumoxidfilms und des dritten Silizium­ oxidfilms und Entfernen des Polysiliziumfilms nur auf dem inaktiven Bereich; Durchführen einer thermischen Oxidation, um einen Feldoxidfilm (50) auf dem inaktiven Bereich zu bilden; und
aufeinanderfolgendes Entfernen der Isolierschicht und des auf dem aktiven Bereich gebildeten Polysiliziumfilms.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es ferner umfaßt, einen Polysiliziumfilm (55′) auf dem Nitridfilm und dem Unterbau-Oxidfilm abzulagern, bevor die thermische Oxidation durchgeführt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Tiefe des Grabens im Bereich von 5 µm oder weniger eingestellt wird und seine Breite auf 3 µm oder weniger eingestellt wird.
4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das in den Graben gefüllte Isoliermaterial durch BPSG, Siliziumnitrid oder Polyimid gebildet wird.
5. Verfahren zur Herstellung einer Halbleiterschaltung, gekennzeichnet durch:
aufeinanderfolgendes Bilden eines Unterbau-Oxidfilms (62), eines ersten Polysilizi­ umfilms (63), eines Siliziumoxidfilms (64), eines Nitridfilms (65) und eines zweiten Polysiliziumfilms (66) auf einem Siliziumsubstrat (61);
Abgrenzen von aktiven und inaktiven Bereichen unter Verwendung einer Grabenmaske und Bilden eines Grabens auf beiden Seiten des aktiven Bereichs durch Ätzen;
Füllen eines Isoliermaterials in den Graben und Ablagern des Isoliermaterials auf dem zweiten Polysiliziumfilm, um einen Isolierfilm (67) zum Trennen zu bilden;
Polieren des Isolierfilms unter Verwendung des zweiten Polysiliziumfilms als erstes Polierhindernis;
Entfernen des zweiten Polysiliziumfilms und Polieren des Isolierfilms unter Verwendung des Nitridfilms als zweites Polierhindernis;
Entfernen des Nitridfilms und des Siliziumoxidfilms;
Ablagern eines Schutz-Isolierfilms (65′) nur auf dem aktiven Bereich;
Entfernen des ersten Polysiliziumfilms, um eine Oberfläche des Unterbau-Oxidfilms freizulegen;
Durchführen einer thermischen Oxidation, um einen Feldoxidfilm (60) nur auf dem inaktiven Bereich zu bilden; und
Entfernen der auf dem Unterbau-Oxidfilm des aktiven Bereichs gebildeten Filme.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Tiefe des Grabens im Bereich von 5 µm oder weniger eingestellt wird und seine Breite auf 3 µm oder weniger eingestellt wird.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Dicken des zweiten Polysiliziumfilms und des Nitridfilms beide in Übereinstimmung mit der Tiefe des Grabens und der Geschwindigkeit der Polierselektion des Isolierfilms zum Trennen bestimmt werden, wobei der erste Polysiliziumfilm eine Dicke von etwa 200 nm (2000 Å) aufweist und der Unterbau-Oxidfilm eine Dicke von 30 bis 50 nm (300 bis 500 Å) aufweist.
8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß das das in den Graben gefüllte Isoliermaterial durch BPSG, Siliziumnitrid oder Polyimid gebildet wird.
DE4444609A 1994-11-23 1994-12-14 Verfahren zur Herstellung einer Halbleiterschaltung mit Grabenbereichen und Feldoxidbereichen Expired - Fee Related DE4444609C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940030900A KR0148602B1 (ko) 1994-11-23 1994-11-23 반도체 장치의 소자 격리방법

Publications (2)

Publication Number Publication Date
DE4444609A1 true DE4444609A1 (de) 1996-05-30
DE4444609C2 DE4444609C2 (de) 2001-08-02

Family

ID=19398731

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4444609A Expired - Fee Related DE4444609C2 (de) 1994-11-23 1994-12-14 Verfahren zur Herstellung einer Halbleiterschaltung mit Grabenbereichen und Feldoxidbereichen

Country Status (6)

Country Link
US (1) US5874347A (de)
JP (1) JP2629141B2 (de)
KR (1) KR0148602B1 (de)
DE (1) DE4444609C2 (de)
FR (1) FR2727245B1 (de)
GB (1) GB2295487B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414230B1 (ko) * 1996-12-24 2004-03-26 주식회사 하이닉스반도체 반도체장치의소자분리막형성방법
US6090685A (en) * 1997-08-22 2000-07-18 Micron Technology Inc. Method of forming a LOCOS trench isolation structure
US6387810B2 (en) * 1999-06-28 2002-05-14 International Business Machines Corporation Method for homogenizing device parameters through photoresist planarization
KR100576249B1 (ko) * 2001-04-27 2006-05-03 서울전자통신(주) 다이아몬드 박막을 이용한 표면 탄성파 필터 및 그의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630356A (en) * 1985-09-19 1986-12-23 International Business Machines Corporation Method of forming recessed oxide isolation with reduced steepness of the birds' neck
US4868136A (en) * 1985-08-28 1989-09-19 Sgs-Thomson Microelectronics S.R.L. Process of forming an isolation structure
US4994406A (en) * 1989-11-03 1991-02-19 Motorola Inc. Method of fabricating semiconductor devices having deep and shallow isolation structures

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331708A (en) * 1980-11-04 1982-05-25 Texas Instruments Incorporated Method of fabricating narrow deep grooves in silicon
JPS5864044A (ja) * 1981-10-14 1983-04-16 Toshiba Corp 半導体装置の製造方法
NL8105559A (nl) * 1981-12-10 1983-07-01 Philips Nv Werkwijze voor het aanbrengen van een smalle groef in een substraatgebied, in het bijzonder een halfgeleidersubstraatgebied.
JPS59139643A (ja) * 1983-01-31 1984-08-10 Hitachi Ltd 半導体装置およびその製造方法
JPS6038832A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd 半導体装置とその製造方法
JPS6054453A (ja) * 1983-09-05 1985-03-28 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
US4597164A (en) * 1984-08-31 1986-07-01 Texas Instruments Incorporated Trench isolation process for integrated circuit devices
WO1988004106A1 (en) * 1986-11-24 1988-06-02 Xicor, Inc. Apparatus and method for forming self-aligned trench isolation
JPS63300526A (ja) * 1987-05-29 1988-12-07 Sony Corp 半導体装置の製造方法
US5002898A (en) * 1989-10-19 1991-03-26 At&T Bell Laboratories Integrated-circuit device isolation
US5240512A (en) * 1990-06-01 1993-08-31 Texas Instruments Incorporated Method and structure for forming a trench within a semiconductor layer of material
US5130268A (en) * 1991-04-05 1992-07-14 Sgs-Thomson Microelectronics, Inc. Method for forming planarized shallow trench isolation in an integrated circuit and a structure formed thereby

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868136A (en) * 1985-08-28 1989-09-19 Sgs-Thomson Microelectronics S.R.L. Process of forming an isolation structure
US4630356A (en) * 1985-09-19 1986-12-23 International Business Machines Corporation Method of forming recessed oxide isolation with reduced steepness of the birds' neck
US4994406A (en) * 1989-11-03 1991-02-19 Motorola Inc. Method of fabricating semiconductor devices having deep and shallow isolation structures

Also Published As

Publication number Publication date
KR0148602B1 (ko) 1998-12-01
GB2295487A (en) 1996-05-29
KR960019656A (ko) 1996-06-17
US5874347A (en) 1999-02-23
DE4444609C2 (de) 2001-08-02
JP2629141B2 (ja) 1997-07-09
JPH08148554A (ja) 1996-06-07
FR2727245A1 (fr) 1996-05-24
GB9425223D0 (en) 1995-02-08
FR2727245B1 (fr) 1997-01-31
GB2295487B (en) 1997-12-03

Similar Documents

Publication Publication Date Title
DE3587829T2 (de) Verfahren zur herstellung von untereinander selbstalignierten gräben unter verwendung einer maske.
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE69826934T2 (de) Verfahren zur Herstellung einer Doppel-Damaszener Struktur
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE3851125T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit Schaltungsmaterial gefüllter Rille.
DE69232041T2 (de) Verfahren zur Herstellung einer planarisierten Isolation für CMOS-Anordnungen
DE3242113A1 (de) Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
DE69231655T2 (de) Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat
DE69024977T2 (de) Verfahren zur eliminierung von ätzsperrehinterschneidungen
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE4320033A1 (de) Verfahren zur Bildung eines Metallmusters bei der Herstellung einer Halbleitereinrichtung
DE4341171C2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE19603450B4 (de) Halbleitervorrichtung mit einer Polyzidstruktur und Verfahren zur Herstellung derselben
DE69022637T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes auf welchem eine isolierende Shicht eine gleichmässige Dicke hat.
DE69030433T2 (de) Herstellungsmethode für Halbleiterspeicher
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE4121129A1 (de) Elementisolationsverfahren fuer halbleitervorrichtungen
DE69025888T2 (de) Halbleiterbauelement mit einem dielektrischen Isolierungsbereich mit der Struktur einer U-förmigen Nut
DE69611632T2 (de) Planare Isolation für integrierte Schaltungen
DE4444609C2 (de) Verfahren zur Herstellung einer Halbleiterschaltung mit Grabenbereichen und Feldoxidbereichen
DE4408564C2 (de) Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung
DE4447148C2 (de) Verfahren zur Bildung eines Elementisolationsfilms einer Halbleitervorrichtung
DE69721376T2 (de) Verbesserungen in oder in Bezug auf Halbleiteranordnungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701