DE69826934T2 - Verfahren zur Herstellung einer Doppel-Damaszener Struktur - Google Patents

Verfahren zur Herstellung einer Doppel-Damaszener Struktur Download PDF

Info

Publication number
DE69826934T2
DE69826934T2 DE69826934T DE69826934T DE69826934T2 DE 69826934 T2 DE69826934 T2 DE 69826934T2 DE 69826934 T DE69826934 T DE 69826934T DE 69826934 T DE69826934 T DE 69826934T DE 69826934 T2 DE69826934 T2 DE 69826934T2
Authority
DE
Germany
Prior art keywords
layer
line
dielectric layer
intermetallic dielectric
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69826934T
Other languages
English (en)
Other versions
DE69826934D1 (de
Inventor
Martin Poughkeepsie Gutsche
Dirk Fishkill Tobben
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE69826934D1 publication Critical patent/DE69826934D1/de
Application granted granted Critical
Publication of DE69826934T2 publication Critical patent/DE69826934T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1026—Forming openings in dielectrics for dual damascene structures the via being formed by burying a sacrificial pillar in the dielectric and removing the pillar

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • HINTERGRUND
  • Technisches Gebiet
  • Die Erfindung betrifft die Halbleiterherstellung und, genauer, die Bildung einer zweifach damaszierten Struktur.
  • Hintergrund des Standes der Technik
  • Allgemein weisen Halbleitervorrichtungen eine Vielzahl von Schaltkreisen auf, die eine integrierte Schaltung bilden. Integrierte Schaltungen können für Computer und elektronische Ausrüstung nützlich sein und können Millionen von Transistoren und von anderen Schaltelementen beinhalten, die auf einer einzelnen Siliziumkristall-Halbleitervorrichtung, d.h. einem Chip, hergestellt werden können. Für die Funktionalität der Vorrichtung wird normalerweise ein komplexes Netz von Signalpfaden festgelegt, um die auf der Oberfläche der Vorrichtung verteilten Schaltungselemente miteinander zu verbinden. Ein wirksames Verteilen dieser Signale über die Vorrichtung wird erschwert, wenn die Komplexität der Schaltung erhöht wird. Somit sind Multi-Level- oder Mehrschicht-Systeme, die als zweifach damaszierte Strukturen bekannt sind, aufgrund ihrer Fähigkeit, die Dichte der Vorrichtung zu erhöhen und damit aufeinander gestapelte und verbundene Schichten einer dicht gepackten Halbleitervorrichtung zu ermöglichen, wünschenswert.
  • Bei der Herstellung von integrierten Schaltungen mit einer zweifach damaszierten Struktur wird normalerweise ein isolierendes oder dielektrisches Material, wie zum Beispiel Siliziumoxid, einer Halbleitervorrichtung mit zum Beispiel mehreren tausend Öffnungen profiliert, um Leitungslinienaussparungen und Durchtrittsöffnungen zu erzeugen. Die Leitungslinienaussparungen und Durchtrittsöffnungen können dann mit einer leitfähigen Metallschicht, zum Beispiel Aluminium, gefüllt werden, um die aktiven und/oder passiven Elemente der integ rierten Schaltungen zu verbinden. Die zweifach damaszierte Struktur kann auch zum Ausbilden von Mehrschicht-Leitungen aus Metall, zum Beispiel Kupfer, in isolierenden Schichten, zum Beispiel Polyemid, bei Mehrschicht-Substraten verwendet werden, auf denen Halbleitervorrichtungen montiert werden.
  • Verfahren zur Herstellung von zweifach damaszierten Strukturen sind bekannt, vergleiche zum Beispiel die US-Patente 5,422,309; 5,529,953; 5,602,423; und 5,614,765. Im Allgemeinen kann eine standardisierte zweifach damaszierte Struktur hergestellt werden, indem eine isolierende Schicht zunächst mit einer nicht reflektierenden Beschichtung (antireflective coating, ARC) und Photoresist-Schichten beschichtet wird. Das Photoresist wird dann durch eine erste Maske mit einem Bildmuster von Durchtrittsöffnungen belichtet, und das Muster kann anisotropisch durch die isolierende Schicht geätzt werden, um die darunter liegende leitende Schicht zu belichten. Nach dem Ätzen der Durchtrittsöffnungen werden das verbleibende ARC und das Photoresist entfernt. Neue Schichten von ARC und Photoresist werden dann aufgetragen. Das Photoresist wird durch eine zweite Maske mit einem Bildmuster der Leitungslinienaussparungen belichtet. Das zweite Bildmuster wird typischerweise am ersten Bildmuster ausgerichtet, damit die Durchtrittsöffnungen mit den Leitungslinienaussparungen umfasst werden. Die Abschnitte des Photoresists, an denen die Leitungslinienaussparungen geformt werden sollen, werden entfernt, wodurch die Durchtrittsöffnungen und die isolierende Schicht belichtet werden. Die belichtete isolierende Schicht wird dann bis zu einer gewünschten Tiefe, die der Tiefe der Leitungslinie entspricht, geätzt. Wenn das Ätzen vollzogen ist, können sowohl die Durchtrittsöffnungen als auch die Leitungslinienaussparungen mit einer leitenden Metallschicht gefüllt werden.
  • Die zweite Aufbringung von ARC und Photoresist-Schichten füllt die Durchgänge mit ARC, wodurch das Aufbauen von Polymer in den Durchgängen während des darauffolgenden Ätzens, das die Leitungslinienaussparungen ausbildet, hervorgerufen wird. Da die minimalen Strukturbreiten immer kleiner werden, führt ein solcher Polymeraufbau zur Bildung von SiO2-Grenzschichten an der Schnittstelle von Durchtrittsöffnungen und Leitungslinienaussparungen. Die Präsenz der Grenzschichten unterbricht den Fluss von Metall in die Durchgänge, wodurch darin die Bildung von Hohlräumen hervorgerufen wird. Solche Hohlräume führen zu einer Erhöhung des Durchgangswiderstandes und, in einigen Fällen, zu einem Ausfall des Durchgangs.
  • EP 0 609 635 A1 beschreibt ein Verfahren zur Herstellung einer zweifach damaszierten Struktur mit den Schritten, eine Schicht aus einem Opfermaterial auf einem Halbleitersubstrat mit wenigstens einem darauf ausgebildeten leitenden Bereich auszubilden, die Schicht des Opfermaterials zu profilieren, um mindestens einen hervortretenden Absatz zu schaffen, eine dielektrische Schicht auf dem Halbleitersubstrat um den Absatz herum auszubilden und den Absatz zu entfernen, damit eine Leitungslinienaussparung in der intermetallischen dielektrischen Schicht ausgebildet wird.
  • US 5,270,236 beschreibt ein Verfahren zur Herstellung einer Aussparung in einer mehrschichtigen Halbleiterstruktur. Das Verfahren umfasst die Schritte, einen Platzhalter aus einem ersten Material auf der Struktur herzustellen, der selektiv auf die Struktur unter dem Platzhalter und auf das an den Platzhalter angrenzende Material aufgeätzt wird, eine Schicht eines zweiten Materials über die gesamte Oberfläche der Struktur, die den Platzhalter aufweist, herzustellen, wobei das zweite Material selektiv an das erste Material ätzbar ist, und die Aussparung auszubilden, indem die Schicht des zweiten Materials über dem Platzhalter zumindest teilweise entfernt wird, und den Platzhalter durch selektives Ätzen zu entfernen.
  • Aus der obigen Diskussion lässt sich die Notwendigkeit entnehmen, eine zweifach damaszierte Struktur ohne die Bildung von Grenzschichten an den Durchtrittsaussparungen zu liefern.
  • Zusammenfassung der Erfindung
  • Das erfindungsgemäße Verfahren zur Herstellung einer zweifach damaszierten Struktur nach Anspruch 1 umfasst folgende Schritte:
    • a) Ausbilden einer Schicht aus Opfermaterial auf einem Halbleitersubstrat mit zumindest einem darauf ausgebildeten leitenden Bereich, wobei die Schicht des Opfermaterials aus einem Material hergestellt wird, das aus der Gruppe ausgewählt wird, die aus fließfähigem Oxid, CVD-Oxid, BSG besteht;
    • b) Profilieren der Schicht aus Opfermaterial, um wenigstens einen über den leitenden Bereich vorstehenden Absatz zu schaffen;
    • c) Ausbilden einer einzelnen intermetallischen dielektrischen Schicht auf dem Halbleitersubstrat um den wenigstens einen Absatz herum;
    • d) Ausbilden einer Leitungslinienaussparung in der intermetallischen dielektrischen Schicht und Beenden des Ausbildeschritts, nachdem eine Spitze des wenigstens einen Absatzes innerhalb der Öffnung belichtet wurde;
    • e) Entfernen des wenigstens einen Absatzes von der intermetallischen dielektrischen Schicht, indem der wenigstens eine Absatz mit BHF geätzt wird, um einen Durchgang für die zweifach damaszierte Struktur zu liefern;
    • f) Einfügen eines leitenden Materials in den Durchgang.
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung sind Gegenstand der Unteransprüche.
  • Kurze Beschreibung der Zeichnungen
  • Eine bevorzugte Ausführungsform eines Verfahrens zur Herstellung einer zweifach damaszierten Struktur ist unten unter Bezugnahme auf die Zeichnungen beschrieben.
  • 1 ist eine Querschnittsansicht der Opfermaterialschicht, die auf dem Halbleitersubstrat ausgebildet ist;
  • 2 ist eine Querschnittsansicht der Opfermaterialschicht, die zu Absätzen auf dem Halbleitersubstrat profiliert ist;
  • 3 ist eine Querschnittsansicht der intermetallischen dielektrischen Schicht, die auf der Oberfläche des Halbleitersubstrats und über die obere Oberfläche der Absätze hinweg ausgebildet ist;
  • 4 ist eine Querschnittsansicht der geätzten Leitungslinienaussparungen;
  • 5 ist eine Querschnittsansicht der Leitungslinienaussparungen mit entfernten Absätzen; und
  • 6 ist eine Querschnittsansicht der Leitungslinienaussparungen und Durchtrittsöffnungen, die mit einer leitenden Metallschicht gefüllt sind.
  • Beschreibung der bevorzugten Ausführungsformen
  • Die Erfindung betrifft die Herstellung von integrierten Schaltungen (integrated circuits, ICs). Solche ICs beinhalten Speicherschaltungen, wie zum Beispiel Random Access Memories (RAMs), dynamische RAMs (DRAMs), synchrone DRAMs (SDRAMs), statische RAMs (SRAMs) und Read Only Memories (ROMs). Andere ICs beinhalten logische Vorrichtungen wie programmierbare Logik-Arrays (PLAs), anwendungsspezifische ICs (ASICs), oder beliebige Schaltungsvorrichtungen. Die Erfindung liefert eine zweifach damaszierte Struktur, die im wesentlichen frei von schwach definierten Kanten an der Schnittstelle zwischen Leitungslinienaussparungen und Durchtrittsöffnungen ist. Typischerweise wird eine Vielzahl von ICs auf einem Halbleitersubstrat, beispielsweise einem Siliziumwafer, parallel hergestellt. Nach der Herstellung wird der Wafer zerschnitten, um die ICs in eine Vielzahl individueller Chips zu trennen. Die Chips werden dann zu Endprodukten verpackt, zur Verwendung zum Beispiel in Konsumgütern wie Computersystemen, Mobiltelefonen, PDAs und anderen Produkten.
  • Die Erfindung beinhaltet die Verwendung eines Opfermaterials in Verbindung mit einem dielektrischen Material, in das die zweifach damaszierte Struktur geformt wird. Die Schicht, in die die zweifach damaszierte Struktur geformt wird, wird hier als intermetallische dielektrische Schicht (intermetal dielectric, IMD) bezeichnet. Die schwach definierten Kanten werden vermieden, indem ein Opfermaterial gewählt wird, das eine höhere Nass- oder Trockenätzrate im Vergleich zum IMD aufweist.
  • Bezugnehmend auf 1 ist ein Abschnitt eines Halbleitersubstrats 20 dargestellt. Das Substrat umfasst zum Beispiel einen Siliziumwafer. Andere Substrate, wie zum Beispiel Gallium-Arsenid, Silizium auf einem Isolator (silicon on insulator, SOI), Germanium oder andere Halbleitermaterialien sind ebenfalls geeignet. Das Substrat 20 weist ICs (nicht gezeigt) auf, die auf ihm ausgebildet sind. Die ICs können sich in jedem Herstellungsstadium befinden. Auf dem Substrat beinhaltet sind unterlagernde leitende Bereiche 22, wie zum Beispiel Metallisationsschichten. Alternativ sind die leitenden Bereiche stark dotierte Polysilizium-Schichten oder ein beliebiger Ab schnitt einer aktiven Vorrichtung, wie zum Beispiel ein Source- oder Drain-Bereich eines Transistors. In einer Ausführungsform stellen die leitenden Bereiche Bitlines eines DRAM-Chips dar. Die leitenden Bereiche sind zum Beispiel durch ein dielektrisches Material isoliert. Typischerweise wird die obere Oberfläche 30 plan gemacht, um eine ebene Oberfläche zu liefern. Die ICs können weitere Vorrichtungen, Schaltkreise und andere Verbindungsniveaus beinhalten.
  • Wie gezeigt wird eine Opfermaterialschicht 15 auf einem Halbleitersubstrat 20 über die Oberfläche 30 hinweg ausgebildet. Ein geeignetes Material für die Opfermaterialschicht 15 wird aus der Gruppe ausgewählt, die aus fließfähigem Oxid, CVD-Oxid, BSG besteht. Es ist hochgradig vorteilhaft, dass die Opfermaterialien, die im hier beschriebenen Verfahren verwendet werden, eine wesentlich höhere BHF-Ätzrate aufweisen als die IMD-Schicht, die nachfolgend auf dem Halbleitersubstrat 20, wie weiter unten beschrieben, ausgebildet wird.
  • Um eine geeignete Gleichförmigkeit der Dicke zu erreichen, wird die Opfermaterialschicht 15 normalerweise im wesentlichen eben gemacht. Wenn notwendig, kann ein separater Glättungsschritt, wie zum Beispiel CMP, verwendet werden. Die Dicke der Opfermaterialschicht 15, die auf dem Halbleitersubstrat 20 ausgebildet ist, wird zumindest gleich oder größer als die erwartete Höhe der Durchtrittsöffnungen sein, die gemäß dem hier beschriebenen Verfahren ausgebildet werden. Die Dicke der Opfermaterialschicht 15 kann von etwa 1,000 Å (1 Å = 0.1 nm) bis etwa 10,000 Å, vorzugsweise von etwa 1,000 Å bis etwa 8,000 Å, und mehr bevorzugt von etwa 3,000 Å bis etwa 6,000 Å. Natürlich kann die Dicke abhängig von Design-Parametern variieren.
  • Bezugnehmend auf 2 wird die Opferschicht profiliert, um mindestens einen vorstehenden Absatz 12 an Stellen zu bilden, an denen ein Durchtrittsloch bzw. eine Durchtrittsöffnung gebildet werden soll. In dem beispielhaften Abschnitt des Sub strats sind drei Absätze ausgebildet. Ein Fachmann wird jedoch verstehen, dass bei der Herstellung von ICs eine Vielzahl von Absätzen ausgebildet werden kann, um die darunterliegenden leitenden Bereiche zu kontaktieren. Die Profilierung der Opferschicht umfasst zum Beispiel das Aufbringen von ARC und Photoresist-Schichten und das selektive Belichten des Photoresists mit einer Belichtungsquelle in den Bereichen außer dort, wo die Absätze geformt werden sollen. Die Photoresist-Schicht wird entwickelt und die belichteten Abschnitte entfernt. Das Substrat wird dann anisotropisch geätzt, zum Beispiel mittels reaktivem Ionen-Ätzen (reactive ion etching, RIE). Nicht durch das Photoresist geschützte Abschnitte der Opferschicht werden entfernt, wobei die Absätze entsprechend den Durchtrittsstellen, die die leitenden Bereiche 22 kontaktieren, übrig bleiben. Obwohl ein positives Resist beschrieben wird, kann auch die Verwendung eines negativen Resists hilfreich sein.
  • Typischerweise wird der Abstand der leitenden Schichten und der Absätze normalerweise entsprechend der Stromleitungs-Anforderungen für einen gegebenen Leiter (das leitende Material, das jeden Absatz 12 wie weiter unten beschrieben ersetzen wird) variieren, so dass Verlässlichkeitsprobleme, z.B. Elektromigration, vermieden werden können. Dort, wo geringe Ströme erwartet werden, wird die Größe und der Abstand des Leiters jedoch auf eine minimale Breite begrenzt sein, die für eine gegebene Halbleitervorrichtung und/oder einen gegebenen Halbleiterherstellungsprozess spezifisch ist. Die Breite zwischen jedem Absatz 12 wird normalerweise von etwa 0.15 Mikrometer (μm) bis etwa 1.0 μm reichen, vorzugsweise von etwa 0.15 μm bis etwa 0.35 μm, und mehr bevorzugt von etwa 0.15 μm bis etwa 0.25 μm.
  • Entsprechend dem Muster von zumindest einem Absatz 12 wird die IMD-Schicht 5 auf der Oberfläche des Halbleitersubstrats 20 und über die obere Oberfläche der Absätze 12 (siehe 3) ausgebildet. Das im hier beschriebenen Verfahren verwende te IMD-Material kann jedes geeignete dielektrische Material umfassen, das einem Fachmann bekannt ist. In einer Ausführungsform beinhaltet das IMD-Material A418 SOG, HSG-R7 SOG, organisch dotiertes CVD-Oxid, umgewandeltes CVD-Oxid, Silizium enthaltendes undotiertes Silikatglas, organisches Material wie zum Beispiel BCB oder dergleichen.
  • Die IMD-Schicht 5 kann auf gewöhnliche Weise auf die Oberfläche des Halbleitersubstrats 20 und über die obere Oberfläche der Absätze 12 hinweg als eine im wesentlichen ebene Schicht ausgebildet werden. Eine im wesentlichen ebene Schicht kann entweder direkt durch den Ausbildungsprozess erreicht werden, z.B. im Fall eines Spin-On-Films, oder durch Anwendung von Glättungstechniken wie zum Beispiel chemisch-mechanisches Polieren (CMP) nach der Ausbildung der IMD-Schicht. Die Dicke des IMD ist ausreichend, um die Absätze und die darüberliegenden Leitungslinien aufzunehmen. Der IMD hat zum Beispiel eine Dicke, die um h größer ist als die Höhe des Absatzes, wobei h gleich der Höhe der Leitungslinien ist. Natürlich hängt h von Design-Parametern ab.
  • Typischerweise wird die Dicke der intermetallischen dielektrischen Schicht 5 von etwa 2,000 Å bis etwa 20,000 Å reichen, vorzugsweise von etwa 3,000 Å bis etwa 12,000 Å, und mehr bevorzugt von etwa 4,000 Å bis etwa 9,000 Å. Techniken zum Ausbilden der intermetallischen dielektrischen Schicht 5 liegen im Aufgabenbereich eines Fachmanns.
  • Bezugnehmend auf 4 wird die IMD-Schicht profiliert, um die Leitungslinienaussparungen 9 zu erzeugen. Die Profilierung der Leitungslinienaussparungen wird durch Verwendung von konventionellen lithographischen und Ätz-Techniken erreicht. Solche Techniken umfassen zum Beispiel das Aufbringen von ARC und Photoresist-Schichten und das darauffolgende selektive Belichten der Photoresist-Schicht mittels Strahlung wie zum Beispiel tiefer Ultraviolettstrahlung (deep ultra-violet, DUV) oder extremer Ultraviolettstrahlung (extreme ultra- violet, EUV), aus einer Belichtungsquelle. Strahlung anderer Wellenlängen ist auch geeignet. Die belichteten Bereiche der Photoresist-Schicht werden dann während der Entwicklung entfernt, um die IMD-Oberfläche entsprechend der Leitungsaussparungen 9 zu belichten. RIE wird durchgeführt, um die Aussparungen 9 zu erzeugen. Das RIE wird nach einer gewissen Zeit beendet, die so gewählt ist, dass ausreichend tief geätzt wird, um die Spitze des Absatzes zu erreichen.
  • Als nächstes wird jeder Absatz 12 selektiv aus dem Inneren der Leitungslinienaussparungen 9 mittels eines BHF-Nassätzverfahrens entfernt, um Durchtrittsöffnungen 11 wie in 5 gezeigt zu erzeugen. In Übereinstimmung mit der Erfindung wird der Absatz selektiv in die IMD-Schicht geätzt. Die Ätztrennschärfe zwischen dem Absatz und dem IMD ist ausreichend, um das Entfernen des Absatzes zu ermöglichen, ohne die IMD-Schicht merklich zu entfernen. In einer Ausführungsform ist die Ätztrennschärfe zwischen dem Absatz und der IMD etwa ≥ 8:1, mehr bevorzugt etwa ≥ 12:1, noch mehr bevorzugt etwa ≥ 20:1. Die Parameter zum Erzeugen der Durchtrittsöffnungen 11 (z.B. Zeit, Temperatur etc.) liegen im Aufgabengebiet des Fachmannes. Tabelle I listet eine beispielhafte Kombination von Materialien und der Art der Ätzflüssigkeit auf, die verwendet werden können, um den Absatz zu entfernen.
  • Tabelle I
    Figure 00110001
  • Auf die Ausbildung der Durchtrittsöffnungen 11 folgend wird ein leitendes Material 25 in die Öffnungen eingebracht und füllt die Öffnung 11 und Leitungslinienaussparungen 9 wie in 6 gezeigt. Das leitende Material 25 kann durch jedes beliebige oder konventionelle Verfahren, zum Beispiel durch selektives chemisches Aufdampfen (chemical vapor depositions, CVDs) gebildet werden. Jedes beliebige konventionelle leitende Material kann hierbei verwendet werden. Geeignete Materialien zum Ausbilden des leitenden Materials 25 sind Ti, TiN, TiW, W, Al Cu, Pd und dergleichen, sind aber nicht hierauf beschränkt. Bevorzugte Materialien sind W und Al.

Claims (5)

  1. Verfahren zur Herstellung einer zweifach damaszierten Struktur mit folgenden Schritten: a) Ausbilden einer Schicht aus Opfermaterial (15) auf einem Halbleitersubstrat (20) mit zumindest einem darin ausgebildeten leitenden Bereich (22), wobei die Schicht aus Opfermaterial aus einem Material hergestellt ist, das aus der Gruppe ausgewählt ist, die aus einem fließfähigen Oxid, CVD-Oxid, BSG besteht; b) Profilieren der Schicht aus Opfermaterial, um wenigstens einen über den leitenden Bereich hervorstehenden Absatz (12) zu schaffen; c) Ausbilden einer einzelnen intermetallischen dielektrischen Schicht (5) auf dem Halbleitersubstrat, um den wenigstens einen Absatz zu überdecken; d) Ausbilden einer Leitungslinienaussparung (9) in der intermetallischen dielektrischen Schicht und Beenden des Ausbildens, nachdem eine Spitze des wenigstens einen Absatzes innerhalb der Öffnung belichtet wurde; e) Entfernen des zumindest einen Absatzes von der intermetallischen dielektrischen Schicht durch Ätzen des wenigstens einen Absatzes mit BHF, um einen Durchgang (11) für die zweifach damaszierte Struktur zu liefern; f) Einbringen eines leitenden Materials (25) in den Durchgang.
  2. Verfahren nach Anspruch 1, wobei die Schicht aus Opfermaterial eine höhere Ätzrate aufweist als die intermetallische dielektrische Schicht.
  3. Verfahren nach Anspruch 1, wobei die intermetallische dielektrische Schicht aus einem Material hergestellt ist, das aus der Gruppe ausgewählt ist, die aus organisch dotiertem CVD-Oxid, CVD-Oxid und Silizium enthaltendem organischen Material besteht.
  4. Verfahren nach Anspruch 1, des weiteren mit dem Schritt, die intermetallische dielektrische Schicht zu glätten, bevor die Leitungslinienaussparung ausgebildet wird.
  5. Verfahren nach Anspruch 1, wobei das leitende Material aus der Gruppe ausgewählt ist, die aus W und Al besteht.
DE69826934T 1997-06-30 1998-06-05 Verfahren zur Herstellung einer Doppel-Damaszener Struktur Expired - Lifetime DE69826934T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/884,729 US6033977A (en) 1997-06-30 1997-06-30 Dual damascene structure
US884729 2001-06-19

Publications (2)

Publication Number Publication Date
DE69826934D1 DE69826934D1 (de) 2004-11-18
DE69826934T2 true DE69826934T2 (de) 2005-10-13

Family

ID=25385261

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69826934T Expired - Lifetime DE69826934T2 (de) 1997-06-30 1998-06-05 Verfahren zur Herstellung einer Doppel-Damaszener Struktur

Country Status (7)

Country Link
US (1) US6033977A (de)
EP (1) EP0890984B1 (de)
JP (1) JP4690509B2 (de)
KR (1) KR100535798B1 (de)
CN (1) CN1152413C (de)
DE (1) DE69826934T2 (de)
TW (1) TW399314B (de)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004870A (en) * 1997-08-26 1999-12-21 Texas Instruments Incorporated Method for forming a self-aligned contact
TW377502B (en) * 1998-05-26 1999-12-21 United Microelectronics Corp Method of dual damascene
US6096655A (en) * 1998-09-02 2000-08-01 International Business Machines, Corporation Method for forming vias and trenches in an insulation layer for a dual-damascene multilevel interconnection structure
US6649515B2 (en) * 1998-09-30 2003-11-18 Intel Corporation Photoimageable material patterning techniques useful in fabricating conductive lines in circuit structures
US6228758B1 (en) * 1998-10-14 2001-05-08 Advanced Micro Devices, Inc. Method of making dual damascene conductive interconnections and integrated circuit device comprising same
US6093632A (en) * 1998-12-07 2000-07-25 Industrial Technology Research Institute Modified dual damascene process
TW406369B (en) * 1998-12-18 2000-09-21 United Microelectronics Corp Method for manufacturing damascene
JP3214475B2 (ja) * 1998-12-21 2001-10-02 日本電気株式会社 デュアルダマシン配線の形成方法
EP1030361A1 (de) * 1999-02-15 2000-08-23 Nec Corporation Herstellungsverfahren von einer Halbleitervorrichtung durch Dual-Damaszenen-Verfahren
US6204143B1 (en) * 1999-04-15 2001-03-20 Micron Technology Inc. Method of forming high aspect ratio structures for semiconductor devices
US6534870B1 (en) * 1999-06-15 2003-03-18 Kabushiki Kaisha Toshiba Apparatus and method for manufacturing a semiconductor device
US6329118B1 (en) * 1999-06-21 2001-12-11 Intel Corporation Method for patterning dual damascene interconnects using a sacrificial light absorbing material
JP5079959B2 (ja) * 1999-08-26 2012-11-21 ブルーワー サイエンス アイ エヌ シー． デュアル・ダマシンプロセス用の改良された充填物質
US6873087B1 (en) * 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
US6380003B1 (en) * 1999-12-22 2002-04-30 International Business Machines Corporation Damascene anti-fuse with slot via
US6319821B1 (en) * 2000-04-24 2001-11-20 Taiwan Semiconductor Manufacturing Company Dual damascene approach for small geometry dimension
EP2264524A3 (de) * 2000-07-16 2011-11-30 The Board of Regents of The University of Texas System Hoch auflösende Ausrichtungsverfahren und entsprechende Systeme für die Präge-Lithographie
AU2001277907A1 (en) * 2000-07-17 2002-01-30 Board Of Regents, The University Of Texas System Method and system of automatic fluid dispensing for imprint lithography processes
EP1309897A2 (de) * 2000-08-01 2003-05-14 Board Of Regents, The University Of Texas System Methode zur einstellung des abstands und der ausrichtung zwischen einem transparenten original und einem substrat in der imprint-lithographie
US20060005657A1 (en) * 2004-06-01 2006-01-12 Molecular Imprints, Inc. Method and system to control movement of a body for nano-scale manufacturing
US20050274219A1 (en) * 2004-06-01 2005-12-15 Molecular Imprints, Inc. Method and system to control movement of a body for nano-scale manufacturing
EP1352295B1 (de) * 2000-10-12 2015-12-23 Board of Regents, The University of Texas System Schablone für die mikro- und nanodrucklithographie für zimmertemperatur und niedrigen druck
US6440842B1 (en) * 2001-02-02 2002-08-27 Macronix International Co. Ltd. Method of forming a dual damascene structure by patterning a sacrificial layer to define the plug portions of the structure
US6355563B1 (en) * 2001-03-05 2002-03-12 Chartered Semiconductor Manufacturing Ltd. Versatile copper-wiring layout design with low-k dielectric integration
US20020164544A1 (en) * 2001-05-02 2002-11-07 Advanced Micro Devices, Inc. Dual damascene using removable via studs
US6964793B2 (en) * 2002-05-16 2005-11-15 Board Of Regents, The University Of Texas System Method for fabricating nanoscale patterns in light curable compositions using an electric field
US6506692B2 (en) 2001-05-30 2003-01-14 Intel Corporation Method of making a semiconductor device using a silicon carbide hard mask
US6821896B1 (en) 2001-05-31 2004-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method to eliminate via poison effect
US6448185B1 (en) 2001-06-01 2002-09-10 Intel Corporation Method for making a semiconductor device that has a dual damascene interconnect
US6680262B2 (en) 2001-10-25 2004-01-20 Intel Corporation Method of making a semiconductor device by converting a hydrophobic surface of a dielectric layer to a hydrophilic surface
US6488509B1 (en) 2002-01-23 2002-12-03 Taiwan Semiconductor Manufacturing Company Plug filling for dual-damascene process
US7060633B2 (en) * 2002-03-29 2006-06-13 Texas Instruments Incorporated Planarization for integrated circuits
US20030186536A1 (en) * 2002-03-29 2003-10-02 Brenner Michael F. Via formation in integrated circuits by use of sacrificial structures
US7037639B2 (en) * 2002-05-01 2006-05-02 Molecular Imprints, Inc. Methods of manufacturing a lithography template
US7253112B2 (en) 2002-06-04 2007-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene process
US20030235787A1 (en) * 2002-06-24 2003-12-25 Watts Michael P.C. Low viscosity high resolution patterning material
US6642139B1 (en) * 2002-06-28 2003-11-04 Macronix International Co., Ltd. Method for forming interconnection structure in an integration circuit
US6926929B2 (en) 2002-07-09 2005-08-09 Molecular Imprints, Inc. System and method for dispensing liquids
US6900881B2 (en) 2002-07-11 2005-05-31 Molecular Imprints, Inc. Step and repeat imprint lithography systems
US7019819B2 (en) 2002-11-13 2006-03-28 Molecular Imprints, Inc. Chucking system for modulating shapes of substrates
US6908861B2 (en) * 2002-07-11 2005-06-21 Molecular Imprints, Inc. Method for imprint lithography using an electric field
US7077992B2 (en) * 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US7027156B2 (en) 2002-08-01 2006-04-11 Molecular Imprints, Inc. Scatterometry alignment for imprint lithography
US7070405B2 (en) * 2002-08-01 2006-07-04 Molecular Imprints, Inc. Alignment systems for imprint lithography
KR100462884B1 (ko) * 2002-08-21 2004-12-17 삼성전자주식회사 희생충진물질을 이용한 반도체 장치의 듀얼다마신배선형성방법
US7071088B2 (en) * 2002-08-23 2006-07-04 Molecular Imprints, Inc. Method for fabricating bulbous-shaped vias
US6900133B2 (en) * 2002-09-18 2005-05-31 Applied Materials, Inc Method of etching variable depth features in a crystalline substrate
US6794262B2 (en) * 2002-09-23 2004-09-21 Infineon Technologies Ag MIM capacitor structures and fabrication methods in dual-damascene structures
US8349241B2 (en) * 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
WO2004040621A2 (en) * 2002-10-28 2004-05-13 Acute, Inc. Method and apparatus for planarizing a semiconductor wafer
US6872666B2 (en) * 2002-11-06 2005-03-29 Intel Corporation Method for making a dual damascene interconnect using a dual hard mask
US6929762B2 (en) * 2002-11-13 2005-08-16 Molecular Imprints, Inc. Method of reducing pattern distortions during imprint lithography processes
US6980282B2 (en) * 2002-12-11 2005-12-27 Molecular Imprints, Inc. Method for modulating shapes of substrates
US6871558B2 (en) * 2002-12-12 2005-03-29 Molecular Imprints, Inc. Method for determining characteristics of substrate employing fluid geometries
AU2003285655A1 (en) * 2002-12-20 2004-07-14 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and semiconductor device obtained by means of such a method
US20040168613A1 (en) * 2003-02-27 2004-09-02 Molecular Imprints, Inc. Composition and method to form a release layer
US7452574B2 (en) * 2003-02-27 2008-11-18 Molecular Imprints, Inc. Method to reduce adhesion between a polymerizable layer and a substrate employing a fluorine-containing layer
US7179396B2 (en) * 2003-03-25 2007-02-20 Molecular Imprints, Inc. Positive tone bi-layer imprint lithography method
US7323417B2 (en) * 2004-09-21 2008-01-29 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7186656B2 (en) * 2004-05-21 2007-03-06 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7122079B2 (en) * 2004-02-27 2006-10-17 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
GB2400245B (en) * 2003-04-01 2005-09-28 Power Gems Ltd Ignition system for a high-frequency high-intensity discharge lamp system
US7396475B2 (en) * 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography
US7157036B2 (en) * 2003-06-17 2007-01-02 Molecular Imprints, Inc Method to reduce adhesion between a conformable region and a pattern of a mold
US20050160934A1 (en) * 2004-01-23 2005-07-28 Molecular Imprints, Inc. Materials and methods for imprint lithography
US7136150B2 (en) * 2003-09-25 2006-11-14 Molecular Imprints, Inc. Imprint lithography template having opaque alignment marks
US7090716B2 (en) * 2003-10-02 2006-08-15 Molecular Imprints, Inc. Single phase fluid imprint lithography method
US8211214B2 (en) * 2003-10-02 2012-07-03 Molecular Imprints, Inc. Single phase fluid imprint lithography method
US8076386B2 (en) * 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
US7906180B2 (en) 2004-02-27 2011-03-15 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
US7361455B2 (en) * 2004-03-31 2008-04-22 Intel Corporation Anti-reflective coatings
US20050275311A1 (en) * 2004-06-01 2005-12-15 Molecular Imprints, Inc. Compliant device for nano-scale manufacturing
US20050276919A1 (en) * 2004-06-01 2005-12-15 Molecular Imprints, Inc. Method for dispensing a fluid on a substrate
US6977210B1 (en) * 2004-06-08 2005-12-20 Nanya Technology Corporation Method for forming bit line contact hole/contact structure
KR100643568B1 (ko) 2004-06-30 2006-11-10 주식회사 하이닉스반도체 반도체소자의 깊은 콘택홀 형성 방법
US7041604B2 (en) * 2004-09-21 2006-05-09 Molecular Imprints, Inc. Method of patterning surfaces while providing greater control of recess anisotropy
US7241395B2 (en) * 2004-09-21 2007-07-10 Molecular Imprints, Inc. Reverse tone patterning on surfaces having planarity perturbations
US7252777B2 (en) * 2004-09-21 2007-08-07 Molecular Imprints, Inc. Method of forming an in-situ recessed structure
US7205244B2 (en) * 2004-09-21 2007-04-17 Molecular Imprints Patterning substrates employing multi-film layers defining etch-differential interfaces
US7547504B2 (en) * 2004-09-21 2009-06-16 Molecular Imprints, Inc. Pattern reversal employing thick residual layers
US7357876B2 (en) * 2004-12-01 2008-04-15 Molecular Imprints, Inc. Eliminating printability of sub-resolution defects in imprint lithography
US20060145398A1 (en) * 2004-12-30 2006-07-06 Board Of Regents, The University Of Texas System Release layer comprising diamond-like carbon (DLC) or doped DLC with tunable composition for imprint lithography templates and contact masks
US20060286792A1 (en) * 2005-06-20 2006-12-21 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene process
US7256131B2 (en) * 2005-07-19 2007-08-14 Molecular Imprints, Inc. Method of controlling the critical dimension of structures formed on a substrate
US7452804B2 (en) * 2005-08-16 2008-11-18 Infineon Technologies Ag Single damascene with disposable stencil and method therefore
US20070077763A1 (en) * 2005-09-30 2007-04-05 Molecular Imprints, Inc. Deposition technique to planarize a multi-layer structure
US7892962B2 (en) * 2007-09-05 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Nail-shaped pillar for wafer-level chip-scale packaging
FR2974194B1 (fr) 2011-04-12 2013-11-15 Commissariat Energie Atomique Procede de lithographie
US9761450B1 (en) * 2016-09-26 2017-09-12 International Business Machines Corporation Forming a fin cut in a hardmask
JP6982976B2 (ja) 2017-04-19 2021-12-17 キヤノン株式会社 半導体デバイスの製造方法および半導体デバイス
CN113571466B (zh) * 2020-04-29 2024-01-26 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
WO2023023060A1 (en) * 2021-08-16 2023-02-23 Microchip Technology Incorporated Method of forming an integrated circuit via

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523372A (en) * 1984-05-07 1985-06-18 Motorola, Inc. Process for fabricating semiconductor device
JPS60250650A (ja) * 1984-05-25 1985-12-11 Nec Corp 層間膜のスル−ホ−ル形成方法
EP0453644B1 (de) * 1990-04-27 1995-05-10 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern
US5158910A (en) * 1990-08-13 1992-10-27 Motorola Inc. Process for forming a contact structure
US4997790A (en) * 1990-08-13 1991-03-05 Motorola, Inc. Process for forming a self-aligned contact structure
US5434451A (en) * 1993-01-19 1995-07-18 International Business Machines Corporation Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines
EP0609496B1 (de) * 1993-01-19 1998-04-15 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Kontakte und diese verbindende Leiterbahnen umfassenden Metallisierungsebene
JPH07122637A (ja) * 1993-10-25 1995-05-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH088209A (ja) * 1994-01-10 1996-01-12 Cypress Semiconductor Corp 半導体装置の製造のための除去されるポストの処理方法
US6297110B1 (en) * 1994-07-29 2001-10-02 Stmicroelectronics, Inc. Method of forming a contact in an integrated circuit
US5529953A (en) * 1994-10-14 1996-06-25 Toshiba America Electronic Components, Inc. Method of forming studs and interconnects in a multi-layered semiconductor device
US5602423A (en) * 1994-11-01 1997-02-11 Texas Instruments Incorporated Damascene conductors with embedded pillars
JPH08288385A (ja) * 1995-04-13 1996-11-01 Toshiba Corp 半導体装置の製造方法
US5705430A (en) * 1995-06-07 1998-01-06 Advanced Micro Devices, Inc. Dual damascene with a sacrificial via fill
US5614765A (en) * 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
KR0179292B1 (ko) * 1996-04-12 1999-04-15 문정환 반도체소자의 다층배선 형성방법

Also Published As

Publication number Publication date
DE69826934D1 (de) 2004-11-18
KR19990007227A (ko) 1999-01-25
EP0890984A1 (de) 1999-01-13
KR100535798B1 (ko) 2006-02-28
JP4690509B2 (ja) 2011-06-01
JPH1174356A (ja) 1999-03-16
EP0890984B1 (de) 2004-10-13
CN1152413C (zh) 2004-06-02
US6033977A (en) 2000-03-07
CN1208947A (zh) 1999-02-24
TW399314B (en) 2000-07-21

Similar Documents

Publication Publication Date Title
DE69826934T2 (de) Verfahren zur Herstellung einer Doppel-Damaszener Struktur
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE10194958B4 (de) Verfahren zur Herstellung einer Sperr-/ Haftschicht und einer Kristallkeimschicht in einer integrierten Schaltkreisanordnung und zugehörige integrierte Schaltkreisanordnung
DE102008016424B4 (de) Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε
DE10021385B4 (de) Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
DE69837313T2 (de) Verfahren zur Herstellung von koplanaren Metal/isolierenden mehrlagigen Schichten unter Verwendung eines damaszenen Prozesses mit fliesfähiger Opferoxyd
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE102004042169B4 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
DE102004021636B4 (de) Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102019200054B4 (de) Verfahren zum Strukturieren von Metallisierungsleitungen mit variabler Breite
DE69838202T2 (de) Endpunktfühlung und Apparat
DE102004003315A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102019203596B4 (de) Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden
DE10054109C2 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE60132152T2 (de) Herstellungsverfahren von einem randlosen Kontakt auf Bitleitungskontaktstutzen mit einer Ätzstopschicht
DE69932472T2 (de) Halbleiter-Schmelzsicherung
DE102015119536A1 (de) Kondensatoren mit dielektrischen Barriereschichten und Verfahren zu deren Ausbildung
DE102019113646B4 (de) Verfahren zum Bilden einer integrierten Schaltungsstruktur
DE10347428B4 (de) Herstellungsverfahren für ein DRAM hoher Dichte mit reduziertem Peripherievorrichtungsbereich
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE102004025925B4 (de) Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur in einem Halbleiterbauelement unter Verwendung einer Opfermaskenschicht
DE10162905B4 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE