DE4447148C2 - Verfahren zur Bildung eines Elementisolationsfilms einer Halbleitervorrichtung - Google Patents

Verfahren zur Bildung eines Elementisolationsfilms einer Halbleitervorrichtung

Info

Publication number
DE4447148C2
DE4447148C2 DE4447148A DE4447148A DE4447148C2 DE 4447148 C2 DE4447148 C2 DE 4447148C2 DE 4447148 A DE4447148 A DE 4447148A DE 4447148 A DE4447148 A DE 4447148A DE 4447148 C2 DE4447148 C2 DE 4447148C2
Authority
DE
Germany
Prior art keywords
film
forming
oxidation
mask material
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4447148A
Other languages
English (en)
Other versions
DE4447148A1 (de
Inventor
Se Aug Jang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE4447148A1 publication Critical patent/DE4447148A1/de
Application granted granted Critical
Publication of DE4447148C2 publication Critical patent/DE4447148C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Bildung eines Elementisolationsfilms (Feldoxid) einer Halbleitervorrichtung und insbesondere ein Verfahren, das eine örtliche Siliziumoxidation (LOCOS) verwendet.
Im Allgemeinen fordern Halbleitervorrichtungen die Ausbildung eines Feldoxidfilms für die Isolierung benachbarter Zellen. Um den Feldoxidfilm herzustellen, wird das LOCOS- Verfahren verwendet, welches folgende Schritte aufweist: Bilden einer Maske vorbe­ stimmten Musters zur Verhinderung einer Oxidation auf einem Halbleitersubstrat und örtliches Oxidieren jener Abschnitte des Substrats, die nicht von dem Maskenmaterial bedeckt sind. Ein ebenfalls bekanntes, modifiziertes LOCOS-Verfahren verwendet einen Nitrid-Abstandshalter zur Verhinderung des sog. bird's beak-Phänomens, das zu einem verminderten aktiven Bereich führt.
Allerdings vermindert die Breite des Nitrid-Abstandshalters die Größe des Element- Isolationsbereichs. Dadurch entspricht das Volumen eines Feldoxidfilms, der unter der oberen Oberfläche eines Halbleitersubstrats ausgebildet ist, nur etwa 40% des Ge­ samtvolumens. Dies führt zu einem Feldoxid-Verdünnungsphänomen, wodurch der Feldoxidfilm in der Dicke vermindert ist. Folglich sind die Isolationseigenschaften des elektrischen Elements verschlechtert.
JP 60-21541(A) zeigt ein Verfahren zur Herstellung einer Halbleitervorrichtung, bei dem ein Oxidfilmtrennbereich ohne bird's beak gebildet werden soll. Zuerst werden ein Silizium­ nitridfilm, ein Oxidfilm, ein Nitridfilm und ein Oxidfilm hintereinander auf einem Silizium­ substrat aufgewachsen. Diese vier Schichten bilden eine Maske zur Verhinderung einer Oxidation. Dann wird ein Oxidfilm auf einem vorbestimmten Oberflächenbereich des Halbleitersubstrats unter Verwendung der erwähnten Schichten als Maske gebildet. An­ schließend wird das Oxid entfernt und ein Hinterschnitt ist unterhalb einer Seitenwand der Maskierungsschichten gebildet. Als nächstes wird ein Nitridfilm auf dem Hinter­ schnittbereich mit einer Oxidschicht darunter gebildet, wobei der Nitridfilm eine seitliche Oxidation verhindern soll. Nach Entfernen des Nitridfilms in allen Bereichen außer unter dem anderen Nitridfilm, wird ein Feldoxidfilm durch Oxidation gebildet.
JP 61-294840(A) offenbart ein Verfahren zur Herstellung einer Halbleitervorrichtung mit Unterdrückung einer Verlängerung eines bird's beak. Dabei wird ein polykristalliner Sili­ ziumfilm auf einer Seitenfläche eines Siliziumnitridfilms gebildet. Diejenigen Teile des kristallinen Siliziumfilms, die nicht auf der Seitenfläche des Siliziumnitridfilms gebildet sind, werden entfernt. Der Polysiliziumfilm dient insbesondere zur Verhinderung einer seitlichen Oxidation.
US 5118641 A offenbart Verfahren zur Verminderung eines Eindringens des Feldoxids in den aktiven Bereich unter einem integrierten Schaltkreis. Eine Siliziumnitridmaske wird zur Begrenzung der Oxidation einer dünnen Gateoxidschicht auf einem Bereich verwendet, in dem ein Feldoxid aufgewachsen werden soll. Anschließend wird Silizium­ dioxid durch Ätzen entfernt, um einen Streifen von Silizium freizulegen. Dann wird eine Siliziumnitridschicht aufgetragen und anschließend anisotrop geätzt, um die gesamte Schicht bis auf ein Abstandselement zu entfernen. Das Abstandselement soll ein Ein­ dringen des Feldoxidfilms in den aktiven Bereich unterhalb der Siliziumnitridmaske ver­ hindern.
GB 1437112 A1 offenbart ein Verfahren zur Herstellung einer Halbleitervorrichtung, bei dem das Wachsen eines bird's beak erheblich vermindert werden soll. Eine Maskie­ rungsschicht mit weiteren Schichten wird zur Bildung eines Hinterschnitts unter der Mar­ kierungsschicht verwendet. Dann werden eine Siliziumnitridschicht und eine Oxidschicht gebildet, und ein Fotolack mit einer dazwischen liegenden Metallschicht aufgetragen. Der Fotolack wird geätzt und nur ein Teil unterhalb der überhängenden Kante der Mar­ kierungsschicht verbleibt. Der Rest des Fotolacks wird zum Ätzen von Siliziumnitrid­ schicht und Oxidschicht verwendet. Anschließend wird eine Oxidschicht ohne bird's beak aufgewachsen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Bildung eines Elementiso­ lationsfilms einer Halbleitervorrichtung anzugeben, das das Feldoxidfilm-Verdün­ nungsphänomen und das Auftreten eines bird's beak im Wesentlichen verhindert, um dadurch einen verbesserten aktiven Bereich und eine gute Elementisolation zu erhalten.
Diese Aufgabe wird durch die im Anspruch 1 angegebenen Merkmale gelöst. Vorteilhafte Ausgestaltungen der Erfin­ dung sind Gegenstand der Unteransprüche.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert.
Fig. 1A bis 1I sind Querschnittsdarstellungen einer Halbleitervorrichtung, die die verschiedenen Schritte bei der Ausbildung eines Feldoxidfilms der Halbleiter­ vorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigen.
Gemäß diesem Verfahren wird zunächst ein Siliziumsub­ strat 11 oxidiert, um einen Anschlußoxidfilm 12 darauf auszubilden, die Fig. 1A zeigt. Anschließend werden ein Nitridfilm 13 und ein durch chemische Verdampfung nie­ dergeschlagener (CVD) Oxidfilm 14 nacheinander auf dem Anschlußoxidfilm 12 aufgebracht (siehe Fig. 1A).
Dann werden vorbestimmte Abschnitte des CVD-Oxidfilms 14 und des Nitridfilms 13 weggeätzt, bis der Anschlußoxid­ film 12 freigelegt wird, wodurch ein Feldbereich defi­ niert wird, siehe Fig. 1B. Über der gesamten freigeleg­ ten Oberfläche der sich ergebenden Struktur wird ein Ni­ tridfilm 15 in einer Dicke von 50 bis 150 nm niedergeschlagen.
Wie in Fig. 1C gezeigt, wird der Nitridfilm 15 einer Abstandshalterätzung unterzogen, um Nitridabstandshalter 15' auszubilden. Während der Abstandshalterätzung wird der CVD-Oxidfilm 14 vollständig abgetragen, so daß der Nitridfilm 13 seine ursprüngliche Dicke behält.
Anschließend wird eine Oxidation ausgeführt, um örtlich einen Oxidfilm 15 mit einer Dicke von 150 bis 300 nm herzustellen, wie in Fig. 1D dargestellt ist.
Der Oxidfilm 16 wird dann unter Einsatz eines Naßätzvor­ gangs teilweise entfernt, wodurch nur ein Teil 16' des Oxidfilms 16 zurückbleibt, wie in Fig. 1E gezeigt. Nun haben sich die beiden Nitridfilmabstandshalter 15' in eine leicht ansteigende Gestalt verändert, so daß sich unter ihnen ein hinterschnittener Bereich ausgebildet hat.
Über die gesamte freiliegende Oberfläche der resultie­ renden Struktur wird ein dünner Nitridfilm 17 mit einer Dicke von 5 bis 15 nm niedergeschlagen, wie in Fig. 1F dargestellt ist. Anstelle des Nitridfilms kann auch ein Oxinitridfilm als dünner Film 17 aufgebracht werden.
Wie in Fig. 1G gezeigt, wird der dünne Nitridfilm 17 dann trocken geätzt, um nur seine Abschnitte 17' zurück­ zulassen, die in den hinterschnittenen Bereichen unter den Nitridfilmabstandshalter 15' liegen.
Sodann wird eine Oxidation ausgeführt, um örtlich einen Feldoxidfilm 18 auszubilden, wie in Fig. 1H gezeigt. Während der Oxidation wird eine seitliche Oxiddiffusion durch den Anschlußoxidfilm 12 durch die dünnen Nitrid­ filmabschnitte 17' verhindert, die in den hinterschnit­ tenen Bereichen unter den Nitridfilmabstandshaltern 15' zurückgeblieben sind. Auf diese Weise wird das bird's beak Phänomen vermieden.
Während der Oxidation werden die dünnen Nitridfilme 17' abgetragen. Dementsprechend ist ein gesonderter Abtrag­ schritt für den dünnen Nitridfilm unnötig.
Schließlich werden der Nitridfilm 17, die Nitridfilmab­ standshalter 15' und der Anschlußoxidfilm 12 entfernt, wie in Fig. 1I gezeigt. In Fig. 1I ist die Gestalt des Feldoxidfilms 18 nach Entfernung der Filme 12, 13 und 15' dargestellt.
Obgleich der dünne Nitridfilm 17 dazu verwendet wird, die hinterschnittenen Bereiche unter den Nitridfilmabstandshaltern 15' auszufüllen, kann ein Polysiliziumfilm einer Dicke von 30 bis 70 nm für den­ selben Zweck verwendet werden.
Wie aus der obigen Beschreibung hervorgeht, bildet das Verfahren nach der vorliegenden Erfindung einen Feld­ oxidfilm für die Elementisolierung einer Halbleiter­ struktur aus, die tief im Substrat eingebettet ist und eine Stufe geringer Höhe aufweist, wodurch eine niedrige Topologie und ein vermindertes bird's peak Phänomen er­ reicht werden. Es ist daher möglich, die Hochintegration und die Eigenschaften einer fertigen Halbleitervorrich­ tung zu verbessern.

Claims (5)

1. Verfahren zur Bildung eines Elementisolationsfilms (18) einer Halbleitervorrichtung mit den folgenden Schritten:
Bilden eines Musters aus einem ersten Maskenmaterialfilm (13, 14) auf einem Halbleitersubstrat (11), wobei ein Feldbereich freigelegt ist;
Bilden eines Abstandshalters (15') aus einem zweiten Maskenmaterialfilm (15) auf einer Seitenwand des ersten Maskenmaterialfilmmusters;
örtliches Bilden eines Oxidfilms (16) auf einem vorbestimmten Oberflächenbereich des Halbleitersubstrats (11) durch Oxidation unter Verwendung des Musters als Maske und Entfernen des Oxidfilms (16) bis auf einen Teil (16') durch Ätzen, wobei ein Hinterschnitt freigelegt wird;
Bilden eines Maskenmaterialfilms (17) zur Verhinderung einer seitlichen Oxidation auf der gesamten freiliegenden Oberfläche;
Trockenätzen des Maskenmaterialfilms (17) zur Verhinderung der seitlichen Oxidation derart, dass als die seitliche Oxidation verhindernder Film ein Teil (17') des Maskenmaterialfilms (17) zurückbleibt, der in der Hinterschneidung unterhalb der Seitenwand des Maskenmaterialfilmmusters freiliegt; und
Bilden eines Oxidfilms (18) zur Elementisolierung durch Oxidation auf einem Bereich des Halbleitersubstrats, welcher bei Ätzen des vorbestimmten Oberflächenbereichs auf dem Halbleitersubstrat freigelegt ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Film (17, 17') zur Vermeidung einer seitlichen Oxidation durch einen Nitridfilm gebildet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Nitridfilm eine Dicke von 5-15 nm hat.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Film (17, 17') zur Vermeidung einer seitlichen Oxidation durch einen Polysiliziumfilm gebildet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Polysiliziumfilm eine Dicke von 30 bis 70 nm aufweist.
DE4447148A 1993-12-29 1994-12-29 Verfahren zur Bildung eines Elementisolationsfilms einer Halbleitervorrichtung Expired - Fee Related DE4447148C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930030824A KR950021390A (ko) 1993-12-29 1993-12-29 반도체 소자의 소자분리막 형성 방법

Publications (2)

Publication Number Publication Date
DE4447148A1 DE4447148A1 (de) 1995-07-06
DE4447148C2 true DE4447148C2 (de) 2002-06-20

Family

ID=19373799

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4447148A Expired - Fee Related DE4447148C2 (de) 1993-12-29 1994-12-29 Verfahren zur Bildung eines Elementisolationsfilms einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US5696022A (de)
JP (1) JPH07211710A (de)
KR (1) KR950021390A (de)
DE (1) DE4447148C2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228773B1 (ko) * 1996-12-31 1999-11-01 김영환 반도체소자 및 그 제조방법
US6399462B1 (en) * 1997-06-30 2002-06-04 Cypress Semiconductor Corporation Method and structure for isolating integrated circuit components and/or semiconductor active devices
US5895253A (en) * 1997-08-22 1999-04-20 Micron Technology, Inc. Trench isolation for CMOS devices
US6727161B2 (en) 2000-02-16 2004-04-27 Cypress Semiconductor Corp. Isolation technology for submicron semiconductor devices
US7032475B2 (en) * 2001-06-07 2006-04-25 Shimano Inc. Hydraulic gear shift mechanism
US6495430B1 (en) * 2002-05-21 2002-12-17 Macronix International Co., Ltd. Process for fabricating sharp corner-free shallow trench isolation structure
KR102434436B1 (ko) * 2017-05-31 2022-08-19 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1437112A (en) * 1973-09-07 1976-05-26 Mullard Ltd Semiconductor device manufacture
JPS61294840A (ja) * 1985-06-21 1986-12-25 Sony Corp 半導体装置の製造方法
US5118641A (en) * 1990-09-13 1992-06-02 Micron Technology, Inc. Methods for reducing encroachment of the field oxide into the active area on a silicon integrated circuit
JPH0621541A (ja) * 1992-07-02 1994-01-28 Sumitomo Electric Ind Ltd アナログ光送信器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58168264A (ja) * 1982-03-30 1983-10-04 Fujitsu Ltd 半導体装置の製造方法
JPS6021541A (ja) * 1983-07-15 1985-02-02 Nec Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1437112A (en) * 1973-09-07 1976-05-26 Mullard Ltd Semiconductor device manufacture
JPS61294840A (ja) * 1985-06-21 1986-12-25 Sony Corp 半導体装置の製造方法
US5118641A (en) * 1990-09-13 1992-06-02 Micron Technology, Inc. Methods for reducing encroachment of the field oxide into the active area on a silicon integrated circuit
JPH0621541A (ja) * 1992-07-02 1994-01-28 Sumitomo Electric Ind Ltd アナログ光送信器

Also Published As

Publication number Publication date
KR950021390A (ko) 1995-07-26
JPH07211710A (ja) 1995-08-11
DE4447148A1 (de) 1995-07-06
US5696022A (en) 1997-12-09

Similar Documents

Publication Publication Date Title
DE69231655T2 (de) Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat
DE3327301C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE69132676T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Graben für die Isolationkomponenten
DE69033595T2 (de) Verfahren zur Herstellung einer Isolationsstruktur für eine vollständige dielektrische Isolation für halbleiterintegrierte Schaltung
DE69132359T2 (de) Methode zur Herstellung eines Feldoxyds für Halbleiter
DE69031575T2 (de) Halbleiteranordnung mit einer trichterförmigen Verbindung zwischen Leiter-Ebenen und Verfahren zu ihrer Herstellung
DE69634675T2 (de) Verfahren zur Isolierung einer Halbleiteranordnung
DE10101568A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE19748501A1 (de) Verfahren zum Bilden einer Grabenelementtrennstruktur und eine Grabenelementtrennstruktur
DE2615754C2 (de)
EP0182088B1 (de) Schottky-Kontakt auf einer Halbleiteroberfläche und Verfahren zu dessen Herstellung
DE3537047C2 (de) Verfahren zur lokalen Oxidation von Silizium
DE2409910C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2640981C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen durch Ionenimplantation
DE69934384T2 (de) Verfahren zur herstellung von seitlich dielektrisch isolierten halbleiterbauelementen
DE3402825A1 (de) Halbleiteranordnung mit isolationsnut und herstellungsverfahren
DE2540352A1 (de) Verfahren zur selektiven oxydation
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE19603450A1 (de) Halbleitervorrichtung mit einer Polyzidstruktur und Verfahren zur Herstellung derselben
DE4447148C2 (de) Verfahren zur Bildung eines Elementisolationsfilms einer Halbleitervorrichtung
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE69625007T2 (de) Halbleiterelement-Herstellungsverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee