JPS6038832A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPS6038832A
JPS6038832A JP14638183A JP14638183A JPS6038832A JP S6038832 A JPS6038832 A JP S6038832A JP 14638183 A JP14638183 A JP 14638183A JP 14638183 A JP14638183 A JP 14638183A JP S6038832 A JPS6038832 A JP S6038832A
Authority
JP
Japan
Prior art keywords
film
groove
silicon substrate
grooves
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14638183A
Other languages
English (en)
Inventor
Tokuo Kure
久礼 得男
Yoshifumi Kawamoto
川本 佳史
Yoichi Tamaoki
玉置 洋一
Kayao Takemoto
一八男 竹本
Takeo Shiba
健夫 芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14638183A priority Critical patent/JPS6038832A/ja
Publication of JPS6038832A publication Critical patent/JPS6038832A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体装置とその製造方法に係り、特に超高集
積半導体装置の製造に好適な絶縁分離構造とその製法に
関する。
〔発明の背景〕
半導体集積回路の高精度素子分離技術として、半導体基
板に溝を形成し絶縁材で充填する方法が開発てれつつあ
る。このような方法で最も問題となるのは、いかにして
簡便な製法で溝を平坦に埋め込むかということである。
以下、第1図から第4図までを用いて従来技術の代表例
を説明する。
第1図は堆積膜による埋め込み例であり、溝深さと同等
の膜厚で絶縁材2を堆積した後、凹部3を被佼して、基
板1の表面より上に堆積した絶縁材をエツチング等で除
去するものである。しかし、この方法では堆積膜が厚い
ことや凹部3があることによって、平坦化工程が煩雑に
なるばかりが、埋め込み表面の平坦性が悪くなり易い。
ただし、この方法においても幅の狭い溝5であれば溝幅
の半分以上の堆積膜で溝を充填でき、平坦性も得易い。
そこで、幅の広い分離領域も狭い溝だけで形成しようと
した例が第2図である。広い分離領域の両端に一対の狭
い溝を形成しその他の分離領域7にはLOCO8法など
と呼ばれる選択酸化によって酸化膜8を形成する。こう
することによって溝の埋め込みは容易になるが、溝6と
酸化膜8を態別に形成するため両パターン間の合わせず
により酸化膜8の薄い部分9ができたり、酸化膜8の段
差が残るという問題がある。さらに、一対の溝6で構成
できる分離領域の最小寸法はリソグラフィーで形成可能
な最小寸法の3倍(2つの溝と1つの島の合計3つから
成るため)であるので、それ以下の寸法の分離領域には
適用できない。
堆積膜を用いない溝埋め込み法には、第3図に示すよう
に、溝側壁を耐酸化性膜10で破傷した後熱酸化膜11
を成長させるものがある。ここで熱酸化膜11Fi溝底
面に直接寸たは溝底面にエピタキシャル成長した層12
上に形成きれる。このような方法では溝幅の大小にかか
わらず埋め込みができるが、深い分離構造は形成内m−
11−である。すなわち、熱酸化膜11を厚くすると溝
内に大きな応力を発生し結晶欠陥ができ易く1寸た、エ
ピタキシャル層12を厚くすると結晶面の影響で溝端部
13に段差ができる(ファセット)などの問題がある。
第4図に示した例は、活性領域パターン端部に自己整合
で形成した溝14と溝内面を被覆する17によって絶縁
分離するもので、第2図の例に比べて製造工程が自己整
合になっているため、微細な分離構造の製造に適する。
なお、溝14を自己整合で形成する方法は%特願昭56
−170027などに記載されている。第4図に示す構
造の欠点は、溝140片方の壁面が少し低くなっている
ため、LOCO8酸化膜17との整合性が悪く、両者の
間に段差18ができて表面平坦性が悪くなることである
〔発明の目的〕
本発明の目的は、上記従来法の欠点を解消し、表面の平
坦性が良好でかつ深い分離のできる絶縁分離構造を提供
することにある。
〔発明の概要〕
上記目的を達成させるための本発明の構成は、絶縁分離
領域の輪郭部に絶縁膜で被覆もしくは充填させた深い溝
を配置せしめ、この溝以外の絶縁分離領域は上記溝と上
端面を−にして接する例えば7リコン酸化膜で被籾せし
めたことにある。
本発明は、ドライエツチング技術を利用することによっ
てホトリングラフイー等で形成したパターン端部に超微
細溝を形成できるという方法に基づき絶縁分離領域の望
捷しい構造と製造法を発明したものである。基本的には
第5図に示すように絶縁分離領域20の両端に形成した
微細で深い溝21で素子分離を行ない、残りの分路1頌
域表面は配線と基板1間の寄生容置を低減するために必
要な酸化膜22で溝21と整合性良く平坦に被接しよう
とするものである。
〔発明の実施例〕 以下、実施例によって本発明の詳細な説明する。
実施例1 第6図(1)〜(4)は本発明の一実施例を示す工程図
である。第6図(1)に示すように、シリコン基板1に
5i0231 、 Si3N432 、5i0233の
3層より成る膜を堆積し、周知のホトエツチング法によ
り絶縁分離領域34を開口した後、さらにシリコン基板
1をエツチングして浅い溝を形成し、全面にS i s
 N4膜35を堆積した。
CH2F2ガスを用いた反応性スパッタエツチングによ
って5isN4膜35をエツチングすると、サイドエツ
チングのない高選択エツチングができるため、第6図(
2)に示すように、開口部の側壁に被着された5i3N
436のみを残すことができ、続いて基板1を酸化して
、活性領域の基板表面に達する厚さの5in237を形
成した。
リン酸によるエツチングまたはCHsFzガスの反応性
スパッタエツチングによって、側壁の5j3N436を
選択的に除去し、これによって露出されたシリコン基板
面をエツチングして、第6図(3)に示ス微細溝38を
得た。なお、この際のシリコンエツチング法として、C
Ct、と02の混合ガスの反応性スパッタエツチングを
用いることによって、5iCh37をほとんど減少させ
ることなく、深い微細溝38を形成できた。
上記微細溝を軽く酸化し、S’sN432を除去した後
、第6図(4)に示すように、例えばHLD法(高温低
圧化学蒸着法)を用いて8iCh膜39を堆積し、溝を
埋め込んだ。堆積する5lOz膜の厚さは、溝幅の半分
以上であればよいので、このような微細溝では、埋め込
みが容易であり、また、埋め込み後の表面も平坦である
。埋め込み材料としては5IOzだけでなく S 1s
N4. SOG (スピン・オン・ガラス)、多結晶シ
リコンなどを用いてもよい。
微細溝は、第7図に示すように、熱酸化膜のみで埋め込
むこともできる。ただし、この際の熱酸化法としては、
水蒸気を含むウェット酸化ではなく、乾燥酸素によるド
ライ酸化を用いる方がよい。
ドライ酸化では、生成する酸化膜中の酸素の拡散が遅く
、酸化膜の成長はこの酸素の拡散によって極度に律速さ
れている。しft−かって、第7図に示すように、溝両
側面より成長した酸化膜表面が接合した後は、溝内部の
酸化膜の成長は急激に停止する。ウェット酸化では、溝
内部が酸化膜で充契された後も酸化が進行するため、酸
化による体積膨張の大きな応力がシリコン基板1に加わ
り、結晶欠陥を引き起こす。微細溝を酸化によって充填
する場合には、ドライ酸化(酸化温度は例えば1100
C)のように、極度に拡散律速になる条件を選び、溝が
いったん充填されるとそれ以上酸化が進みにくくなるよ
うにすれば、結晶欠陥の発生を防ぐことができる。
実施例2 第8図(1)および(2)は本発明の他の実施例を示す
工程図である。実施例1と同様に、絶縁分離領域を開口
した3層膜を形成し、シリコン基板を少しエツチングし
た後、開口部の側壁を被覆する5isN4 を形成した
。ただし、この除5fsN436の下には、第8図(1
)に示すようにパッド5iQ240を設けた。(これは
結晶欠陥の発生を抑止するためである。)そして、シリ
コン溝深さのおよそ半分までエピタキシャル層41を成
長した。続いて、5jsN436とバッド5j(h40
の底部を除去して、絶縁分離領域の輪郭部を開口し、シ
リコン基板をエツチングすることによって、第8図(2
)の構造を得た。以下、実施例1と同様に、微細溝を埋
め込み、絶縁分離構造を完成し1辷。
本実施例では、エピタキシャル層41を形成すること(
でよって、5iOz37の端部が5I3N436の下部
にまわり込むことを完全に防止できるので、微細溝の幅
の制御性が向上する。エピタキシャル層41は、ファセ
ットによる段差を太きくしないため、薄く形成すること
が望ましい。
以上の実施例では、絶縁分離領域表面の5jOz37を
微細溝38よりも先に形成したが、この順を逆にした製
造法を以下に示す。
実施例3 第9図(1)〜(4)は本発明の他の実施例を示す工程
図である。実施例1と同様に3層膜と側壁のSi3N4
 を形成するが、このとき、第9図(1)に示すように
、シリコン基板IK浅い溝は形成せず、また5rO24
2を薄く(例えば100 n m )形成した。続いて
、5isN436を除去し、CCl4と02ガスの反応
性スパッタエツチングで1々細溝(例えば深さ3μm)
を形成した。軽く溝内を酸化した後、第9図(2)のよ
うに、5j3N444で溝を充填した。5fsN444
を膜厚分エツチングし、第9図(3)のように、溝内の
8i3N445のみを残し、5i0243の露出部をフ
ッ酸溶液で除去してシリコン面46を露出した。シリコ
ン露出面46を所定歌エツチングし、エツチング量だけ
体積膨張するように熱酸化して第9図(4)に示す絶縁
分離構造を得た。
なお、シリコン露出面のエツチングに、 CC1aガス
の反応性スパッタエツチング、または、ヒドラジンなど
のアルカリ溶液でのエツチングを用いると、後述の第1
0図に示すように、エツチング側面金傾斜させることが
できる。このようにして、微細溝に接するところにシリ
コンのエッチ残り50を形成しておくと、続いて行う熱
酸化によって形成される5jOz膜の表面と微細溝の上
端部との整合性が向上し、平坦な絶縁分離領域が形成で
きる。
第10図は、微細溝内面に直接84sNa48を被着し
た例であるが、このような場合、エッチ残り50を形成
する方法は、表面平坦化に特に有効であった。(エッチ
残り50がない場合には、微細溝近傍で熱酸化膜表面が
落ち込んで、段差を生じることがあった。) 第11図は、微細濾を7字形にした例である。
このようにすると、第10図に示したエッチ残り50が
なくとも、熱酸化後の表面は平坦になる。
第12図は、微細溝内面をS!5N448で薄く被覆し
ただけで、溝内を完全に充填せずに810247を形成
した例である。このようにするとS r 0247形成
時の応力がシリコン基板1に及びにくいため、結晶欠陥
の発生を抑止できる。したがって8i0247を厚く形
成したい時に有利である。凍だ、この時にできる空洞5
1は、その後の各紳熱処理工程での応力緩和に役立つ。
第13図(1)および(2)は、以上述べてきた本発明
の構造が、どのような分離荷幅にも適用可能なことを示
す図である。すなわち、任意に配置した活性領域に対応
するマスクパターン52をもとにして、本発明の製造方
法を行った場合、パターン側壁に被着する5IsNa3
5の膜厚の2倍よりも大きい分離領域53.54には本
発明の構造がそのまま形成され、5i3N435膜厚の
2倍よりも小さい分離領域55は自動的に1本の溝とな
る。微細な分離領域55は、第13図(1)のように5
i3N455で埋め込まれてしまうためであるが、この
ような微細な分離領域は平坦化の上でもはやそれ以上微
細な溝に分けて形成する必要がないのである。第13図
(2)は最終的な分離構造であるが、微細溝で分割でき
ガい分離領域に形成された溝56も同時に埋め込むため
に、9細溝光填材58の膜厚は微細溝590幅(溝56
の幅の半分)以上としている。なお、このような構造を
各種半導体素子の分離に用いる場合、溝56.59の底
面、側面での宵生チャネルの発生を防止する必要がある
が、本発明の製造工程中に溝内面へイオン注入や不純物
拡散を行うことによってチャネル・カットは容易にでき
ることは言うまでもない。
本発明忙おいては、微細なシリコン溝を形成するエツチ
ング技術がN要であるが、このエツチング法について、
第14図を用いて説明する。
CCt4と02の混合ガスを用いたエツチングでは、5
jChやSi3N4に対しシリコンを選択的にかつ垂直
にエツチングできることが例えば!庁願昭55−281
50に記載されている。寸り、このエツチングでは、エ
ツチング面上にS I + 0 + CL等を含む堆積
物が生じ易く、エツチング面が4状に荒れたり、場合に
よってはエツチングが停止する。
CCムへの02混合率が高い場合(例えば混合率50%
)やエツチングガス圧力カニ高い場ばには特に顕著であ
るが、そのような場合に本発明のような微細溝をエツチ
ングするとエツチングマスクが減少することなく非常に
深い溝が形成できた。これは次のような理由による。第
14図(1)に示すように、反応性スパッタエツチング
を行っている際、気相(プラズマ)中からエツチング面
へ飛来する′付着粒子60は、マスクパターンの厚みよ
りも幅の狭い開口部63の底面へはあ1り付〃iできな
い。
通常、反応性スパッタエツチングはガス圧力0,01〜
0、I Torr程度で行うので、この時気相中から飛
来する粒子60の平均自由工程は0.1 mm 桿IJ
tとなり、マスクパターンの厚み(通常1μmn程度)
より十分大きく、シたがってマスクパターンの陰になる
部分へは付着しにくい。このため、第14図(2)に示
すように、陰になる部分以外は付着粒子の堆積膜64が
できエツチングされないが、陰の部分ではエツチングさ
れる。特に、マスクパターン61の厚さよりも狭い幅の
ところは堆積物にほとんど影響されることなく溝65が
形成される。
このように、CCt、と02混合ガスの場合のように堆
積が顕著なエツチングでは、微細幅の溝を形成する場合
において、選択比が無限大のエツチングができるのであ
る。また、このエツチングにおいては、いったんシリコ
ン基板に幅対深さが1対1以上の溝を形成しておけば、
エツチングマスクはなくとも深い溝を形成できる。 “ 〔発明の効果〕 以上述べたように、本発明によれば、絶縁分離を行う微
細で深い溝と、寄生容量を低減する酸化膜との整合性の
良い構造を得ることができ、以下の効果がある。
(1)埋め込むべき溝が非常に微細であるため、平坦化
が容易である。
(2)微細溝と酸化膜は自己整合で形成でき、両者の接
合部で段差の発生がないので、さらに平坦化しなくとも
、後工程への悪影響がない。
(3)微細溝の深芒には制限がないので、深い構造の素
子分離を行うことができる。
(4〕 分離領域表面の酸化膜厚は微細溝深さ以下で自
由に選べるので、適用する素子に応じた寄生容量(配線
容量)の低減ができ乙。
(5)絶縁分離幅に関係なく適用できるので、素子のレ
イアウト(配置)を自由に行なえる。
【図面の簡単な説明】
第1図から第4図は従来の分離構造を示す断面図、第5
図は本発明の一実施例としての半導体装置の分離構造を
示す断面図、第6図から第13図は本発明の他の実施例
としての半導体装置の製造工程を示す断面図、第14図
は本発明に用いた微細溝エツチングの様子を示す断面図
である。 1・・・シリコン基板、8,11,17,22,37゜
47.57・・・分離領域表面の5j02.10,15
゜32.35,36,44,45.48・・・5i3N
4(耐酸化性膜)、12.41・・・シリコンエピタキ
シャル層、21.3B、56,59.65・・・微細溝
、31,33,39,40,42.43・・・第 l 
図 奉4図 椿 、、!5 口 慕 6 図 第 6 口 第 7 図 第 8 口 第 ′7 図 第 70 図 第11口 9 第 12 図 第 13 ロ 第1頁の続き 0発 明 者 芝 健 夫 国分寺市東恋ケ1央研究所
内 年1丁目28幡地 株式会社日立製作所中162−

Claims (1)

  1. 【特許請求の範囲】 1、絶縁分離領域の輪郭部に絶縁膜で被覆もしくは充填
    された深い溝を配置し、該溝以外の絶縁分離領域は該溝
    と上端面を−にして接するシリコン酸化膜で被覆したこ
    とを特徴とする半導体装置。 2、絶縁分離領域の輪郭部を残して絶縁分離領域のシリ
    コン基板に酸化膜を形成した後、異方性選択シリコンエ
    ツチングにより該シリコン酸化膜を残して該輪郭部のシ
    リコン基板にほぼ垂直な溝を形成し、残したシリコン酸
    化膜と該溝とによって絶縁分離領域を構成することを一
    詩徴とする半導体装置の製造方法。 3 特許請求の範囲第2項に於いて、絶縁分離領域の輪
    郭部の7リコン基板に微細な溝を形成した後、該溝を耐
    酸化性膜で充填し、残りの絶縁分離領域のシリコン基板
    を所定深さまでエツチングした後光のシリコン基板表面
    まで体積膨張するよう酸化し絶縁分離領域を形成するこ
    とを特徴とする半導体装置の製造方法。 4、特許請求の範囲第2項において、シリコン基板に、
    幅が1μm以下で除きと幅の比が2以上の溝を形成した
    後、溝内部を乾燥酸素雰囲気で酸化し充填することによ
    って絶縁分離領域を形成することを特徴とする半導体装
    置の製造方法。 5、特許請求の範囲第2項において、シリコン基板をエ
    ツチングして溝を形成する際、エツチングマスクとして
    溝幅寸法よりも厚さ寸法の方が大きいパターンを形成し
    た後、CCt2と02の混合ガスを用いた反応性スパッ
    タエツチングを行うことを特徴とする半導体装置の製造
    方法。
JP14638183A 1983-08-12 1983-08-12 半導体装置とその製造方法 Pending JPS6038832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14638183A JPS6038832A (ja) 1983-08-12 1983-08-12 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14638183A JPS6038832A (ja) 1983-08-12 1983-08-12 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPS6038832A true JPS6038832A (ja) 1985-02-28

Family

ID=15406415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14638183A Pending JPS6038832A (ja) 1983-08-12 1983-08-12 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPS6038832A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6060735A (ja) * 1983-09-14 1985-04-08 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
US4992390A (en) * 1989-07-06 1991-02-12 General Electric Company Trench gate structure with thick bottom oxide
US5004703A (en) * 1989-07-21 1991-04-02 Motorola Multiple trench semiconductor structure method
JPH03245554A (ja) * 1990-02-23 1991-11-01 Sharp Corp 半導体素子分離領域の形成方法
US5248350A (en) * 1990-11-30 1993-09-28 Ncr Corporation Structure for improving gate oxide integrity for a semiconductor formed by a recessed sealed sidewall field oxidation process
US5371036A (en) * 1994-05-11 1994-12-06 United Microelectronics Corporation Locos technology with narrow silicon trench
JPH0766283A (ja) * 1993-08-28 1995-03-10 Nec Corp 半導体装置及びその製造方法
JPH07211772A (ja) * 1994-01-12 1995-08-11 Lg Semicon Co Ltd 半導体装置及びその製造方法
US5696021A (en) * 1993-08-31 1997-12-09 Sgs-Thomson Microelectronics, Inc. Method of making a field oxide isolation structure
US5696020A (en) * 1994-11-23 1997-12-09 Electronics And Telecommunications Research Institute Method for fabricating semiconductor device isolation region using a trench mask
US5874347A (en) * 1994-11-23 1999-02-23 Electronics And Telecommunications Research Institute Method for fabricating field oxide isolation region for semiconductor devices

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6060735A (ja) * 1983-09-14 1985-04-08 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
US4992390A (en) * 1989-07-06 1991-02-12 General Electric Company Trench gate structure with thick bottom oxide
US5004703A (en) * 1989-07-21 1991-04-02 Motorola Multiple trench semiconductor structure method
JPH03245554A (ja) * 1990-02-23 1991-11-01 Sharp Corp 半導体素子分離領域の形成方法
US5096848A (en) * 1990-02-23 1992-03-17 Sharp Kabushiki Kaisha Method for forming semiconductor device isolating regions
US5248350A (en) * 1990-11-30 1993-09-28 Ncr Corporation Structure for improving gate oxide integrity for a semiconductor formed by a recessed sealed sidewall field oxidation process
JPH0766283A (ja) * 1993-08-28 1995-03-10 Nec Corp 半導体装置及びその製造方法
US5696021A (en) * 1993-08-31 1997-12-09 Sgs-Thomson Microelectronics, Inc. Method of making a field oxide isolation structure
JPH07211772A (ja) * 1994-01-12 1995-08-11 Lg Semicon Co Ltd 半導体装置及びその製造方法
US5371036A (en) * 1994-05-11 1994-12-06 United Microelectronics Corporation Locos technology with narrow silicon trench
US5696020A (en) * 1994-11-23 1997-12-09 Electronics And Telecommunications Research Institute Method for fabricating semiconductor device isolation region using a trench mask
US5874347A (en) * 1994-11-23 1999-02-23 Electronics And Telecommunications Research Institute Method for fabricating field oxide isolation region for semiconductor devices

Similar Documents

Publication Publication Date Title
US4892614A (en) Integrated circuit isolation process
US5321298A (en) Soi wafer fabrication by selective epitaxial growth
US20010042871A1 (en) Silicon-on-insulator islands
JPS6340337A (ja) 集積回路分離法
JP2000012676A (ja) 半導体装置のトレンチ素子分離方法
JPH04127433A (ja) 半導体素子分離領域の形成方法
JPH08335678A (ja) 半導体装置の製造方法
US6521510B1 (en) Method for shallow trench isolation with removal of strained island edges
US6583488B1 (en) Low density, tensile stress reducing material for STI trench fill
JPS6038832A (ja) 半導体装置とその製造方法
US4960727A (en) Method for forming a dielectric filled trench
KR20020036298A (ko) 트렌치 소자분리막 및 그 제조방법
JPH02119238A (ja) 半導体装置およびその製造方法
KR19980085035A (ko) 라운딩된 프로파일을 갖는 트렌치 형성방법 및 이를 이용한 반도체장치의 소자분리방법
CN109461651A (zh) 改善硅化物阻挡层刻蚀缺陷的方法
KR20000028680A (ko) 절연체 상 실리콘 기판 제조 방법
JPS59232437A (ja) 半導体装置の製造方法
JPH05102297A (ja) 半導体装置の製造方法
JPS60198841A (ja) 半導体装置の素子分離方法
JP2001332613A (ja) 半導体装置の製造方法
JPH05291395A (ja) 半導体装置の製造方法
JPS5992547A (ja) アイソレ−シヨン方法
JPH0422021B2 (ja)
KR20000015466A (ko) 트렌치 격리의 제조 방법
EP0233248A1 (en) Dielectric isolation structure for integrated circuits