DE10235793A1 - Halbleitervorrichtung und Verfahren zur Herstellung derselben - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung derselben

Info

Publication number
DE10235793A1
DE10235793A1 DE10235793A DE10235793A DE10235793A1 DE 10235793 A1 DE10235793 A1 DE 10235793A1 DE 10235793 A DE10235793 A DE 10235793A DE 10235793 A DE10235793 A DE 10235793A DE 10235793 A1 DE10235793 A1 DE 10235793A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor substrate
insulating layer
electrode structure
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10235793A
Other languages
English (en)
Other versions
DE10235793B4 (de
Inventor
Woo-Chan Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10235793A1 publication Critical patent/DE10235793A1/de
Application granted granted Critical
Publication of DE10235793B4 publication Critical patent/DE10235793B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Es sind eine Halbleitervorrichtung und ein Verfahren zur Herstellung derselben offenbart, wobei eine Gate-Elektrodenstruktur auf einer Oberfläche eines Halbleitersubstrats ausgebildet wird. Als nächstes wird eine Gate-Polyoxidschicht (GPOX) auf einer Oberfläche der Gate-Elektrodenstruktur und auf dem Halbleitersubstrat niedergeschlagen. Dann wird die Oberfläche des Halbleitersubstrats gereinigt, um jeglichen Rückstand und die GPOX-Schicht, die auf dem Halbleitersubstrat verblieben sind, zu beseitigen. Als nächstes wird eine Ätzstoppschicht auf der Oberfläche der Gate-Elektrodenstruktur und auf dem Halbleitersubstrat ausgebildet. Als letztes wird eine hochdichte Plasmaoxidschicht auf der Ätzstoppschicht niedergeschlagen. Die Halbleitervorrichtung und das Verfahren zur Herstellung derselben sind dafür geeignet, um Blasendefektstellen zu verhindern.

Description

    HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zur Herstellung derselben. Spezieller betrifft die vorliegende Erfindung eine Halbleitervorrichtung und ein Verfahren zur Herstellung derselben, bei der bzw. bei dem Blasendefektstellen reduziert werden können.
    • 2. Beschreibung des Standes der Technik
  • Im allgemeinen wird eine hochdichte Plasmaoxidschicht (HDP) mit einer hohen Stufenbedeckungseigenschaft primär als Isolierschicht zum Ausfüllen von Spalten zwischen Mustern verwendet. Da ein Hochtemperaturfließprozeß für die HDP-Oxidschicht nach dem Niederschlagsverfahren nicht erforderlich ist, wurde die HDP-Oxidschicht als ein Zwischenschichtdielektrikumsfilm (ILD) verwendet.
  • Fig. 1 veranschaulicht eine Schnittansicht einer Halbleitervorrichtung, bei der eine HDP-Oxidschicht als ein ILD-Film zum Füllen eines Spaltes zwischen Gateelektroden verwendet ist.
  • Gemäß Fig. 1 sind eine Gateisolierschicht 12, eine dotierte Polysiliziumschicht 14, eine Metallsilizidschicht 16 und eine Abdeckisolierschicht 18 aufeinanderfolgend auf einem Halbleitersubstrat 10 gestapelt. Als nächstes wird ein Abschnitt der abdeckenden Isolierschicht 18, ein Abschnitt der Metallsilizidschicht 16 und ein Abschnitt der dotierten Polysiliziumschicht 14 zu einem Muster geformt.
  • Ein Abstandshalter 20 wird mit Hilfe eines gut bekannten Verfahrens auf beiden Seitenwänden der in ein Muster gebrachten abdeckenden Isolierschicht 18, der in ein Muster gebrachten Metallsilizidschicht 16 und der in ein Muster gebrachten dotierten Polysiliziumschicht 14 ausgebildet, wodurch dann eine Gateelektrodenstruktur 22 gehildet wird, die eine Gateisolierschicht 12, die dotierte Polysiliziumschicht 14, die Metallsilizidschicht 16, die abdeckende Isolierschicht 18 und den Abstandshalter 20 enthält.
  • Eine Gate-Polyoxidschicht (GPOX) 24 wird auf der Oberfläche des Halbleitersubstrats 10 niedergeschlagen, auf dem die Gateelektrodenstruktur 22 ausgebildet wird. Die GPOX-Schicht 24 heilt eine Beschädigung, die bei dem Musterformungsprozeß hervorgerufen wurde, um die Gateelektrodenstruktur 22 auszubilden, indem die Ränder der Gateelektrodenstruktur 22 und die Oberfläche des Halbleitersubstrats 10 geglättet werden, wodurch verhindert wird, daß elektrostatische Felder sich an den Rändern der Gateelektrodenstruktur 22 konzentrieren.
  • Als nächstes werden Fremdstoffionen in das Halbleitersubstrat 10 auf beiden Seiten der Gateelektrodenstruktur 22 implantiert, wodurch eine Übergangszone 26 gebildet wird. Es wird eine Ätzstoppeinrichtung 28, die aus Siliziumnitrid (Si3N4) gebildet ist, auf der Oberfläche der GPOX-Schicht 24 niedergeschlagen. Als nächstes wird eine HDP-Oxidschicht 30 als Zwischenschichtdielektrikumsfilm (ILD) niedergeschlagen.
  • Jedoch ist eine herkömmliche Halbleitervorrichtung mit den folgenden Problemen behaftet. Im allgemeinen entsteht an einer Zwischenschicht zwischen dem Siliziumoxid (SiO2) und einem unteren Material des Siliziumoxids (SiO2) ein Abheben und auch an einer Zwischenschicht zwischen dem Siliziumoxid (SiO2) und dem Siliziumnitrid (Si3N4), wenn die HDP-Oxidschicht auf einer Struktur niedergeschlagen wird, auf der dünne Schichten aus Siliziumoxid (SiO2) und aus Siliziumnitrid (Si3N4) aufeinanderfolgend gestapelt sind. Das Zwischenschichtabheben wird als Blasendefekt bezeichnet. Wenn die HDP-Oxidschicht niedergeschlagen wird, werden die Blasendefekte durch eine Differenz in der Spannung zwischen dem Siliziumoxid (SiO2) und dem Siliziumnitrid (Si3N4) hervorgerufen oder durch Ausgasungswasserstoffionen.
  • Die Blasendefektstellen treten in der oben erläuterten Halbleitervorrichtung auf. Das heißt, die HDP-Oxidschicht 30, die auf dem Halbleitersubstrat 10 ausgebildet ist, enthält einen Stapel, der aus der GPOX-Schicht 24 besteht, welche aus Siliziumoxid (SiO2) und der Ätzstoppschicht 24 besteht, die aus Siliziumnitrid (Si3N4) gebildet ist, und es können somit die Blasendefektstellen auftreten.
  • Auf Grund der Blasendefektstellen, die in der Halbleitervorrichtung auftreten, wird die Anhaftfestigkeit der Zwischenschichten vermindert, es können Teilchen in dem Abhebebereich auftreten und es werden die elektrischen Eigenschaften der Halbleitervorrichtung verschlechtert.
  • Um die Blasendefektstellen zu verhindern, wurde ein Verfahren vorgeschlagen, um relativ die Dicke von entweder der GPOX-Schicht 24 oder von der Ätzstoppschicht 28 zu erhöhen. Es wird jedoch in diesem Fall der Abstand zwischen der Gateelektrodenstruktur 22 vermindert und es wird daher ein Spaltfüllrand der HDP-Schicht 30 reduziert. Es wird demzufolge die Spannung zwischen der GPOX-Schicht 24 und der Ätzstoppschicht 28 reduziert.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Bei einer Anstrengung, um das oben erläuterte Problem zu lösen, besteht ein erstes Merkmal einer Ausführungsform der vorliegenden Erfindung darin, eine Halbleitervorrichtung anzugeben, bei der die Möglichkeit gegeben ist, die Blasendefektstellen in einer Gateelektrodenstruktur zu reduzieren, ohne dabei einen Spaltfüllrand in einem Zwischenschichtdielektrikumfilm (ILD) zu reduzieren.
  • Ein zweites Merkmal einer Ausführungsform der vorliegenden Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, bei dem die Blasendefektstellen reduziert werden können.
  • Um das erste Merkmal gemäß einem Aspekt der Erfindung demzufolge zu realisieren, wird ein Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen. Bei dem Verfahren wird eine Gateelektrodenstruktur auf einer Oberfläche eines Halbleitersuhstrats ausgebildet. Es wird eine Gate-Polyoxidschicht (GPOX) auf einer Oberfläche der Gateelektrodenstruktur und auf dem Halbleitersubstrat niedergeschlagen. Die Oberfläche des Halbleitersubstrats wird gereinigt, um jeglichen Rückstand und auch die GPOX-Schicht zu beseitigen. Eine Ätzstoppschicht wird auf der Oberfläche der Gateelektrodenstruktur und auf dem Halbleitersubstrat ausgebildet. Es wird dann eine hochdichte Plasmaoxidschicht (HDP) auf der Ätzstoppschicht niedergeschlagen.
  • Das Halbleitersubstrat kann unter Verwendung einer Lösung gereinigt werden, in welcher eine Pufferoxidätzlösung (BOE) (HF + NH4F) mit einer Standardreinigungslösung 1 (SC1) (NH4OH + H2O2 + H2O) gemischt ist. Es kann ferner eine Vorverarbeitung der Oberfläche des Halbleitersubstrats unter Verwendung einer Hochtemperatur-Schwefelsäurelösung vorgenommen werden, und zwar nach der Ausbildung der Gateelektrodenstruktur und vor dem Reinigen der Oberfläche des Halbleitersubstrats.
  • Es wird nun eine bevorzugte Ausbildung der Gateelektrodenstruktur beschrieben. Bei der bevorzugten Ausführung werden eine Gateisolierschicht, eine leitende Schicht und eine abdeckende Isolierschicht in Aufeinanderfolge auf dem Halbleitersubstrat ausgebildet. Die abdeckende Isolierschicht und die leitende Schicht werden in ein Muster gebracht. Ein Abstandshalter (spacer) wird an beiden Seitenwänden der abdeckenden Isolierschicht und der leitenden Schicht ausgebildet. Nachdem in diesem Fall die abdeckende Isolierschicht und die leitende Schicht in ein Muster gebracht wurden und bevor der Abstandshalter an beiden Seitenwänden der abdeckenden Isolierschicht und der leitenden Schicht ausgebildet wird, werden Fremdstoffionen mit niedriger Konzentration in das Halbleitersubstrat auf beiden Seiten der in ein Muster gebrachten abdeckenden Isolierschicht und der in ein Muster gebrachten leitenden Schicht implantiert. Zusätzlich werden nach der Ausbildung des Abstandshalters Fremdstoffionen mit einer hohen Konzentration in das Halbleitersubstrat an beiden Seiten des Abstandshalters implantiert.
  • Ferner wird nach der Musterausbildung der abdeckenden Isolierschicht und der leitenden Schicht und vor dem Implantieren der Fremdstoffionen mit der niedrigen Konzentration in das Halbleitersubstrat eine Zwischen-GPOX-Schicht zusätzlich auf der Oberfläche des Halbleitersubstrats und auf der Oberfläche der leitenden Schicht ausgehildet. Die Zwischen-GPOX-Schicht, die zusätzlich ausgebildet wird, wird mit Hilfe eines thermischen Oxidationsverfahrens hergestellt.
  • Um das erste Merkmal zu realisieren, und zwar in Einklang mit einem anderen Aspekt der vorliegenden Erfindung, wird ein Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen.
  • Es wird eine Gateelektrodenstruktur auf einer Oberfläche eines Halbleitersubstrats ausgebildet. Eine Ätzstoppschicht wird auf der Oberfläche der Gateelektrodenstruktur und auf dem Halbleitersubstrat ausgebildet. Es wird dann eine hochdichte Plasmaoxidschicht (HDP) auf der Ätzstoppschicht niedergeschlagen.
  • Nach der Ausbildung der Gateelektrodenstruktur und vor der Ausbildung der Ätzstoppschicht kann die Oberfläche des Halbleitersubstrats gereinigt werden.
  • Um das zweite Merkmal zu realisieren, wird eine Halbleitervorrichtung geschaffen. Die Halbleitervorrichtung enthält ein Halbleitersubstrat, eine Gateelektrodenstruktur, die auf dem Halbleitersubstrat ausgebildet ist, eine Ätzstoppschicht, die das Halbleitersubstrat und eine Oberfläche der Gateelektrodenstruktur bedeckt, und eine hochdichte Plasmaoxidschicht (HDP), die auf der Ätzstoppschicht ausgebildet ist.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die oben angegebenen und weitere Merkmale und Vorteile der vorliegenden Erfindung ergeben sich für Fachleute klarer aus der folgenden detaillierten Beschreibung von bevorzugten Ausführungsformen unter Hinweis auf die beigefügten Zeichnungen, in denen zeigen:
  • Fig. 1 eine schematische Schnittansicht einer herkömmlichen Halbleitervorrichtung;
  • Fig. 2A bis 2D und Fig. 3 Schnittansichten von Prozessen gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • Fig. 4A bis 4D Schnittansichten von Prozessen gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
  • Fig. 5A und 5B Schnittansichten von Prozessen gemäß einer dritten Ausführungsform der vorliegenden Erfindung; und
  • Fig. 6A und 6B Schnittansichten von Prozessen gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
    • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die koreanische Patentanmeldung Nr. 2001-47456, eingereicht am 7. August 2001, mit dem Titel "Halbleitervorrichtung und Verfahren zur Herstellung derselben" ("Semiconductor Device and Method for Manufacturing the Same"), wird hier in ihrer Gesamtheit unter Bezugnahme mit einbezogen.
  • Die vorliegende Erfindung wird im folgenden vollständiger unter Hinweis auf die beigefügten Zeichnungen beschrieben, in denen bevorzugte Ausführungsformen der Erfindung gezeigt sind. Die Erfindung kann jedoch auch in vielen unterschiedlichen Formen realisiert werden und ist nicht auf die hier dargestellten Ausführungsformen bzw. deren Konstruktion und Struktur beschränkt. Vielmehr dienen diese Ausführungsformen dafür, um die Offenbarung der Erfindung sorgfältig und vollständig zu gestalten und sie Fachleuten voll verständlich darzustellen. In den Zeichnungen sind die Formen der Elemente der Klarheit halber übertrieben dargestellt. Gleiche Bezugszeichen bezeichnen gleiche Elemente in den gesamten Zeichnungen.
    • Ausführungsform 1
  • Die Fig. 2A bis 2D und Fig. 3 veranschaulichen Schnittansichten von Prozessen gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Gemäß Fig. 2A sind eine Gateelektrodenstruktur 102, eine dotierte Polysiliziumschicht 103, eine Metallsilizidschicht 104 und eine abdeckende Isolierschicht 105 in einer Aufeinanderfolge auf einem Halbleitersubstrat 100 aufgestapelt. Die dotierte Polysiliziumschicht 103 und die Metallsilizidschicht 104 werden als leitende Schicht einer Gateelektrode verwendet. Die abdeckende Isolierschicht 105 ist beispielsweise aus Siliziumnitrid (Si3N4) oder Siliziumoxynitrid (SiON) gebildet. Ein Abschnitt der abdeckenden Isolierschicht 105, ein Abschnitt der Metallsilizidschicht 104 und ein Abschnitt der dotierten Polysiliziumschicht 103 werden in ein Muster gebracht. Als nächstes werden Fremdstoffionen 112 mit niedriger Konzentration in das Halbleitersubstrat 100 an beiden Seiten der geformten abdeckenden Isolierschicht 105, der geformten Metallsilizidschicht 104 und der geformten dotierten Polysiliziumschicht 103 implantiert, um eine Übergangszone zu bilden.
  • Gemäß Fig. 2B wird ein Abstandshalter 108 auf beiden Seitenwänden der geformten abdeckenden Isolierschicht 105, der in ein Muster geformten Metallsilizidschicht 104 und der in ein Muster geformten dotierten Polysiliziumschicht 103 mit Hilfe eines gut bekannten anisotropen überlagernden Ätzverfahrens (blanket etching method) ausgebildet. Der Abstandshalter 108 wird aus dem gleichen Material wie die abdeckende Isolierschicht 105 hergestellt. Bei der ersten Ausführungsform wird die Struktur, die einen Stapel enthält, der die Gateisolierschicht 102, die dotierte Polysiliziumschicht 103, die Metallsilizidschicht 104 und die abdeckende Isolierschicht 105 enthält und bei der der Abstandshalter 108 auf beiden Seitenwänden des Stapels ausgehildet ist, als eine Gateelektrodenstruktur 110 bezeichnet.
  • Es wird eine Gate-Polysiliziumschicht (GPOX) 120 auf der Oberfläche des Halbleitersubstrats 100 ausgebildet, auf der die Gateelektrodenstruktur 110 ausgebildet ist. Die GPOX-Schicht 102 wird in einer Dicke von weniger als 100 Å, bevorzugt ca. 40-60 Å, ausgebildet.
  • Als nächstes werden Fremdstoffionen 125 mit einer hohen Konzentration in das Halbleitersubstrat 100 an beiden Seiten der Gateelektrodenstruktur 110 implantiert. Da die GPOX-Schicht 120 an der Oberfläche des Halbleitersubstrats 100 ausgebildet ist, kann eine Beschädigung bei dem Ionenimplantationsprozeß reduziert werden.
  • Wie in Fig. 2C gezeigt ist, werden die Fremdstoffionen, die in das Halbleitersubstrat 100 implantiert wurden, aktiviert, wodurch eine Übergangszone 130 gebildet wird.
  • Als nächstes wird ein Reinigungsprozeß durchgeführt, um Rückstände zu beseitigen, die auf der Oberfläche des Halbleitersubstrats 100 von einem Ätzprozeß verblieben sind. Der Reinigungsprozeß wird unter Verwendung einer Lösung durchgeführt, bei der eine Pufferoxidätzlösung (BOE) (HF + NH4F) mit einer Standardreinigungslösung 1 (SC1) (NH4OH + H2O2 + H2O) gemischt sind, um Rückstände zu beseitigen, die auf der Oberfläche des Halbleitersubstrats 100 zurückgeblieben sind, und um gleichzeitig die verbliebene GPOX-Schicht 120 zu beseitigen. Die GPOX-Schicht 120 ist sehr dünn. Da die Partialdicke der GPOX-Schicht 120 während des Reinigungsprozesses reduziert werden kann, ist eine solche Beseitigung unter Verwendung der Reinigungslösung möglich.
  • Wie in Fig. 3 gezeigt ist, kann vor der Durchführung des Reinigungsprozesses unter Verwendung der Lösung gemäß einer BOE-Lösung, gemischt mit einer SC1-Lösung, die Oberfläche des Halbleitersubstrats 100 vorbearbeitet werden, und zwar unter Verwendung einer Schwefelsäurelösung bei einer hohen Temperatur, beispielsweise bei einer Siedetemperatur. Der Rückstand, der auf der Oberfläche des Halbleitersubstrats 100 verblieben ist, kann effektiver durch die Vorbehandlung unter Verwendung einer Hochtemperatur-Schwefelsäurelösung beseitigt werden.
  • Um nun erneut auf Fig. 2D zurückzukommen, so wird eine Ätzstoppschicht 140 aue Siliziumnitrid (Si3N4) auf der Oberfläche des Halbleitersubstrats 100 ausgebildet, das heißt auf den Oberflächen der Gateelektrodenstruktur 110 und der Übergangszone 130. Als nächstes wird eine hochdichte Plasmaoxidschicht (HDP) 150 in Form eines Zwischenschichtdielektrikumfilms (ILD) auf der Ätzstoppschicht 140 niedergeschlagen.
  • Da die Ausbildung einer Struktur aus Siliziumoxid (SiO2) und aus Siliziumnitrid (Si3N4) auf dem Halbleitersubstrat 100 vermieden wird, wird verhindert, daß Blasendefektstellen um die Gateelektrodenstruktur 110 entstehen, wenn die HDP-Oxidschicht 150 niedergeschlagen wird.
  • Ferner glättet die GPOX-Schicht 120 die Ränder der Gateelektrodenstruktur 110 und wird dann nach dem Implantieren der Fremdstoffionen mit der hohen Konzentration entfernt, wodurch eine Beschädigung eines Ionenimplantationsprozesses reduziert wird.
  • Da ferner die GPOX-Schicht 120 lediglich mit Hilfe eines Reinigungsprozesses beseitigt wird, ist ein getrennter Ätzprozeß nicht erforderlich.
    • Ausführungsform 2
  • Die Fig. 4A bis 4D veranschaulichen Schnittansichten von Prozessen gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Gemäß Fig. 4A werden ähnlich wie bei der ersten Ausführungsform eine Gateisolierschicht 202, eine dotierte Polysiliziumschicht 204, eine Metallsilizidschicht 206 und eine abdeckende Isolierschicht 203 in einer Aufeinanderfolge auf einem Halbleitersubstrat 200 aufgestapelt und es werden Abschnitte der Schichten 202, 204, 206 und 208 in ein Muster gebracht. Als nächstes wird, um eine durch den Musterbildungsprozeß verursachte Beschädigung zu heilen, die Oberfläche des Halbleitersubstrats 200 reoxidiert. Eine Zwischen-Gate-Polysiliziumschicht (GPOX) 210 wird auf der Oberfläche des Halbleitersubstrats 200 und an beiden Seitenwänden der Gateisolierschicht 202, der dotierten Polysiliziumschicht 204 und der Metallsilizidschicht 206 mit Hilfe eines Reoxidierungsprozesses ausgebildet. Da die abdeckende Isolierschicht 208 aus Siliziumnitrid (Si3N4) oder aus Siliziumoxynitrid (SiON) gebildet ist, wird die Zwischenschicht-GPOX-Schicht 210 nicht auf der Oberfläche und den Seitenwänden der abdeckenden Isolierschicht 208 während des Reoxidationsprozesses ausgebildet. Die Zwischen-GPOX-Schicht 210 ist dünn, beispielsweise dünner als 100 Å.
  • Nachfolgend werden Fremdstoffionen 245 mit niedriger Konzentration in das Halbleitersubstrat 200 an beiden Seiten der in ein Muster gebrachten abdeckenden Isolierschicht 208, der Metallsilizidschicht 206 und der dotierten Polysiliziumschicht 204 implantiert, um eine Übergangszone zu bilden.
  • Gemäß Fig. 4B wird eine Isolierschicht zur Bildung eines Abstandshalters (nicht gezeigt) auf dem Halbleitersubstrat 200 niedergeschlagen. Die Isolierschicht für den Abstandshalter wird anisotrop überlagernd geätzt (blanket etched), wodurch ein Abstandshalter 220 an beiden Seitenwänden der in ein Muster gebrachten abdeckenden Isolierschicht 208, der in ein Muster gebrachten Metallsilizidschicht 206 und der in ein Muster gebrachten dotierten Polysiliziumschicht 204 ausgebildet wird. Der Abstandshalter 220 wird aus dem gleichen Material wie das Material zur Herstellung der abdeckenden Isolierschicht 208 ähnlich wie bei der ersten Ausführungsform hergestellt. Die Zwischen-GPOX-Schicht 210 verbleibt zwischen dem Abstandshalter 220 und den Seitenwänden der Metallsilizidschicht 206 und der dotierten Polysiliziumschicht 204 und auch zwischen dem Abstandshalter 220 und dem Halbleitersubstrat 200. Ferner kann die Zwischen-GPOX-Schicht 210 an anderen Bereichen des Halbleitersubstrats 200 teilweise oder vollständig beseitigt werden, wenn der Abstandshalter 220 ausgebildet wird. Bei der zweiten Ausführungsform wird eine Struktur, die einen Stapel enthält, bestehend aus der Gateisolierschicht 202, der dotierten Polysiliziumschicht 204, der Metallsilizidschicht 206 und der abdeckenden Isolierschicht 205 und der die Zwischen- GPOX-Schicht 210 und den Abstandshalter 220 enthält, der auf beiden Seitenwänden des Stapels ausgebildet ist, als eine Gateelektrodenstruktur 230 bezeichnet.
  • Als nächstes wird eine äußere GPOX-Schicht 240 auf der Oberfläche des Halbleitersubstrats 200 ausgebildet, an welcher die Gateelektrodenstruktur 230 ausgebildet ist. Die äußere GPOX-Schicht 240 wird in einer Dicke von weniger als 100 Å, bevorzugt weniger als 50 Å ausgebildet.
  • Es werden dann Fremdstoffionen 245 in das Halbleitersubstrat 200 an beiden Seiten der Gateelektrodenstruktur 230 implantiert. Da die äußere GPOX-Schicht 240 auf der Oberfläche des Halbleitersubstrats 200 ausgebildet wird, kann eine Beschädigung bei dem Ionenimplantationsprozess vermindert werden.
  • Wie in Fig. 4C gezeigt ist, werden Fremdstoffionen mit niedriger und mit hoher Konzentration implantiert, um eine ionenimplantierte Übergangszone zu bilden, wobei die Ionen aktiviert werden, um dadurch eine Übergangszone 250 zu bilden.
  • Gemäß Fig. 4C wird das Halbleitersubstrat 200 gereinigt, um Rückstände von einem Ätzprozeß, die auf der Oberfläche des Halbleitersubstrats 200 verblieben sind, zu beseitigen, und um gleichzeitig die äußere GPOX-Schicht 240 und die Zwischen- GPOX-Schicht 210 zu beseitigen, von denen Teile oder Abschnitte verbleiben. Ähnlich wie bei der ersten Ausführungsform wird eine Lösung, in der eine Pufferoxidätzlösung (BOE) (HF + NH4F) mit einer Standardreinigungslösung 1 (SC1) (NH4OH + H2O2 + H2O) gemischt ist, die Effekte an anderen Oxidschichten auf der Oberfläche des Halbleitersubstrats 200 minimal halten kann, als Reinigungslösung verwendet. Bevor der Reinigungsprozeß unter Verwendung der Lösung durchgeführt wird, in welcher eine BOE-Lösung mit einer SC1-Lösung gemischt wird, kann die Oberfläche des Halbleitersubstrats 200 vorbehandelt werden, und zwar unter Verwendung einer Hochtemperaturschwefelsäurelösung. Die zwischenliegende und auch die äußere GPOX-Schicht 210 und 240 und jeglicher Rückstand eines Ätzprozesses können gleichzeitig durch den Reinigungsprozeß beseitigt werden.
  • Danach wird, wie in Fig. 4D gezeigt ist, eine Ätzstoppschicht 260 aus Siliziumnitrid (Si3N4) und eine hochdichte Plasmaoxidschicht (HDP) 270 ausgebildet, welche einen Zwischenschichtdielektrikumfilm (ILD) bildet, auf der Oberfläche des resultierenden Halbleitersubstrats 100 niedergeschlagen.
  • Da die Ausbildung einer Struktur, die aus Siliziumoxid (SiO2) und Siliziumnitrid (Si3N4) auf dem Halbleitersubstrat 200 vermieden wird, ausgenommen an den Seitenwänden der Gateelektrodenstruktur 230, wird verhindert, daß Blasendefektstellen um die Gateelektrodenstruktur 230 herum entstehen, wenn die HDP-Oxidschicht 270 niedergeschlagen wird.
  • Obwohl ferner die Seitenwandzonen der Gateelektrodenstruktur 230 aus der Zwischen-GPOX-Schicht 210 gebildet sind, die aus Siliziumoxid (SiO2) gebildet ist, und der Abstandshalter 220 vorhanden ist, der aus Siliziumnitrid (Si3N4) gebildet ist, ist der Abstandshalter 220 dicker als die Zwischen-GPOX-Schicht 210, wodurch Blasendefektstellen verhindert werden.
  • Ferner kann bei der zweiten Ausführungsform eine Beschädigung, verursacht während des Ätzprozesses, um die dotierte Polysiliziumschicht 204, die Metallsilizidschicht 206 und die abdeckende Isolierschicht 208 in eine Muster zu bringen, geheilt werden, indem die Zwischen-GPOX-Schicht 210 ausgebildet wird.
    • Ausführungsform 3
  • Die Fig. 5A und 5B veranschaulichen Schnittdarstellungen von Prozessen gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Gemäß Fig. 5A sind eine Gateisolierschicht 302, eine dotierte Polysiliziumschicht 304, eine Metallsilizidschicht 306 und eine abdeckende Isolierschicht 308 in Aufeinanderfolge auf einem Halbleitersubstrat 300 aufgestapelt und Abschnitte der Schichten 302, 304, 306 und 308 werden in ein Muster gebracht. Anschließend werden Fremdstoffionen mit niedriger Konzentration in das Halbleitersubstrat 300 an beiden Seiten der in ein Muster gebrachten abdeckenden Isolierschicht 308, der Metallsilizidschicht 306 und der dotierten Polysiliziumschicht 304 implantiert, um eine Übergangszone zu bilden. Als nächstes wird unter Verwendung eines gut bekannten Verfahrens ein Abstandshalter 310 auf beiden Seitenwänden der in ein Muster gebrachten abdeckenden Isolierschicht 308, der in ein Muster gebrachten Metallsilizidschicht 306 und der in ein Muster gebrachten dotierten Polysiliziumschicht 304 ausgebildet, wodurch eine Gateelektrodenstruktur 320 hergestellt wird. Es werden dann Fremdstoffionen mit hoher Konzentration in das Halbleitersubstrat 300 an beiden Seiten der Gateelektrodenstruktur 320 implantiert und es werden dann die in das Halbleitersubstrat 300 implantierten Fremdstoffionen aktiviert, um dadurch eine Übergangszone 330 zu bilden. Eine Ätzstoppschicht 340, die in bevorzugter Weise aus Siliziumnitrid (Si3N4) besteht, wird dann auf der Oberfläche des Halbleitersubstrats 300 ausgebildet. Bevor die Ätzstoppschicht 340 ausgebildet wird, kann die Oberfläche des Halbleitersubstrats 300 unter Verwendung einer Hochtemperaturschwefelsäurelösung gereinigt werden.
  • Als nächstes wird, wie in Fig. 5B gezeigt ist, eine hochdichte Plasmaoxidschicht (HDP) 350 als ein Zwischenschichtdielektrikumfilm (ILD) auf der Ätzstoppschicht 340 niedergeschlagen.
  • Gemäß der dritten Ausführungsform wird keine Gate-Polysiliziumschicht (GPOX) ausgebildet und somit wird die Ausbildung einer Struktur aus Siliziumoxid (SiO2) und aus Siliziumnitrid (Si3N4) auf dem Halbleitersubstrat 300 vermieden, wenn die HDP-Oxidschicht 350 niedergeschlagen wird. Es werden daher Blasendefektprobleme vermieden.
  • Ausführungsform 4
  • Die Fig. 6A und 6B veranschaulichen Schnittansichten von Prozessen gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Gemäß Fig. 6A werden eine Gateisolierschicht 402, eine dotierte Polysiliziumschicht 404, eine Metallsilizidschicht 406 und eine abdeckende Isolierschicht 408 aufeinanderfolgend auf ein Halbleitersubstrat 400 aufgestapelt und es werden Abschnitte der Schichten 402, 404, 406 und 408 in ein Muster gebracht. Als nächstes wird die Oberfläche des Halbleitersubstrats 400, um eine Beschädigung auf Grund des Musterbildungsprozesses zu heilen, reoxidiert, wodurch eine Gate-Polysiliziumschicht (GPOX) 410 auf der Oberfläche des Halbleitersubstrats 400 gebildet wird und auch an beiden Seitenwänden der Gateisolierschicht 402, der dotierten Polysiliziumschicht 404 und der Metallsilizidschicht 406. Die GPOX- Schicht 410 ist dünn, beispielsweise dünner als 100 Å. Nachfolgend werden Fremdstoffionen mit niedriger Konzentration in das Halbleitersubstrat 400 an beiden Seiten der in ein Muster gebrachten abdeckenden Isolierschicht 408, der Metallsilizidschicht 406 und der dotierten Polysiliziumschicht 404 implantiert, um eine Übergangszone zu bilden. Als nächstes wird unter Anwendung eines gut bekannten Verfahrens ein Abstandshalter 420 an beiden Seitenwänden der in ein Muster gebrachten abdeckenden Isolierschicht 408, der in ein Muster gebrachten Metallsilizidschicht 406 und der in ein Muster gebrachten dotierten Polysiliziumschicht 404 ausgebildet, wodurch eine Gateelektrodenstruktur 430 gebildet wird, die eine Gateisolierschicht 402, die dotierte Polysiliziumschicht 404, die Metallsilizidschicht 406 und die abdeckende Isolierschicht 408, die GPOX-Schicht 410 und den Abstandshalter 420 enthält. Als nächstes werden Fremdstoffionen mit hoher Konzentration in das Halbleitersubstrat 400 an beiden Seiten der Gateelektrodenstruktur 430 implantiert, um dadurch eine Übergangszone 440 zu bilden.
  • Gemäß Fig. 6B wird eine Ätzstoppschicht 450 aus Siliziumnitrid (Si3N4) auf der Oberfläche des Halbleitersubstrats 400 gebildet und es wird eine hochdichte Plasmaoxidschicht (HDP) 460 als Zwischenschichtdielektrikumfilm (ILD) auf der Ätzstoppschicht 450 niedergeschlagen.
  • Da der Schritt der Ausbildung einer GPOX-Schicht nicht nach der Ausbildung der Gateelektrodenstruktur 430 und vor der Ausbildung der Ätzstoppschicht 450 durchgeführt wird, wird keine Gate-Polysiliziumschicht (GPOX) ausgebildet, es wird die Ausbildung einer Struktur aus Siliziumoxid (SiO2) und aus Siliziumnitrid (Si3N4) auf dem Halbleitersubstrat 400 vermieden, wenn die HDP-Oxidschicht 460 niedergeschlagen wird. Es können somit Blasendefektprobleme verhindert werden.
  • Obwohl ferner die Seitenwände (das heißt die Abstandshalter) der Gateelektrodenstruktur 430 aus der GPOX-Schicht 410 gebildet sind, die aus Siliziumoxid (SiO2) und dem Abstandshalter 420 aus Siliziumnitrid (Si3N4) gebildet sind, ist der Abstandshalter 420 dicker als die GPOX-Schicht 410 und es treten daher keine Blasendefektstellen auf.
  • Die vorliegende Erfindung ist nicht auf die erste bis vierte Ausführungsform beschränkt. Beispielsweise werden eine Polysiliziumschicht, die mit einem Elektrodenmaterial der Gateelektrodenstruktur dotiert ist, und eine Metallsilizidschicht in bevorzugter Weise bei der ersten bis vierten Ausführungsform verwendet, es können jedoch auch verschiedene leitende Schichten verwendet werden.
  • Wie oben beschrieben wurde, wird gemäß den vielfältigen Ausführungsformen der vorliegenden Erfindung eine GPOX-Schicht entweder mit Hilfe eines Reinigungsprozesses entfernt oder wird gar nicht ausgebildet. Daher wird die GPOX-Schicht und die Ätzstoppschicht nicht auf dem Halbleitersubstrat gestapelt, wenn die HDP-Oxidschicht niedergeschlagen wird, und es wird somit das Entstehen von Blasendefektstellen verhindert, wodurch die elektrischen Eigenschaften einer Halbleitervorrichtung verbessert werden.
  • Es wurden bevorzugte Ausführungsform der vorliegenden Erfindung hier offenbart und, obwohl spezifische Ausdrücke verwendet wurden, sollen diese lediglich in einem gattungsmäßigen und beschreibenden Sinn interpretiert werden und bedeuten keine Einschränkung. Es sei daher darauf hingewiesen, daß für Fachleute vielfältige Änderungen in der Form und in Einzelheiten vorgenommen werden können, ohne dadurch den Rahmen der vorliegenden Erfindung, wie er durch die folgenden Ansprüche festgehalten ist, zu verlassen.

Claims (20)

1. Verfahren zur Herstellung einer Halbleitervorrichtung, wonach:
eine Gate-Elektrodenstruktur auf einer Oberfläche eines Halbleitersubstrats ausgebildet wird;
eine Gate-Polyoxidschicht (GPOX) auf einer Oberfläche der Gate-Elektrodenstruktur und auf dem Halbleitersubstrat niedergeschlagen wird;
die Oberfläche des Halbleitersubstrats gereinigt wird, um jeglichen Rückstand und die GOPX Schicht zu beseitigen;
eine Ätz-Stoppschicht auf der Oberfläche der Gate-Elektrodenstruktur und dem Halbleitersubstrat ausgebildet wird; und
eine hochdichte Plasmaoxidschicht (HDP) auf der Ätzstoppschicht niedergeschlagen wird.
2. Verfahren nach Anspruch 1, bei dem das Reinigen der Oberfläche des Halbleitersubstrats unter Verwendung einer Lösung durchgeführt wird, in der eine Puffer-Oxid-Ätzlösung (BOE) (HF + NH4F) mit einer Standardreinigungslösung 1 (SC1) (NH4OH + H2O2 + H2O) gemischt ist.
3. Verfahren nach Anspruch 1, wonach ferner: die Oberfläche des Halbleitersubstrats unter Verwendung einer Hochtemperatur- Schwefelsäurelösung vorbehandelt wird, nachdem die Gate-Elektrodenstruktur ausgebildet worden ist, und bevor die Oberfläche des Halbleitersubstrats gereinigt wird.
4. Verfahren nach Anspruch 1, bei dem die Ausbildung der Gate-Elektrodenstruktur folgendes umfaßt:
sequentielles Ausbilden einer Gateisolierschicht, einer leitenden Schicht und einer abdeckenden Isolierschicht auf dem Halbleitersubstrat;
Musterausbildung der abdeckenden Isolierschicht und der leitenden Schicht; und
Ausbilden eines Abstandshalters an beiden Seitenwänden der abdeckenden Isolierschicht und der leitenden Schicht.
5. Verfahren nach Anspruch 4, wonach ferner:
Fremdstoffionen mit einer niedrigen Konzentration in das Halbleitersubstrat an beiden Seiten der in ein Muster gebrachten abdeckenden Isolierschicht und der in ein Muster gebrachten leitenden Schicht implantiert werden und zwar nach der Musterausbildung der abdeckenden Isolierschicht und der leitenden Schicht und vor der Ausbildung des Abstandshalters an beiden Seitenwänden der abdeckenden Isolierschicht und der leitenden Schicht; und
Ausbilden einer Übergangszone durch Implantieren von Fremdstoffionen mit hoher Konzentration in das Halbleitersubstrat an beiden Seiten des Abstandshalters nach der Ausbildung des Abstandshalters.
6. Verfahren nach Anspruch 1, bei dem die GPOX Schicht in einer Dicke von weniger als 100 Å ausgebildet wird.
7. Verfahren nach Anspruch 5, wonach ferner: eine Zwischen-GPOX-Schicht auf der Oberfläche des Halbleitersubstrats und an beiden Seitenwänden der leitenden Schicht und der Gateisolierschicht nach der Mustergestaltung der abdeckenden Isolierschicht und der leitenden Schicht und vor der Implantierung von Fremdstoffionen mit der niedrigen Konzentration in das Halbleitersubstrat, ausgebildet wird.
8. Verfahren nach Anspruch 7, wonach die Zwischen-GPOX-Schicht in einer Dicke von weniger als 100 Å ausgebildet wird.
9. Verfahren nach Anspruch 7, wonach die Zwischen-GPOX-Schicht mit Hilfe eines thermischen Oxidationsverfahrens hergestellt wird.
10. Verfahren zur Herstellung einer Halbleitervorrichtung, wonach:
eine Gate-Elektrodenstruktur auf einer Oberfläche eines Halbleitersubstrats ausgebildet wird;
auf einer Oberfläche der Gate-Elektrodenstruktur und auf dem Halbleitersubstrat eine Ätzstoppschicht ausgebildet wird; und
eine hochdichte Plasmaoxidschicht (HDP) auf der Ätzstoppschicht niedergeschlagen wird.
11. Verfahren nach Anspruch 10, wonach ferner: die Oberfläche des Halbleitersubstrats nach der Ausbildung der Gate-Elektrodehstruktur und vor der Ausbildung der Ätzstoppschicht gereinigt wird.
12. Verfahren nach Anspruch 10, wonach das Ausbilden der Gate-Elektrodenstruktur folgendes umfaßt:
sequentielles Ausbilden einer Gateisolierschicht, einer leitenden Schicht und einer abdeckenden Isolierschicht auf dem Halbleitersubstrat;
Mustergestalten der abdeckenden Isolierschicht und der leitenden Schicht; und
Ausbilden eines Abstandshalters an beiden Seitenwänden der abdeckenden Isolierschicht und der leitenden Schicht.
13. Verfahren nach Anspruch 12, wonach ferner:
Fremdstoffionen mit niedriger Konzentration in das Halbleitersubstrat an beiden Seiten der in ein Muster gebrachten abdeckenden Isolierschicht und der in ein Muster gebrachten leitenden Schicht implantiert werden und zwar nach der Mustergestaltung der abdeckenden Isolierschicht und der leitenden Schicht und vor der Ausbildung des Abstandshalters an beiden Seitenwänden der abdeckenden Isolierschicht und der leitenden Schicht; und
eine Übergangszone durch Implantieren von Fremdstoffionen mit hoher Konzentration in das Halbleitersubstrat an beiden Seiten des Abstandshalters ausgebildet wird.
14. Verfahren nach Anspruch 13, wonach ferner: eine Gate-Polyoxidschicht (GPOX) auf der Oberfläche des Halbleitersubstrats und an beiden Seitenwänden der leitenden Schicht und der Gateisolierschicht nach der Mustergestaltung der abdeckenden Isolierschicht und der leitenden Schicht und vor der Implantation der Fremdstoffionen mit der niedrigen Konzentration in das Halbleitersubstrat ausgebildet wird.
15. Verfahren nach Anspruch 14, wonach die GPOX Schicht in einer Dicke von weniger als 100 Å hergestellt wird.
16. Verfahren nach Anspruch 14, bei dem die GPOX Schicht mit Hilfe eines thermischen Oxidationsverfahrens hergestellt wird.
17. Halbleitervorrichtung, mit:
einem Halbleitersubstrat;
einer Gate-Elektrodenstruktur, die auf einer Oberfläche des Halbleitersubstrats ausgebildet ist;
einer Ätzstoppschicht, welche das Halbleitersubstrat bedeckt und auch die Oberfläche der Gate-Elektrodenstruktur bedeckt; und
einer hochdichten Plasmaoxidschicht (HDP), die auf der Ätzstoppschicht ausgebildet ist.
18. Vorrichtung nach Anspruch 17, bei der die Gate-Elektrodenstruktur folgendes enthält:
eine auf dem Halbleitersubstrat ausgebildete Gateisolierschicht;
eine auf der Gateisolierschicht ausgebildete leitende Schicht;
eine auf der leitenden Schicht ausgebildete abdeckende Isolierschicht; und
einen an beiden Seitenwänden der leitenden Schicht und der abdeckenden Isolierschicht ausgebildeten Abstandshalter.
19. Vorrichtung nach Anspruch 18, ferner mit: einer Gate-Polyoxidschicht (GPOX) auf dem Halbleitersubstrat und an beiden Seitenwänden der leitenden Schicht und der Gateisolierschicht und zwischen der leitenden Schicht und der abdeckenden Isolierschicht.
20. Vorrichtung nach Anspruch 18, bei der GPOX Schicht in einer Dicke von weniger als 100 Å ausgebildet ist.
DE10235793A 2001-08-07 2002-08-05 Verfahren zur Herstellung einer Halbleitervorrichtung (MOS-Transistor) Expired - Lifetime DE10235793B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0047456A KR100438772B1 (ko) 2001-08-07 2001-08-07 버블 디펙트를 방지할 수 있는 반도체 소자의 제조방법
KR01-47456 2001-08-07

Publications (2)

Publication Number Publication Date
DE10235793A1 true DE10235793A1 (de) 2003-03-06
DE10235793B4 DE10235793B4 (de) 2009-08-20

Family

ID=19712942

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10235793A Expired - Lifetime DE10235793B4 (de) 2001-08-07 2002-08-05 Verfahren zur Herstellung einer Halbleitervorrichtung (MOS-Transistor)

Country Status (4)

Country Link
US (2) US6599792B2 (de)
JP (1) JP2003142687A (de)
KR (1) KR100438772B1 (de)
DE (1) DE10235793B4 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890824B2 (en) * 2001-08-23 2005-05-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
KR100426485B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
KR100453908B1 (ko) * 2002-07-23 2004-10-20 아남반도체 주식회사 반도체 소자의 산화막 식각용 화학 용액
US6756619B2 (en) * 2002-08-26 2004-06-29 Micron Technology, Inc. Semiconductor constructions
US7022561B2 (en) * 2002-12-02 2006-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device
KR100955929B1 (ko) 2003-07-25 2010-05-03 주식회사 하이닉스반도체 반도체소자의 게이트 버퍼스페이서 형성방법
KR100610436B1 (ko) * 2003-12-23 2006-08-08 주식회사 하이닉스반도체 게이트 산화막의 열화 억제 방법
KR100785004B1 (ko) * 2005-01-21 2007-12-11 삼성전자주식회사 반도체 소자의 제조방법
US7528028B2 (en) * 2005-06-17 2009-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Super anneal for process induced strain modulation
TWI401802B (zh) * 2005-06-30 2013-07-11 Samsung Display Co Ltd 薄膜電晶體板及其製造方法
CN102569081B (zh) * 2010-12-22 2015-07-08 中芯国际集成电路制造(上海)有限公司 用于制作应变半导体器件结构的方法
CN102938378B (zh) * 2011-08-16 2015-06-17 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法
KR102157839B1 (ko) * 2014-01-21 2020-09-18 삼성전자주식회사 핀-전계효과 트랜지스터의 소오스/드레인 영역들을 선택적으로 성장시키는 방법
CN106601679B (zh) * 2015-10-15 2019-09-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN108109922B (zh) * 2017-12-19 2019-01-22 武汉新芯集成电路制造有限公司 一种降低mos管应力效应的方法
CN111883423A (zh) * 2020-07-08 2020-11-03 上海华虹宏力半导体制造有限公司 Igbt器件的制作方法
CN113539809B (zh) * 2021-07-19 2023-07-04 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0234244A3 (de) * 1986-01-24 1989-11-15 Siemens Aktiengesellschaft Verfahren um vertikale Seitenwände und Böden von Vertiefungen zu dotieren
DE4306565C2 (de) * 1993-03-03 1995-09-28 Telefunken Microelectron Verfahren zur Herstellung eines blauempfindlichen Photodetektors
US6022799A (en) * 1995-06-07 2000-02-08 Advanced Micro Devices, Inc. Methods for making a semiconductor device with improved hot carrier lifetime
US5925918A (en) * 1997-07-30 1999-07-20 Micron, Technology, Inc. Gate stack with improved sidewall integrity
DE19832329A1 (de) * 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JPH1197529A (ja) * 1997-09-16 1999-04-09 Sony Corp 半導体装置の製造方法
KR19990030993A (ko) * 1997-10-08 1999-05-06 윤종용 고속동작을 위한 모스트랜지스터구조
KR100264773B1 (ko) * 1998-04-02 2000-09-01 윤종용 자기 정렬된 콘택홀을 갖는 반도체 장치의제조 방법
DE19821999A1 (de) * 1998-05-15 1999-11-18 Siemens Ag SOI-Halbleiteranordnung und Verfahren zur Herstellung derselben
US6165880A (en) * 1998-06-15 2000-12-26 Taiwan Semiconductor Manufacturing Company Double spacer technology for making self-aligned contacts (SAC) on semiconductor integrated circuits
US6323103B1 (en) * 1998-10-20 2001-11-27 Siemens Aktiengesellschaft Method for fabricating transistors
KR100307287B1 (ko) * 1998-11-20 2001-12-05 윤종용 반도체장치의패드제조방법
JP2000156497A (ja) * 1998-11-20 2000-06-06 Toshiba Corp 半導体装置の製造方法
JP4411677B2 (ja) * 1999-02-15 2010-02-10 ソニー株式会社 半導体装置の製造方法
US6420250B1 (en) * 2000-03-03 2002-07-16 Micron Technology, Inc. Methods of forming portions of transistor structures, methods of forming array peripheral circuitry, and structures comprising transistor gates
US6500678B1 (en) * 2001-12-21 2002-12-31 Texas Instruments Incorporated Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing

Also Published As

Publication number Publication date
KR20030013122A (ko) 2003-02-14
US20030205784A1 (en) 2003-11-06
US20030030077A1 (en) 2003-02-13
DE10235793B4 (de) 2009-08-20
US6841851B2 (en) 2005-01-11
JP2003142687A (ja) 2003-05-16
KR100438772B1 (ko) 2004-07-05
US6599792B2 (en) 2003-07-29

Similar Documents

Publication Publication Date Title
DE69513501T2 (de) Niedrige dielektrizitätskonstanten-schichtentechnik
DE69623679T2 (de) Verfahren zur Herstellung einer Grabenstruktur für die Isolation in einer integrierten Schaltung
DE69617849T2 (de) Halbleiter-Kondensator und Verfahren zu seiner Herstellung
EP0645808B1 (de) Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat
DE10235793B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung (MOS-Transistor)
DE60124369T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer STI-Struktur
DE69220644T2 (de) Herstellung von Dielektrika in Halbleitervorrichtungen
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE69429978T2 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Isolationszonen
DE10235986A1 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE4127967A1 (de) Mos-transistor mit gate-drain-elektrodenueberlapp und verfahren zu seiner herstellung
DE69222390T2 (de) Herstellungsverfahren eines selbstjustierenden Kontakts
DE19817486A1 (de) Reinigungszusammensetzung für die Herstellung von Halbleitervorrichtungen und ein Verfahren zur Herstellung von Halbleitervorrichtungen mittels derselben
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE3689971T2 (de) Herstellung einer halbleiteranordnung.
DE10256978A1 (de) Verfahren zum Herstellen einer Flashspeicherzelle
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
DE10246682A1 (de) Halbleiter-Vorrichtung
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE19525576B4 (de) Verfahren zur Herstellung eines Dünnfilmtransistors
DE69611632T2 (de) Planare Isolation für integrierte Schaltungen
DE10109778A1 (de) Hohlraumstruktur und Verfahren zum Herstellen einer Hohlraumstruktur
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right