DE69513501T2 - Niedrige dielektrizitätskonstanten-schichtentechnik - Google Patents

Niedrige dielektrizitätskonstanten-schichtentechnik

Info

Publication number
DE69513501T2
DE69513501T2 DE69513501T DE69513501T DE69513501T2 DE 69513501 T2 DE69513501 T2 DE 69513501T2 DE 69513501 T DE69513501 T DE 69513501T DE 69513501 T DE69513501 T DE 69513501T DE 69513501 T2 DE69513501 T2 DE 69513501T2
Authority
DE
Germany
Prior art keywords
layer
glass
spin
interconnects
metallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69513501T
Other languages
English (en)
Other versions
DE69513501D1 (de
Inventor
Robin Cheung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Application granted granted Critical
Publication of DE69513501D1 publication Critical patent/DE69513501D1/de
Publication of DE69513501T2 publication Critical patent/DE69513501T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Organic Insulating Materials (AREA)
  • Inorganic Insulating Materials (AREA)

Description

    Technisches Gebiet
  • Die vorliegende Erfindung betrifft im allgemeinen metallische Zwischenverbindungen, die in der Halbleitertechnologie verwendet werden, und insbesondere die Herstellung von metallischer Zwischenverbindungen im Sub-Mikrometerbereich mit einer Verringerung der Kapazitanz.
    • Hintergrund der Erfindung
  • Während der letzten 30 Jahre verwendet die Halbleiterindustrie das auf dem auf Aluminium-Siliziumdioxid basierende System. Aufgrund der stetig anwachsenden Anforderungen an die Leistungsfähigkeit, scheint dieses System für die Erfüllung künftiger Erfordernisse unzureichend. Es wurden Technologien mit niedriger Dielektrizitätskonstante, deren bestes Material Luft ist, vorgeschlagen, um dem auf Aluminium basierenden System neues Leben einzuhauchen. Ferner wurden einige Vorschläge zum Wechsel der Leitersysteme von einer Aluminium-Basis zu einer Kupfer-Basis gemacht.
  • Die meisten vorgetragenen Lösungen sind beim Entwurf von Computern und auf dem Papier erfolgreich. Die vorliegende Erörterung konzentriert sich auf die praktischen Aspekte der Technologie. Die angesprochenen Hauptthemen sind: die Zeit bis zur Vermarktung, die Kosten der Anwendung und die Profite der Investitionen.
  • Die Informations- und die Unterhaltungsindustrie sind die Triebkraft hinter den stetig ansteigenden Leistungsverbesserungsanforderungen an IC-Designer und -Hersteller. Das bisher in der Industrie verwendete Aluminium-Siliziumdioxid-System scheint diese strengen Anforderungen nicht länger erfüllen zu können. Die Kunden verlangen nach größerer Leistungsfähigkeit und besserer Zuverlässigkeit. Basierend auf der Zusammenfassung der Leistung verschiedener Systeme gemäß Tabelle 1, wird deutlich, daß es wichtig ist, sich von dem grundlegenden Al-SiO&sub2;-System zu lösen, um Leistungsfähigkeit zu gewinnen. Die Tabelle 1 zeigt die relative RC-Zeitverzögerung verschiedener metallischer dielektrischer Systeme.
    • Tabelle 1 Relative Leistung verschiedener Systeme
  • Metall-Dielektrikum-System Relative RC-Verzögerung
  • Al-SiO&sub2; 1,0
  • al-k = 2 0,5
  • Cu-SiO&sub2; 0,67
  • Cu-k = 2 0,31
  • Al-k = 3,2 0,8
  • Al-k = 3,5 0,88
  • Das beste vorgeschlagene System ist ein Luftspalt(Luftbrücken)- Metallisierungssystem, da die relative dielektrische Konstante von Luft 1 ist. Dies schafft die bestmögliche RC-Verzögerung. Jedoch ist dieses System schwer herstellbar und die Qualität us schwer zu gewährleisten.
  • Um die optimale RC-Verzögerung zu erreichen, ist es erforderlich, die Kapazitanz zu verringern. Jedoch führt eine Verringerung des Abstands zwischen metallischen Zwischenverbindungen zu einer Erhöhung der Kapazitanz. Es ist daher ein Plan erforderlich, der die Herstellung von metallischen Sub-Mikrometer-Zwischenverbindungen bei gleichzeitiger Beibehaltung der optimalen RC-Verzögerung gewährleistet.
    • Beschreibung der Erfindung
  • Wie in Patentanspruch 1 definiert, schafft die Erfindung eine dielektrische Schichtstruktur, die eine erste Schicht metallischer Zwischenverbindungen in Halbleitervorrichtungen voneinander trennt und die erste Schicht metallischer Zwischenverbindungen von einer zweiten, darüberliegenden Schicht metallischer Zwischenverbindungen zum Herstellen elektrischen Kontakts mit der ersten Schicht metallischer Zwischenverbindungen trennt. Die dielektrische Schichtstruktur weist auf:
  • (a) eine Schicht aus einem organischen Aufschleuder-Glasmaterial, welche Spalte zwischen der ersten Schicht metallischer Zwischenverbindungen füllt;
  • (b) eine Schicht aus einem anorganischen Aufschleuder-Glasmaterial zum Ebnen, um die zweite Schicht metallischer Zwischenverbindungen zu tragen; und
  • (c) eine Schicht durch chemische Dampfablagerung (CVD) aufgebrachten Oxids, welche die organische Aufschleuder-Glasschicht und die anorganische Aufschleuder-Glasschicht voneinander trennt.
  • Da zum Bewirken lokaler und globaler Planarität mehrere Schichten anorganischer/organischer Aufschleuder-Glasmaterialien verwendet werden, wird eine CVD-Schicht aufgebracht, um die Schichten voneinander zu trennen und strukturelle Abstützung zu erreichen.
  • Die dielektrische Schichtstruktur erreicht dielektrische Konstanten in der Größenordnung von 3,36 bis 3,46 in vertikaler Richtung und ungefähr 3,2 in horizontaler Richtung. Dies ist eine Verringerung um 10 bis 15% gegenüber der bekannten einzelnen dielektrischen Schicht, die existierende im Handel erhältliche Materialien verwendet.
  • Andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der Lektüre der nachfolgenden detaillierten Beschreibung und den zugehörigen Zeichnungen, in denen gleiche Bezugszeichen in sämtlichen Figuren gleiche Elemente bezeichnen.
    • Kurzbeschreibung der Zeichnungen
  • Die in dieser Beschreibung genannten Zeichnungen sind nicht als maßstabsgerecht anzusehen, es sei denn, dies ist ausdrücklich angegeben. Ferner stellen die Zeichnungen nur einen Teil einer erfindungsgemäß hergestellten IC-Schaltung dar.
  • Die einzige Figur ist eine Querschnittsdarstellung der erfindungsgemäßen dielektrischen Schichtstruktur zur Darstellung der Vorrichtung bis zur zweiten Zwischenverbindungsschicht.
    • Beste Arten der Ausführung der Erfindung
  • Im folgenden wird ein spezifisches Ausführungsbeispiel der vorliegenden Erfindung näher beschrieben, das von den Erfindern gegenwärtig als beste Art der Durchführung der Erfindung angesehen wird. Alternative Ausführungsbeispiele werden gegebenenfalls ebenfalls beschrieben.
  • Erfindungsgemäß werden sowohl das organische, als auch das anorganische Aufschleuder-Glasmaterial (SOG) in Verbindung mit chemisch aufgedampftem (CVD) Oxid bei der Herstellung von Halbleitervorrichtungen verwendet. Das organische SOG ist im Grunde eines der neueren organischen Siloxan-SOG-Materialien, erhältlich von Allied Chemical und Hitachi Chemical, und zeigt eine relativ niedrige dielektrische Konstante (ungefähr 2,6). Diese neuen Materialien werden als Silesquioxane bezeichnet; die bei Allied Chemicals verwendete Bezeichnung ist XT-15, während die bei Hitachi Chemical verwendete Bezeichnung HSG-22095-R7 ist. Die Silesquioxane haben Methyl-, Ethyl-, Butyl- oder andere Alkyl-Funktionalitäten, um eine höhere Konzentration an Kohlenstoff zu erreichen als die älteren organischen SOG-Materialien. Aufgrund der höheren Kohlenstoffkonzentration können diese Materialien währen d des Öffnens von Vias nicht freigelegt werden, da das zum Entfernen von Photoresist während der Bildung der Vias verwendete O&sub2;-Plasma den Kohlenstoff oxidiert und Unregelmäßigkeiten in den Aluminium enthaltenden Zwischenverbindungen erzeugt. Es ist daher sehr große Sorgfalt vonnöten, wen das Material während des Öffnens von Vias freiliegt. Mangelnde Sorgfalt führt zu verunreinigten Vias. Andererseits weisen diese neuen Materialien gute Spaltfülleigenschaften und können Metallzwischenräume füllen.
  • Ein Rückätzen des SOG-Materials ist nach dem Brennen erforderlich, um zu gewährleisten, daß kein SOG-Material auf irgendwelchen hohen Stellen verbleibt. Das Rückätzen kann sehr kurz sein und ist so berechnet, daß es genau die aufgebrachte Menge entfernt. Aufgrund des Wesens des SOG-Materials neigt dieses dazu, sich in tieferen Bereichen in größerer Dicke anzusammeln als in höheren Bereichen, und somit entfernt das Rückätzen nur SOG-Material, das auf den hohen Stellen verbleibt, und entfernt nur eine geringe Menge in den tieferliegenden Bereichen.
  • Ein Liner mit einer siliziumreichen SiO&sub2;-Schicht ist üblicherweise zum Abschirmen der Vorrichtungen gegen Feuchtigkeit erforderlich. Ein derartiger Liner wird deckend auf den gesamten Wafer aufgebracht und dient als Feuchtigkeitssperre. Der Liner ist eine Schicht, die durch plasmaunterstützte chemische Dampfablagerung (PECVD) hergestellt ist und eine Dicke von ungefähr 1000 Å (10 Å = 1 mm) aufweist.
  • Die siliziumreiche SiO&sub2;-Schicht unterscheidet sich von reinem SiO&sub2; durch den Brechungsindex. Der Brechungsindex von reinem SiO&sub2; beträgt ungefähr 1,46 bis 1,5. Für eine gute und zuverlässige SOG- Schicht muß der Brechungsindex größer als 1,6 sein. Dies wird erreicht, indem mehr Silizium in der SiO&sub2;-Schicht vorgesehen wird, wobei die Feststellung, ob ausreichend Silizium vorhanden ist, leicht durch Messen des Brechungsindex der Schicht getroffen werden kann.
  • Es ist lediglich erforderlich, zu gewährleisten, daß das Ausbilden der Vias nicht zu einem Ätzen durch das organische SOG-Material hindurch und einem Freilegen desselben in den Vias führt. Ein dünnes CVD-Oxid, das durch plasmaunterstütztes CVD aufgebracht wurde, dient zum Abschirmen dieser Schicht in den Metallzwischenräumen. Bei typischen Herstellungsverfahren, wie in einer Reihe von an J. D. Haskell erteilten und der Anmeldering übertragenen US-Patenten offenbart und beschrieben (US-Patente 4 974 055, 4 977 108, 5 028 555, 5 055 427, 5 057 902 und 5 081 516), beträgt die durchschnittliche dielektrische Konstante ungefähr 3,2, wenn eine dünne SiO&sub2;- Schicht verwendet wird und das auf Siloxan basierende SOG erfindungsgemäß sandwichartig in den Metallzwischenräumen aufgenommen ist.
  • Ein anorganisches SOG dient dem globalen Ebene des Zwischenschichtdielektrikums. Die anorganischen SOG sind im wesentlichen Silikate und Wasserstoff-Silsesquioxan. Das Material kann das von Dow Corning hergestellte "Flowable Oxide" oder Tokyo Oka Typ 7 sein. Dies sind nicht rückätzende Arten von SOG. Die angegebene dielektrische Konstante dieser anorganischen SOG liegt bei ungefähr 3,2. Die maximale aufgeschleuderte Menge ist nicht größer als 6000 Å auf Topografie-Wafern, um Belastungsrisse zu vermeiden. Diese anorganischen SOG-Schichten sind von ihrer Natur her ziehbar, und die Gesamtdicke des SOG (organisch plus anorganisch) sollte unge fähr 1 um nicht übersteigen. Die PECVD-Schicht zwischen der organischen und der anorganischen SOG-Schicht dient der Entlastung.
  • Die anorganischen SOG-Materialien haben die Eigenschaft, daß sie sämtlich in die tieferliegenden Bereiche fließen und sehr wenig Material auf den höheren Bereichen belassen. Eine Ausnahme kann im (nicht dargestellten) Bereich des großen Metallpads bestehen. Nach dem Härten wird ein weiteres dünnes PECVD-Oxid aufgebracht, um die anorganische SOG-Schicht abzuschirmen und als Feuchtigkeitssperre zu dienen. Erneut wird eine zweite anorganische SOG- Schicht/PECVD-Kappe aufgebracht, um die korrekte Zwischenschicht- Dielektrikumdicke zu erhalten, wodurch eine isolierende Schichtstruktur gebildet wird, die im Vergleich mit den bekannten Einzel- Dielektrikummaterialien eine niedrige dielektrische Konstante aufweist.
  • Die fertiggestellte Struktur ist in der einzigen Figur dargestellt. Ein Siliziumsubstrat 10 trägt eine erste Zwischenverbindungsschicht mit mehreren Metallzwischenverbindungen 12, die durch einen Dielektrikumbereich 14 getrennt sind. Die metallischen Zwischenverbindungen 12 kontaktieren (nicht dargestellte) dotierte Bereiche im halbleitersubstrat 10. Nach dem Bilden und Definieren der metallischen Zwischenverbindungen 12, die üblicherweise Aluminium oder mit Silizium, Titan oder Kupfer dotiertes Aluminium aufweisen, werden sämtliche freiliegenden Bereiche zunächst mit einer ersten PECVD- Schicht 16 aus Siliziumoxid beschichtet. Es ist erkennbar, daß die Siliziumoxidschicht 16 den Boden der Bereiche 14 zwischen den metallischen Zwischenverbindungen 12 (d. h. das Siliziumsubstrat 10) und die Seiten und Oberseiten der metallischen Zwischenverbindungen beschichtet.
  • Danach wird eine Schicht 18 aus organischem Aufschleuder-Glasmaterial gebildet, die teilweise die Bereiche 14 zwischen den metallischen Zwischenverbindungen 12 füllt. Eine zweite PECVD-Siliziumoxidschicht 20 wird deckend auf die mit PECVD beschichteten metallischen Zwischenverbindungen 12 und die organische SOG-Schicht 18 aufgebracht. Eine erste anorganische SOG-Schicht 22 wird anschließend deckend auf der zweiten PECVD-Schicht 20 aufgebracht. Eine dritte PECVD-Siliziumoxidschicht 24 wird anschließend auf der ersten anorganischen SOG-Schicht 22 aufgebracht. Eine zweite anorganische SOG-Schicht 26 wird deckend auf der dritten PECVD-Schicht 24 zum Ebnen aufgebracht.
  • Eine zweite Zwischenverbindungsschicht 28 wird anschließend auf der zweiten, die erste Schicht metallischer Zwischenverbindungen 12 anorganischen SOG-Schicht 26 ausgebildet und strukturiert.
  • Die bei der Durchführung der Erfindung nützlichen typischen Rückätzbedingungen beinhalten die herkömmlichen Oxid-Ätzprozesse, die auf ein Verhältnis von nahezu 1 : 1 optimiert sind, das heißt, das SOG wird mit derselben Rate geätzt wie die Oxid-Abschirmschicht. Eine geringfügig schnellere Oxid-Ätzrate wird zur besseren Planaritätskontrolle bevorzugt. Typische Chemikalien sind CF&sub4;, CHF&sub3;, Ar und O&sub2;. Die Menge des Rückätzens ist so optimiert, daß das SOG von den hohen Stellen entfernt wird, um sicherzustellen, daß kein SOG in den Öffnungsbereichen der Vias freiliegt.
  • Die durchschnittliche dielektrische Konstante ist eine Funktion der Topografie und reicht von 3,36 bis 3,46 in vertikaler Richtung und beträgt ungefähr 3,2 in horizontaler Richtung. Dies schafft eine RC- Verringerung zwischen 10 und 15% gegenüber der bekannten Lösung unter Verwendung existierender handelsüblicher Materialien.
  • Für diese Technologie sind keine neuen Geräte erforderlich und die erforderlichen Materialien liegen vor.
  • Die Erfindung verwendet die besten gegenwärtig verfügbaren Materialien mit niedriger dielektrischer Konstante und verwendet sie entsprechend ihren Eigenschaften. Der Prozess des Bildens der erfindungsgemäßen Struktur ist aufgrund der zusätzlichen Zahl von Schritten, die zur Bildung der dielektrischen Schichtstruktur erforderlich sind, recht umständlich. Andererseits werden die Materialien nicht über ihre Fähigkeiten hinaus beansprucht und es wird eine Struktur mit relativ niedrigem dielektrischer Konstante erhalten.
    • Industrielle Anwendbarkeit
  • Der eine Schichtstruktur mit geringer dielektrischer Konstante vorsehende Ansatz zur Annäherung an die Sub-0,5-Mikrometer-Technologie soll in der Siliziumverarbeitung Anwendung finden.
  • Die vorhergehende Beschreibung des bevorzugten Ausführungsbeispiels der vorliegenden Erfindung diente der Darstellung und Beschreibung. Sie ist nicht umfassend oder die Erfindung auf die genaue beschriebene Form beschränkend zu verstehen. Dem Fachmann sind einige Modifikationen und Varianten ersichtlich. Es ist möglich, die Erfindung in anderen Herstellungsverfahren, in MOS oder Bipolar- Verfahren auszuführen. Ähnlich kann jeder beschriebene Verfahrensschritt durch andere Schritte ersetzt werden, um das gleiche Ergebnis zu erzielen. Die Erfindung wurde gewählt und beschrieben, um die Prinzipien der Erfindung und ihre praktische Anwendung bestmöglich zu beschreiben, um so andere Fachleute in die Lage zu versetzen, die Erfindung in Zusammenhang mit mehreren Ausführungsbeispielen und verschiedenen Modifikationen zu verstehen, wie sie der beabsichtigten Verwendung entsprechen. Der Rahmen der Erfindung ist durch die beigefügten Ansprüche definiert.

Claims (1)

1. Dielektrische Schichtstruktur, die eine erste Schicht metallischer Zwischenverbindungen (12) in Halbleitervorrichtungen voneinander trennt und die erste Schicht metallischer Zwischenverbindungen (12) von einer zweiten, darüberliegenden Schicht metallischer Zwischenverbindungen (28) zum Herstellen elektrischen Kontakts mit der ersten Schicht metallischer Zwischenverbindungen trennt, wobei die dielektrische Schichtstruktur aufweist:
eine erste Isolierschicht (16), die sämtliche freiliegenden Metallflächen der ersten metallischen Zwischenverbindungsschicht (12) und freiliegenden Flächen des Halbleiters (10) bedeckt; ein organisches Aufschleuder-Glasmaterial (18), das in dem Raum zwischen metallischen Zwischenverbindungen der ersten Schicht metallischer Zwischenverbindungen (12) angeordnet ist und diesen nur teilweise ausfüllt und obere Bereiche der mit der Isolierschicht (16) bedeckten metallischen Zwischenverbindungen frei läßt; und eine darüberliegende Schicht eines anorganischen Aufschleuder-Glasmaterials (22);
dadurch gekennzeichnet, daß die dielektrische Schichtstruktur gebildet ist aus:
(a) der ersten Isolierschicht (16), die eine erste durch plasmaunterstützte chemische Dampfablagerung erzeugte Oxidschicht (16) mit siliziumreichem Siliziumdioxid ist, eine Dicke von ungefähr 100 nm hat und eine Feuchtigkeitssperre bildet;
(b) wobei das organische Aufschleuder-Glasmaterial (18) im wesentlichen ein Silsesquioxan mit einer dielektrischen Konstante von ungefähr 2, 6 ist;
(c) einer zweiten Isolierschicht (20), die auf oberen Bereichen der mit der Isolierschicht (16) bedeckten metallischen Zwischenverbindungen (12) und auf dem organischen Aufschleuder-Glasmaterial (18) ausgebildet ist, wobei die zweite Isolierschicht (20) eine zweite durch plasmaunterstützte chemische Dampfablagerung erzeugte Oxidschicht (20) mit siliziumreichem Siliziumdioxid ist und eine Dicke von ungefähr 100 nm hat;
wobei die Schichten (a), (b) und (c) eine durchschnittliche dielektrische Konstante von ungefähr 3, 2 haben;
(d) wobei die überlagernde anorganische Aufschleuder-Glasschicht (22) aus einem ersten anorganischen Aufschleuder-Glas (22) besteht, das im wesentlichen aus Silikat oder Wasserstoff-Silsesquioxan mit einer dielektrischen Konstante von ungefähr 3, 2 besteht, wobei die erste anorganische Aufschleuder-Glasschicht (22) die zweite durch plasmaunterstützte chemische Dampfablagerung erzeugte Oxidschicht (20) bedeckt und sich in einige der Räume zwischen metallischen Zwischenverbindungen der ersten Schicht (12) metallischer Zwischenverbindungen erstreckt;
wobei die Schicht (c) zwischen den Schichten (b) und (d) der Spannungsentlastung dient, und wobei die Schichten (a), (b), (c) und (d) eine durchschnittliche dielektrische Konstante von ungefähr 3, 2 in Verbindung mit dem Bereich der dielektrischen Schichtstruktur, welche die erste Schicht der metallischen Zwischenverbindungen voneinander trennt, aufweisen;
(e) einer dritten durch plasmaunterstützte chemische Dampfablagerung erzeugte Oxidschicht (24) mit siliziumreichem Siliziumdioxid, die die erste anorganische Aufschleuder-Glasschicht (22) bedeckt, eine Dicke von ungefähr 100 nm hat und eine Feuchtigkeitssperre bildet; und
(f) einer zweiten anorganischen Aufschleuder-Glasschicht (26), die im wesentlichen aus Silikat oder Wasserstoff-Silsesquioxan mit einer dielektrischen Konstante von ungefähr 3, 2 besteht, wobei die zweite anorganische Aufschleuder-Glasschicht (26) die zweite durch plasmaunterstützte chemische Dampfablagerung erzeugte Oxidschicht (24) bedeckt und eine Planarisierung zum Tragen der zweiten Schicht metallischer Zwischenverbindungen (28) bewirkt;
wobei die Schicht (f) eine Dicke von weniger als ungefähr 600 nm hat, und wobei die Schichten (a), (b), (c), (d), (e) und (f) eine durchschnittliche dielektrische Konstante von ungefähr 3, 36 bis 3, 46 in Verbindung mit dem zweiten Bereich der dielektrischen Schichtstruktur, welcher die erste Schicht der metallischen Zwischenverbindungen von der zweiten, darüberliegenden Schicht metallischer Zwischenverbindungen trennt, aufweisen.
DE69513501T 1994-10-28 1995-09-29 Niedrige dielektrizitätskonstanten-schichtentechnik Expired - Fee Related DE69513501T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/330,871 US5534731A (en) 1994-10-28 1994-10-28 Layered low dielectric constant technology
PCT/US1995/012594 WO1996013856A1 (en) 1994-10-28 1995-09-29 Layered low dielectric constant technology

Publications (2)

Publication Number Publication Date
DE69513501D1 DE69513501D1 (de) 1999-12-30
DE69513501T2 true DE69513501T2 (de) 2000-06-29

Family

ID=23291661

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69513501T Expired - Fee Related DE69513501T2 (de) 1994-10-28 1995-09-29 Niedrige dielektrizitätskonstanten-schichtentechnik

Country Status (8)

Country Link
US (2) US5534731A (de)
EP (1) EP0737362B1 (de)
JP (1) JPH09507617A (de)
KR (1) KR100392900B1 (de)
AT (1) ATE187015T1 (de)
DE (1) DE69513501T2 (de)
TW (1) TW260824B (de)
WO (1) WO1996013856A1 (de)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3214186B2 (ja) * 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
US5435888A (en) * 1993-12-06 1995-07-25 Sgs-Thomson Microelectronics, Inc. Enhanced planarization technique for an integrated circuit
US5395785A (en) 1993-12-17 1995-03-07 Sgs-Thomson Microelectronics, Inc. SRAM cell fabrication with interlevel dielectric planarization
GB9412178D0 (en) * 1994-06-17 1994-08-10 Dow Corning Sa Foam control agent
US5889330A (en) * 1995-03-10 1999-03-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device whose flattening resin film component has a controlled carbon atom content
US5599745A (en) * 1995-06-07 1997-02-04 Micron Technology, Inc. Method to provide a void between adjacent conducting lines in a semiconductor device
US5955786A (en) * 1995-06-07 1999-09-21 Advanced Micro Devices, Inc. Semiconductor device using uniform nonconformal deposition for forming low dielectric constant insulation between certain conductive lines
US5814186A (en) * 1995-08-28 1998-09-29 Advanced Micro Devices, Inc. SOG etchant gas and method for using same
US5900668A (en) * 1995-11-30 1999-05-04 Advanced Micro Devices, Inc. Low capacitance interconnection
US5849640A (en) * 1996-04-01 1998-12-15 Vanguard International Semiconductor Corporation In-situ SOG etchback and deposition for IMD process
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US5923074A (en) * 1996-12-03 1999-07-13 Texas Instruments Incorporated Low capacitance interconnect structure for integrated circuits using decomposed polymers
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
US5691247A (en) * 1996-12-19 1997-11-25 Tower Semiconductor Ltd. Method for depositing a flow fill layer on an integrated circuit wafer
DE69820232T2 (de) * 1997-01-21 2004-09-16 Georgia Tech Research Corp. Verfahren zur herstellung einer halbleitervorrichtung mit luftspalten für verbindungen mit ultraniedriger kapazität
US5963837A (en) * 1997-04-30 1999-10-05 Siemens Aktiengesellschaft Method of planarizing the semiconductor structure
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US6048803A (en) * 1997-08-19 2000-04-11 Advanced Microdevices, Inc. Method of fabricating a semiconductor device having fluorine bearing oxide between conductive lines
US5962067A (en) 1997-09-09 1999-10-05 Lucent Technologies Inc. Method for coating an article with a ladder siloxane polymer and coated article
US5866945A (en) * 1997-10-16 1999-02-02 Advanced Micro Devices Borderless vias with HSQ gap filled patterned metal layers
US6083850A (en) * 1997-12-18 2000-07-04 Advanced Micro Devices, Inc. HSQ dielectric interlayer
US6162743A (en) * 1998-02-10 2000-12-19 Chu; Cheng-Jye Low dielectric constant film and method thereof
US6376359B1 (en) * 1998-03-18 2002-04-23 United Microelectronics Corp. Method of manufacturing metallic interconnect
US6396145B1 (en) * 1998-06-12 2002-05-28 Hitachi, Ltd. Semiconductor device and method for manufacturing the same technical field
US6080676A (en) * 1998-09-17 2000-06-27 Advanced Micro Devices, Inc. Device and method for etching spacers formed upon an integrated circuit gate conductor
US6281132B1 (en) 1998-10-06 2001-08-28 Advanced Micro Devices, Inc. Device and method for etching nitride spacers formed upon an integrated circuit gate conductor
US6444564B1 (en) 1998-11-23 2002-09-03 Advanced Micro Devices, Inc. Method and product for improved use of low k dielectric material among integrated circuit interconnect structures
US6770975B2 (en) * 1999-06-09 2004-08-03 Alliedsignal Inc. Integrated circuits with multiple low dielectric-constant inter-metal dielectrics
JP2001044191A (ja) * 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法
GB2358733A (en) * 1999-08-30 2001-08-01 Lucent Technologies Inc Integrated circuit with multi-layer dielectric having reduced capacitance
GB2358734A (en) * 1999-08-30 2001-08-01 Lucent Technologies Inc Process for fabricating integrated circuit with multi-layer dielectric having reduced capacitance
US6710446B2 (en) * 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same
US6391781B1 (en) * 2000-01-06 2002-05-21 Oki Electric Industry Co., Ltd. Method of making a semiconductor device
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US7211512B1 (en) 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
JP2001284450A (ja) 2000-04-03 2001-10-12 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6423629B1 (en) * 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
US6891237B1 (en) 2000-06-27 2005-05-10 Lucent Technologies Inc. Organic semiconductor device having an active dielectric layer comprising silsesquioxanes
US6794705B2 (en) * 2000-12-28 2004-09-21 Infineon Technologies Ag Multi-layer Pt electrode for DRAM and FRAM with high K dielectric materials
DE10146146B4 (de) * 2001-09-19 2004-02-05 Infineon Technologies Ag Verfahren zur elektrischen Isolation nebeneinander liegender metallischer Leiterbahnen und Halbleiterbauelement mit voneinander isolierten metallischen Leiterbahnen
US7208426B2 (en) * 2001-11-13 2007-04-24 Chartered Semiconductors Manufacturing Limited Preventing plasma induced damage resulting from high density plasma deposition
US7001389B1 (en) 2002-07-05 2006-02-21 Navarro Richard R Fixed and variable locking fixation assembly
US6927180B2 (en) * 2002-11-27 2005-08-09 Intel Corporation Reducing line to line capacitance using oriented dielectric films
US7060554B2 (en) * 2003-07-11 2006-06-13 Advanced Micro Devices, Inc. PECVD silicon-rich oxide layer for reduced UV charging
US7033897B2 (en) * 2003-10-23 2006-04-25 Texas Instruments Incorporated Encapsulated spacer with low dielectric constant material to reduce the parasitic capacitance between gate and drain in CMOS technology
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US7582555B1 (en) * 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US7670961B2 (en) * 2004-06-08 2010-03-02 Nxp B.V. Reduction of cracking in low-k spin-on dielectric films
TW200605220A (en) * 2004-06-21 2006-02-01 Hitachi Chemical Co Ltd Organic siloxane film, semiconductor device using same, flat panel display and raw material liquid
US7285474B2 (en) * 2004-09-16 2007-10-23 International Business Machines Corporation Air-gap insulated interconnections
KR100713985B1 (ko) * 2005-05-16 2007-05-04 삼성에스디아이 주식회사 박막트랜지스터 및 박막트랜지스터 제조방법
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
US7927990B2 (en) * 2007-06-29 2011-04-19 Sandisk Corporation Forming complimentary metal features using conformal insulator layer
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8278224B1 (en) 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
US8728958B2 (en) * 2009-12-09 2014-05-20 Novellus Systems, Inc. Gap fill integration
US8685867B1 (en) 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
US12060639B2 (en) 2019-04-19 2024-08-13 Lam Research Corporation Rapid flush purging during atomic layer deposition

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4185294A (en) * 1975-12-10 1980-01-22 Tokyo Shibaura Electric Co., Ltd. Semiconductor device and a method for manufacturing the same
US4939559A (en) * 1981-12-14 1990-07-03 International Business Machines Corporation Dual electron injector structures using a conductive oxide between injectors
US4676867A (en) * 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
WO1989005519A1 (en) * 1987-12-02 1989-06-15 Advanced Micro Devices, Inc. Self-aligned interconnects for semiconductor devices
US5055427A (en) * 1987-12-02 1991-10-08 Advanced Micro Devices, Inc. Process of forming self-aligned interconnects for semiconductor devices
US5028555A (en) * 1987-12-02 1991-07-02 Advanced Micro Devices, Inc. Self-aligned semiconductor devices
US4977108A (en) * 1987-12-02 1990-12-11 Advanced Micro Devices, Inc. Method of making self-aligned, planarized contacts for semiconductor devices
US5081516A (en) * 1987-12-02 1992-01-14 Advanced Micro Devices, Inc. Self-aligned, planarized contacts for semiconductor devices
US5057902A (en) * 1987-12-02 1991-10-15 Advanced Micro Devices, Inc. Self-aligned semiconductor devices
JPH03196663A (ja) * 1989-12-26 1991-08-28 Fujitsu Ltd 半導体装置の製造方法
US5250468A (en) * 1990-02-05 1993-10-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device including interlaying insulating film
US5374833A (en) * 1990-03-05 1994-12-20 Vlsi Technology, Inc. Structure for suppression of field inversion caused by charge build-up in the dielectric
US5057897A (en) * 1990-03-05 1991-10-15 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
US5043789A (en) * 1990-03-15 1991-08-27 International Business Machines Corporation Planarizing silsesquioxane copolymer coating
JPH0529481A (ja) * 1991-07-25 1993-02-05 Nec Corp 半導体装置
CA2056456C (en) * 1991-08-14 2001-05-08 Luc Ouellet High performance passivation for semiconductor devices
US5393702A (en) * 1993-07-06 1995-02-28 United Microelectronics Corporation Via sidewall SOG nitridation for via filling
US5441765A (en) * 1993-09-22 1995-08-15 Dow Corning Corporation Method of forming Si-O containing coatings
US5435888A (en) * 1993-12-06 1995-07-25 Sgs-Thomson Microelectronics, Inc. Enhanced planarization technique for an integrated circuit
US5407860A (en) * 1994-05-27 1995-04-18 Texas Instruments Incorporated Method of forming air gap dielectric spaces between semiconductor leads

Also Published As

Publication number Publication date
KR100392900B1 (ko) 2003-11-17
US5534731A (en) 1996-07-09
WO1996013856A1 (en) 1996-05-09
US5693566A (en) 1997-12-02
ATE187015T1 (de) 1999-12-15
EP0737362A1 (de) 1996-10-16
KR970700375A (ko) 1997-01-08
EP0737362B1 (de) 1999-11-24
DE69513501D1 (de) 1999-12-30
JPH09507617A (ja) 1997-07-29
TW260824B (en) 1995-10-21

Similar Documents

Publication Publication Date Title
DE69513501T2 (de) Niedrige dielektrizitätskonstanten-schichtentechnik
DE69323628T2 (de) Chip-verbindung mit gasdurchlässiger ätzsperrschicht
DE102016117486B4 (de) Herstellungsverfahren für eine halbleitervorrichtung
DE69531571T2 (de) Verbesserungen in Bezug auf Halbleitervorrichtungen
DE69528409T2 (de) Verfahren zur Herstellung von Löchern in einer dielektrischen Schicht mit niedriger Dielektrizitätskonstante auf einer Halbleitervorrichtung
DE69535502T2 (de) Dielektrische Zwischenschicht für eine Halbleitervorrichtung
DE69220644T2 (de) Herstellung von Dielektrika in Halbleitervorrichtungen
EP0645808B1 (de) Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat
DE4310954C2 (de) Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat
DE69014486T2 (de) Halbleiterspeicheranordnung mit Stapelkondensator und Verfahren zu ihrer Herstellung.
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE19935946B4 (de) Verfahren zum Ausbilden einer dielektrischen Schicht
DE69321149T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE69113579T2 (de) Verfahren zur Herstellung einer DRAM-Zelle mit Stapelkondensator.
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE69231655T2 (de) Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE10054109C2 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE69318294T2 (de) VERBESSERTES VERFAHREN ZUR ISOLIERUNG VON SiO 2-SCHICHTEN UND PZT-, PLZT- UND PLATIN-SCHICHTEN.
DE69838202T2 (de) Endpunktfühlung und Apparat
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE3834241A1 (de) Halbleitereinrichtung
DE68916166T2 (de) Herstellen von selbstjustierenden Kontakten ohne Maske.
DE69327600T2 (de) Herstellungsverfahren von Submikronkontakten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee