JP2001284450A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JP2001284450A
JP2001284450A JP2000100483A JP2000100483A JP2001284450A JP 2001284450 A JP2001284450 A JP 2001284450A JP 2000100483 A JP2000100483 A JP 2000100483A JP 2000100483 A JP2000100483 A JP 2000100483A JP 2001284450 A JP2001284450 A JP 2001284450A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
manufacturing
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000100483A
Other languages
English (en)
Inventor
Noboru Morimoto
昇 森本
Masazumi Matsuura
正純 松浦
Kinya Goto
欣哉 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000100483A priority Critical patent/JP2001284450A/ja
Priority to US09/691,030 priority patent/US6509648B1/en
Publication of JP2001284450A publication Critical patent/JP2001284450A/ja
Priority to US10/300,579 priority patent/US6737319B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Abstract

(57)【要約】 【課題】 製造工程のばらつきによってＦＳＧ膜の上面
の一部が露出した場合であっても、上層配線層における
配線間のショートの発生を回避し得る半導体装置の製造
方法を得る。 【解決手段】 ＵＳＧ膜４を１μｍの膜厚でＦＳＧ膜３
上に全面に堆積した後、ＣＭＰ法によって、ＵＳＧ膜４
をその上面から９００ｎｍの膜厚だけ研磨除去する。こ
のとき、製造工程のばらつきによってＦＳＧ膜３の上面
の一部が露出している。次に、ＦＳＧ膜３に対するエッ
チングレートと、ＵＳＧ膜５に対するエッチングレート
とがほぼ等しい洗浄液を用いて、層間絶縁膜５０の表面
を洗浄する。例えばこのような洗浄液としては、ＮＨ4
ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：２０のアンモニア過水
がある。図５に示した構造を上記アンモニア過水中に６
０秒間浸すことにより、層間絶縁膜５０の表面を洗浄す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法、特に、多層配線構造の形成方法に関するもので
あり、さらに、上記半導体装置の製造方法を用いて製造
された半導体装置に関するものである。
【０００２】
【従来の技術】半導体集積回路においては、世代ととも
に、デバイスの高速化、高性能化、微細化が推進されて
おり、特に微細化に伴って、信号伝搬遅延が重大な問題
となっている。信号伝搬遅延は、ゲート遅延成分と配線
遅延成分とに分類される。ゲート遅延はトランジスタの
微細化とともに減少するのに対して、配線遅延は配線の
微細化とともに増大する方向にある。配線遅延は、配線
容量Ｃと配線抵抗Ｒとの積ＣＲによって決まるため、配
線遅延を抑制する策として、配線層間絶縁膜の誘電率を
低下させて、配線容量Ｃの値を小さくすることが検討さ
れている。その一つとして、フッ素を含有しているシリ
コン酸化膜（F-doped-Silicate-Glass、本明細書におい
て「ＦＳＧ膜」と称する）を配線層間絶縁膜に用いるこ
とにより、低容量化を図ることが行われている。
【０００３】図９〜１３は、従来の半導体装置の製造方
法を工程順に示す断面図である。まず、下地絶縁膜１０
１の上面上に、第１配線層として、複数の配線１０２ａ
〜１０２ｅを形成する（図９）。次に、図９に示した構
造上にＦＳＧ膜１０３を形成する（図１０）。次に、図
１０に示した構造上に、フッ素を含有していないシリコ
ン酸化膜（Undoped-Silicate-Glass、本明細書において
「ＵＳＧ膜」と称する）１０４を形成する（図１１）。
次に、ＣＭＰ法により、ＵＳＧ膜１０４をその上面から
所定膜厚だけ研磨除去して、表面を平坦化する。これに
より、ＦＳＧ膜１０３とＵＳＧ膜１０５とから成る層間
絶縁膜１５０ａを形成する（図１２）。次に、層間絶縁
膜１５０ａの表面をＨＦによって洗浄した後、層間絶縁
膜１５０ａ内に、配線１０２ａ〜１０２ｅにそれぞれ接
触し、内部が導体プラグで充填された複数のコンタクト
ホール１０６ａ〜１０６ｅを形成する。次に、層間絶縁
膜１５０ａ上に金属膜を全面に形成した後、写真製版法
及び異方性ドライエッチング法によってその金属膜をパ
ターニングすることにより、コンタクトホール１０６ａ
〜１０６ｅにそれぞれ接触する複数の配線１０７ａ〜１
０７ｅを、第２配線層として形成する（図１３）。
【０００４】しかしながら、配線容量低減の観点から
は、ＦＳＧ膜１０３の膜厚を厚くすることにより、層間
絶縁膜１５０ａ中でＦＳＧ膜１０３が占める割合を大き
くすることが効果的である。
【０００５】図１４〜１７は、従来の他の半導体装置の
製造方法を工程順に示す断面図である。まず、図９に示
した構造上に、ＦＳＧ膜１０８を、配線１０２ａ〜１０
２ｅの膜厚よりも厚く形成する（図１４）。次に、ＦＳ
Ｇ膜１０８上に、ＵＳＧ膜１０９を、ＦＳＧ膜１０８の
膜厚よりも厚く形成する（図１５）。次に、ＣＭＰ法に
より、ＦＳＧ膜１０８が露出しない程度に、ＵＳＧ膜１
０８をその上面から所定膜厚だけ研磨除去して、表面を
平坦化する。これにより、ＦＳＧ膜１０８とＵＳＧ膜１
１０とから成る層間絶縁膜１５０ｂを形成する（図１
６）。次に、上記と同様に、層間絶縁膜１５０ｂの表面
をＨＦによって洗浄した後、コンタクトホール１０６ａ
〜１０６ｅ及び配線１０７ａ〜１０７ｅを形成する（図
１７）。
【０００６】
【発明が解決しようとする課題】しかし、図１４〜１７
に示した従来の半導体装置の製造方法によると、ＦＳＧ
膜１０８上へのＵＳＧ膜１０９の成膜量や、ＣＭＰ工程
におけるＵＳＧ膜１０９の研磨量にばらつきが生じた場
合、ＵＳＧ膜１０９のＣＭＰ工程によって、ＦＳＧ膜１
０８の上面の一部が露出してしまう。
【０００７】従って、続く洗浄工程において、ＨＦに対
するＦＳＧ膜とＵＳＧ膜とのエッチングレートの差（例
えば、１％希釈ＨＦを用いた場合、ＵＳＧ膜のレートが
２０ｎｍ／ｍｉｎであるのに対して、ＦＳＧ膜のレート
は４０ｎｍ／ｍｉｎである）に起因して、層間絶縁膜１
５０ｂの上面に段差が生じてしまう。図１８は、かかる
状況を示す断面図である。ＦＳＧ膜１０８の上面がＵＳ
Ｇ膜１１０の上面よりも落ち込んで、境界部分に段差１
１１が生じている。
【０００８】このように段差１１１が生じている状況に
おいて、上記の方法で層間絶縁膜１５０ｂ上に配線１０
７ａ〜１０７ｅを形成すると、段差１１１に沿って金属
のサイドウォールが形成されてしまう。図１９，２０
は、かかる状況を示す断面図及び上面図である。段差１
１１に沿って金属のサイドウォール１１２が形成されて
いる。図２０を参照して、ＦＳＧ膜１０８の上面が露出
するＦＳＧ露出領域には、配線１０７ｅ１に平行して配
線１０７ｅ２が形成されている。そして、配線１０７ｅ
１と配線１０７ｅ２とは、金属のサイドウォール１１２
を介して互いに電気的に接続されている。即ち、上層の
第２配線層において配線間のショートが発生している。
【０００９】また、配線１０７ａ〜１０７ｅを埋め込み
配線として形成する場合であっても、具体的には、図１
８に示した構造を得た後、（ａ）絶縁膜を全面に堆積す
る工程、（ｂ）配線１０７ａ〜１０７ｅの形成予定領域
の上記絶縁膜を除去して凹部を形成する工程、（ｃ）上
記凹部内を埋める以上の厚さで金属膜を全面に堆積する
工程、（ｄ）上記絶縁膜が露出するまでＣＭＰを行う工
程、をこの順に実行することによって配線１０７ａ〜１
０７ｅを上記凹部内に埋め込み形成する場合であって
も、配線１０７ｅ１と配線１０７ｅ２との間の上記絶縁
膜上に上記金属膜の一部が残って、配線１０７ｅ１，１
０７ｅ２間のショートが発生する。
【００１０】このように従来の半導体装置の製造方法に
よると、製造工程のばらつきによって層間絶縁膜を構成
するＦＳＧ膜の上面の一部が露出した場合に、その後の
洗浄工程によって層間絶縁膜の上面に段差が生じ、これ
に起因して、上層配線層において配線間のショートが発
生するという問題があった。
【００１１】本発明はかかる問題を解決するために成さ
れたものであり、製造工程のばらつきによってＦＳＧ膜
の上面の一部が露出した場合であっても、上層配線層に
おける配線間のショートの発生を回避し得る半導体装置
の製造方法、及び該方法によって製造された半導体装置
を得ることを目的とするものである。
【００１２】
【課題を解決するための手段】この発明のうち請求項１
に記載の半導体装置の製造方法は、（ａ）下地層上に第
１層配線を形成する工程と、（ｂ）工程（ａ）によって
得られる構造上に第１の絶縁膜を形成する工程と、
（ｃ）第１の絶縁膜上に、第１の絶縁膜とは材質が異な
る第２の絶縁膜を形成する工程と、（ｄ）第２の絶縁膜
をその表面から所定膜厚だけ薄膜化することにより、第
１の絶縁膜及び薄膜化後の第２の絶縁膜から成る層間絶
縁膜を形成する工程と、（ｅ）第１の絶縁膜に対するエ
ッチングレートと、第２の絶縁膜に対するエッチングレ
ートとが略等しい洗浄液を用いて、層間絶縁膜の表面を
洗浄する工程と、（ｆ）層間絶縁膜の表面上に第２層配
線を形成する工程とを備えるものである。
【００１３】また、この発明のうち請求項２に記載の半
導体装置の製造方法は、請求項１に記載の半導体装置の
製造方法であって、第１の絶縁膜は、第２の絶縁膜より
も誘電率の低い材質から成る絶縁膜であり、第２の絶縁
膜は、第１の絶縁膜よりも吸湿性の低い絶縁膜であるこ
とを特徴とするものである。
【００１４】また、この発明のうち請求項３に記載の半
導体装置の製造方法は、請求項１又は２に記載の半導体
装置の製造方法であって、第１の絶縁膜はフッ素を含有
しているシリコン酸化膜であり、第２の絶縁膜はフッ素
を含有していないシリコン酸化膜であり、洗浄液はアン
モニア過水、ＴＭＡＨ（テトラメチルアンモニウムハイ
ドライド）、及びＥＤＴＡ（エチレンジアミン四酢酸）
のいずれか一つであることを特徴とするものである。
【００１５】また、この発明のうち請求項４に記載の半
導体装置の製造方法は、請求項１〜３のいずれか一つに
記載の半導体装置の製造方法であって、（ｇ）工程
（ｅ）と工程（ｆ）との間に実行され、第１の絶縁膜内
に含まれる水分を脱離するための熱処理を行う工程をさ
らに備えることを特徴とするものである。
【００１６】また、この発明のうち請求項５に記載の半
導体装置の製造方法は、請求項１〜３のいずれか一つに
記載の半導体装置の製造方法であって、（ｈ）工程
（ｅ）と工程（ｆ）との間に実行され、層間絶縁膜の表
面上に、第１の絶縁膜よりも吸湿性の低い第３の絶縁膜
を形成する工程をさらに備えることを特徴とするもので
ある。
【００１７】また、この発明のうち請求項６に記載の半
導体装置の製造方法は、請求項５に記載の半導体装置の
製造方法であって、（ｉ）工程（ｅ）と工程（ｈ）との
間に実行され、第１の絶縁膜内に含まれる水分を脱離す
るための熱処理を行う工程をさらに備えることを特徴と
するものである。
【００１８】また、この発明のうち請求項７に記載の半
導体装置は、請求項１〜６のいずれか一つに記載の半導
体装置の製造方法を用いて製造されたものである。
【００１９】
【発明の実施の形態】実施の形態１．図１〜６は、本発
明の実施の形態１に係る半導体装置の製造方法を工程順
に示す断面図である。以下、下層の第１配線層の膜厚を
５００ｎｍとし、第１配線層と上層の第２配線層との間
の層間絶縁膜の目標膜厚を７００ｎｍに設定した場合を
想定して、本実施の形態１に係る半導体装置の製造方法
について説明する。
【００２０】まず、スパッタリング法等によって、Ａｌ
系合金等の金属膜を、５００ｎｍの膜厚で下地絶縁膜１
の上面上に成膜する。次に、写真製版法によって、所定
の開口パターンを有するフォトレジストを金属膜上に形
成する。次に、形成したフォトレジストをエッチングマ
スクに用いて、反応性イオンエッチング法によって、下
地絶縁膜１の上面が露出するまで金属膜をエッチングす
る。その後、フォトレジストを除去する。これにより、
第１配線層としての複数の配線２ａ〜２ｅが、下地絶縁
膜１の上面上に形成される（図１）。
【００２１】次に、ＨＤＰ（High Density Plasma）−
ＣＶＤ法等によって、ＦＳＧ膜３を、６００ｎｍの膜厚
で全面に堆積する（図２）。ＦＳＧ膜３を配線２ａ〜２
ｅの膜厚よりも厚く成膜することにより、互いに隣接す
る配線２ａ〜２ｅ同士の間をＦＳＧ膜３によって完全に
埋め込むことができ、隣接配線間同士の間に生じる配線
容量を低減することができる。なお、図２において、配
線２ａ〜２ｄ上よりも配線２ｅ上の方がＦＳＧ膜３の膜
厚が厚くなっているのは、配線２ｅは配線２ａ〜２ｄよ
りも上面積が広く、配線２ｅ上には、ＦＳＧ膜３が成膜
膜厚と同じ膜厚（即ち６００ｎｍ）で堆積するからであ
る。
【００２２】次に、ＣＶＤ法等によって、ＵＳＧ膜４
を、１μｍの膜厚でＦＳＧ膜３上に全面に堆積する（図
３）。次に、ＣＭＰ法によって、ＵＳＧ膜４をその上面
から９００ｎｍの膜厚だけ研磨除去することによって薄
膜化し、表面を平坦化する。これにより、ＦＳＧ膜３と
ＵＳＧ膜５とから成る層間絶縁膜５０が形成される（図
４）。このとき、ＣＭＰ工程後の構造が設計通りに仕上
がっていれば、配線２ｅの上方において、ＦＳＧ膜３上
にはＵＳＧ膜５が１００ｎｍの膜厚で残っているはずで
ある。一般的に、ＦＳＧ膜は、ＵＳＧ膜よりも誘電率が
低い一方で、吸湿性が高いという性質を有している。図
４に示すようにＦＳＧ膜３の上面をＵＳＧ膜５で覆うこ
とにより、ＦＳＧ膜３が吸湿した水分に起因して、層間
絶縁膜５０と、後に層間絶縁膜５０上に形成される第２
配線層との間の密着性が低下するという問題を回避する
ことができる。一方、第１配線層と第２配線層との間に
生じる配線容量を低減するためには、層間絶縁膜５０中
でＦＳＧ膜３が占める割合を多くすればよい。かかる観
点からは、ＣＭＰ工程によってできるだけ多くのＵＳＧ
膜４を研磨除去することが望まれる。
【００２３】このようにＵＳＧ膜４のＣＭＰ工程は、Ｆ
ＳＧ膜３の上面が露出しない程度にできるだけ多くのＵ
ＳＧ膜４を研磨除去することを目標として実行される。
しかし、ＦＳＧ膜３上へのＵＳＧ膜４の成膜量や、ＣＭ
Ｐ工程におけるＵＳＧ膜４の研磨量にばらつきが生じた
場合、ＵＳＧ膜４のＣＭＰ工程によって、ＦＳＧ膜３の
上面の一部が露出してしまう（図５）。以下では、図５
に示す状況が発生した場合を想定して説明する。
【００２４】図５に示す構造を得た後、ＦＳＧ膜３に対
するエッチングレートと、ＵＳＧ膜５に対するエッチン
グレートとがほぼ等しい洗浄液を用いて、層間絶縁膜５
０の表面を洗浄する。この工程はＣＭＰ工程の一部とし
て捉えることもできるが、ここではＣＭＰ工程とは別工
程と捉えて記述している。例えばこのような洗浄液とし
ては、ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：２０のアン
モニア過水のほかに、ＴＭＡＨ（テトラメチルアンモニ
ウムハイドライド）や、ＥＤＴＡ（エチレンジアミン四
酢酸）がある。図５に示した構造を上記アンモニア過水
中に６０秒間浸すことにより、層間絶縁膜５０の表面を
洗浄する。上記アンモニア過水に対するＦＳＧ膜及びＵ
ＳＧ膜のエッチングレートは、ともに１ｎｍ／ｍｉｎ以
下であり、ほとんどエッチングされない。
【００２５】次に、層間絶縁膜５０内に、配線２ａ〜２
ｅにそれぞれ接触し、内部が導体プラグで充填された複
数のコンタクトホール６ａ〜６ｅを形成する。次に、層
間絶縁膜５０上に金属膜を全面に形成した後、写真製版
法及び異方性ドライエッチング法によってその金属膜を
パターニングすることにより、コンタクトホール６ａ〜
６ｅにそれぞれ接触する複数の配線７ａ〜７ｅを、第２
配線層として形成する（図６）。
【００２６】このように本実施の形態１に係る半導体装
置によれば、ＣＭＰ法によってＵＳＧ膜４を所定膜厚だ
け研磨除去した後、ＦＳＧ膜３に対するエッチングレー
トと、ＵＳＧ膜５に対するエッチングレートとがほぼ等
しい洗浄液を用いて、層間絶縁膜５０の表面を洗浄す
る。従って、製造工程のばらつきによってＦＳＧ膜３の
上面の一部が露出した場合であっても、従来の半導体装
置の製造方法のような段差１１１が層間絶縁膜５０の表
面に生じることはない。そのため、段差１１１に沿って
形成される金属のサイドウォール１１２に起因する配線
間のショートの発生を回避することができる。また、配
線７ａ〜７ｅを埋め込み配線として形成する場合であっ
ても、配線間のショートの発生を回避することができ
る。
【００２７】実施の形態２．図７，８は、本発明の実施
の形態２に係る半導体装置の製造方法を工程順に示す断
面図である。まず、上記実施の形態１と同様の製造工程
を経て、図５に示した構造を得る。次に、上記実施の形
態１と同様に、ＦＳＧ膜３に対するエッチングレート
と、ＵＳＧ膜５に対するエッチングレートとがほぼ等し
い洗浄液を用いて、層間絶縁膜５０の表面を洗浄する。
【００２８】次に、ＣＶＤ法等によって、ＵＳＧ膜８
を、１００ｎｍの膜厚で層間絶縁膜５０上に全面に堆積
する。これにより、層間絶縁膜５０とＵＳＧ膜８とから
成る、新たな層間絶縁膜５１が形成される（図７）。
【００２９】次に、層間絶縁膜５１内に、配線２ａ〜２
ｅにそれぞれ接触し、内部が導体プラグで充填された複
数のコンタクトホール６ａ〜６ｅを形成する。次に、上
記実施の形態１と同様の方法によって、層間絶縁膜５１
上に複数の配線７ａ〜７ｅを形成する（図８）。
【００３０】このように本実施の形態２に係る半導体装
置の製造方法によれば、層間絶縁膜５０上にＵＳＧ膜８
を全面に形成して層間絶縁膜５１とする。従って、製造
工程のばらつきによって、層間絶縁膜５０の上面内にお
いてＦＳＧ膜３の上面の一部が露出した場合であって
も、露出したＦＳＧ膜３の上面がＵＳＧ膜８によって覆
われ、配線７ａ〜７ｅはＵＳＧ膜８上に形成されるた
め、層間絶縁膜５１と配線７ａ〜７ｅとの間の密着性を
高めることができる。
【００３１】実施の形態３．以下、本発明の実施の形態
３に係る半導体装置の製造方法について説明する。ま
ず、上記実施の形態１と同様の製造工程を経て、図５に
示した構造を得る。次に、上記実施の形態１と同様に、
ＦＳＧ膜３に対するエッチングレートと、ＵＳＧ膜５に
対するエッチングレートとがほぼ等しい洗浄液を用い
て、層間絶縁膜５０の表面を洗浄する。
【００３２】次に、窒素雰囲気中で、３００℃の熱処理
を行う。これにより、ＣＭＰ工程や洗浄工程等、それま
での工程によってＦＳＧ膜３が吸湿している水分をＦＳ
Ｇ膜３から脱離することができる。その後、上記実施の
形態１と同様に、層間絶縁膜５０内にコンタクトホール
６ａ〜６ｅを形成した後、層間絶縁膜５０上に配線７ａ
〜７ｅを形成する。
【００３３】このように本実施の形態３に係る半導体装
置の製造方法によれば、層間絶縁膜５０の洗浄工程より
も後、配線７ａ〜７ｅの形成工程よりも前に、所定の熱
処理を行う。従って、製造工程のばらつきによって、層
間絶縁膜５０の上面内においてＦＳＧ膜３の上面の一部
が露出した場合であっても、ＦＳＧ膜３が吸湿している
水分を熱処理によってＦＳＧ膜３から脱離することがで
きるため、かかる水分に起因する層間絶縁膜５０と配線
７ａ〜７ｅとの間の密着性の低下の問題を回避すること
ができる。
【００３４】なお、以上の説明では、上記実施の形態１
に係る半導体装置の製造方法を基礎として本実施の形態
３に係る発明を適用する場合について説明したが、上記
実施の形態２に係る半導体装置の製造方法を基礎として
本実施の形態３に係る発明を適用することも可能であ
る。具体的には、層間絶縁膜５０の洗浄工程よりも後、
ＵＳＧ膜８の形成工程よりも前に、窒素雰囲気中で３０
０℃の熱処理を行う。これにより、製造工程のばらつき
によって、層間絶縁膜５０の上面内においてＦＳＧ膜３
の上面の一部が露出した場合であっても、ＦＳＧ膜３が
吸湿している水分を熱処理によってＦＳＧ膜３から脱離
することができる。従って、ＦＳＧ膜３中の水分がＵＳ
Ｇ膜８に伝わって配線７ａ〜７ｅとの間の密着性を低下
させることを回避でき、その結果、配線７ａ〜７ｅと層
間絶縁膜５１との間の密着性をさらに高めることができ
る。
【００３５】
【発明の効果】この発明のうち請求項１に係るものによ
れば、製造工程のばらつきに起因して、工程（ｄ）によ
って層間絶縁膜の上面内に第１の絶縁膜の上面の一部が
露出した場合であっても、工程（ｅ）では、第１の絶縁
膜に対するエッチングレートと、第２の絶縁膜に対する
エッチングレートとが略等しい洗浄液を用いて洗浄が行
われるため、この洗浄によって層間絶縁膜の上面に段差
が生じることはない。そのため、段差に沿って形成され
る導電性のサイドウォールに起因する、第２層配線間の
ショートの発生を回避することができる。
【００３６】また、この発明のうち請求項２に係るもの
によれば、層間絶縁膜の低誘電率化による配線容量の低
減と、第１の絶縁膜の高い吸湿性に起因する、層間絶縁
膜と第２層配線との間の密着性の低下の回避とを両立す
ることができる。
【００３７】また、この発明のうち請求項３に係るもの
によれば、アンモニア過水等は、フッ素を含有している
シリコン酸化膜に対するエッチングレートと、フッ素を
含有していないシリコン酸化膜に対するエッチングレー
トとがほぼ等しいため、アンモニア過水等を用いた層間
絶縁膜の表面洗浄によって、層間絶縁膜の上面に段差が
生じることはない。
【００３８】また、この発明のうち請求項４に係るもの
によれば、製造工程のばらつきによって、層間絶縁膜の
上面内に第１の絶縁膜の上面の一部が露出した場合であ
っても、それまでの工程によって第１の絶縁膜が吸湿し
ている水分は熱処理によって脱離されるため、層間絶縁
膜と第２層配線との間の密着性を高めることができる。
【００３９】また、この発明のうち請求項５に係るもの
によれば、製造工程のばらつきによって、層間絶縁膜の
上面内に第１の絶縁膜の上面の一部が露出した場合であ
っても、露出した第１の絶縁膜の上面が第３の絶縁膜に
よって覆われ、第２層配線は第３の絶縁膜上に形成され
るため、第２層配線の密着性が低下することを回避でき
る。
【００４０】また、この発明のうち請求項６に係るもの
によれば、製造工程のばらつきによって、層間絶縁膜の
上面内に第１の絶縁膜の上面の一部が露出した場合であ
っても、それまでの工程によって第１の絶縁膜が吸湿し
ている水分は熱処理によって脱離されるため、第２層配
線と第３の絶縁膜との間の密着性をさらに高めることが
できる。
【００４１】また、この発明のうち請求項７に係るもの
によれば、第２層配線の配線間ショートの回避、第２層
配線と層間絶縁膜との間の密着性の低下の回避、及び層
間絶縁膜の低誘電率化による配線容量の低減を実現でき
る半導体装置を得ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図２】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図３】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図４】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図５】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図６】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図７】 本発明の実施の形態２に係る半導体装置の製
造方法を工程順に示す断面図である。
【図８】 本発明の実施の形態２に係る半導体装置の製
造方法を工程順に示す断面図である。
【図９】 従来の半導体装置の製造方法を工程順に示す
断面図である。
【図１０】 従来の半導体装置の製造方法を工程順に示
す断面図である。
【図１１】 従来の半導体装置の製造方法を工程順に示
す断面図である。
【図１２】 従来の半導体装置の製造方法を工程順に示
す断面図である。
【図１３】 従来の半導体装置の製造方法を工程順に示
す断面図である。
【図１４】 従来の他の半導体装置の製造方法を工程順
に示す断面図である。
【図１５】 従来の他の半導体装置の製造方法を工程順
に示す断面図である。
【図１６】 従来の他の半導体装置の製造方法を工程順
に示す断面図である。
【図１７】 従来の他の半導体装置の製造方法を工程順
に示す断面図である。
【図１８】 層間絶縁膜の上面に段差が生じた状況を示
す断面図である。
【図１９】 段差に沿って金属のサイドウォールが形成
された状況を示す断面図である。
【図２０】 段差に沿って金属のサイドウォールが形成
された状況を示す上面図である。
【符号の説明】
１ 下地絶縁膜、２ａ〜２ｅ，７ａ〜７ｅ 配線、３
ＦＳＧ膜、４，５，８ＵＳＧ膜、５０，５１ 層間絶縁
膜。
フロントページの続き (72)発明者 後藤 欣哉 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F033 HH07 KK09 PP15 QQ08 QQ13 QQ20 QQ37 QQ48 QQ91 RR04 RR11 SS11 SS15 TT02 XX31 5F043 AA33 BB27 DD16 GG03 5F058 BA20 BC02 BD01 BD02 BD04 BD06 BF02 BF07 BF34 BH01 BH11 BH20

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）下地層上に第１層配線を形成する
    工程と、 （ｂ）前記工程（ａ）によって得られる構造上に第１の
    絶縁膜を形成する工程と、 （ｃ）前記第１の絶縁膜上に、前記第１の絶縁膜とは材
    質が異なる第２の絶縁膜を形成する工程と、 （ｄ）前記第２の絶縁膜をその表面から所定膜厚だけ薄
    膜化することにより、前記第１の絶縁膜及び薄膜化後の
    前記第２の絶縁膜から成る層間絶縁膜を形成する工程
    と、 （ｅ）前記第１の絶縁膜に対するエッチングレートと、
    前記第２の絶縁膜に対するエッチングレートとが略等し
    い洗浄液を用いて、前記層間絶縁膜の前記表面を洗浄す
    る工程と、 （ｆ）前記層間絶縁膜の前記表面上に第２層配線を形成
    する工程とを備える、半導体装置の製造方法。
  2. 【請求項２】 前記第１の絶縁膜は、前記第２の絶縁膜
    よりも誘電率の低い材質から成る絶縁膜であり、 前記第２の絶縁膜は、前記第１の絶縁膜よりも吸湿性の
    低い絶縁膜である、請求項１に記載の半導体装置の製造
    方法。
  3. 【請求項３】 前記第１の絶縁膜はフッ素を含有してい
    るシリコン酸化膜であり、 前記第２の絶縁膜はフッ素を含有していないシリコン酸
    化膜であり、 前記洗浄液は、アンモニア過水、ＴＭＡＨ（テトラメチ
    ルアンモニウムハイドライド）、及びＥＤＴＡ（エチレ
    ンジアミン四酢酸）のいずれか一つである、請求項１又
    は２に記載の半導体装置の製造方法。
  4. 【請求項４】 （ｇ）前記工程（ｅ）と前記工程（ｆ）
    との間に実行され、前記第１の絶縁膜内に含まれる水分
    を脱離するための熱処理を行う工程をさらに備える、請
    求項１〜３のいずれか一つに記載の半導体装置の製造方
    法。
  5. 【請求項５】 （ｈ）前記工程（ｅ）と前記工程（ｆ）
    との間に実行され、前記層間絶縁膜の前記表面上に、前
    記第１の絶縁膜よりも吸湿性の低い第３の絶縁膜を形成
    する工程をさらに備える、請求項１〜３のいずれか一つ
    に記載の半導体装置の製造方法。
  6. 【請求項６】 （ｉ）前記工程（ｅ）と前記工程（ｈ）
    との間に実行され、前記第１の絶縁膜内に含まれる水分
    を脱離するための熱処理を行う工程をさらに備える、請
    求項５に記載の半導体装置の製造方法。
  7. 【請求項７】 請求項１〜６のいずれか一つに記載の半
    導体装置の製造方法を用いて製造された半導体装置。
JP2000100483A 2000-04-03 2000-04-03 半導体装置の製造方法及び半導体装置 Pending JP2001284450A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000100483A JP2001284450A (ja) 2000-04-03 2000-04-03 半導体装置の製造方法及び半導体装置
US09/691,030 US6509648B1 (en) 2000-04-03 2000-10-19 Method of manufacturing semiconductor device and semiconductor device
US10/300,579 US6737319B2 (en) 2000-04-03 2002-11-21 Method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000100483A JP2001284450A (ja) 2000-04-03 2000-04-03 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2001284450A true JP2001284450A (ja) 2001-10-12

Family

ID=18614678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000100483A Pending JP2001284450A (ja) 2000-04-03 2000-04-03 半導体装置の製造方法及び半導体装置

Country Status (2)

Country Link
US (2) US6509648B1 (ja)
JP (1) JP2001284450A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100756840B1 (ko) * 2006-08-31 2007-09-07 동부일렉트로닉스 주식회사 반도체소자 및 그 제조방법
KR100861840B1 (ko) * 2006-12-28 2008-10-07 동부일렉트로닉스 주식회사 반도체 소자의 패드 구조 및 그 형성 방법
CN105899713A (zh) * 2014-01-14 2016-08-24 塞克姆公司 选择性金属/金属氧化物刻蚀方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7223615B2 (en) * 2003-03-26 2007-05-29 Advanced Micro Devices, Inc. High emissivity capacitor structure
US7249676B2 (en) * 2003-08-07 2007-07-31 Tg Tools United Company Packaging, storage and display apparatus and system
US20060046465A1 (en) * 2004-08-27 2006-03-02 Dongbuanam Semiconductor Inc. Method for manufacturing a semiconductor device
US7282451B2 (en) * 2005-08-31 2007-10-16 Samsung Electronics Co., Ltd. Methods of forming integrated circuit devices having metal interconnect layers therein
KR100640981B1 (ko) * 2005-09-30 2006-11-02 동부일렉트로닉스 주식회사 이미지 센서의 제조방법
CN102610559A (zh) * 2012-03-14 2012-07-25 上海华力微电子有限公司 一种清除氟硅玻璃表面结晶的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3473063B2 (ja) * 1993-11-15 2003-12-02 松下電器産業株式会社 シリコン基板の洗浄方法
JP3104534B2 (ja) * 1994-06-27 2000-10-30 ヤマハ株式会社 半導体装置とその製法
US5494854A (en) * 1994-08-17 1996-02-27 Texas Instruments Incorporated Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films
US5529953A (en) * 1994-10-14 1996-06-25 Toshiba America Electronic Components, Inc. Method of forming studs and interconnects in a multi-layered semiconductor device
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
JP2924771B2 (ja) * 1996-02-26 1999-07-26 日本電気株式会社 蓄積容量部形成方法
US5602053A (en) * 1996-04-08 1997-02-11 Chartered Semidconductor Manufacturing Pte, Ltd. Method of making a dual damascene antifuse structure
US5998256A (en) * 1996-11-01 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry
JP3228181B2 (ja) * 1997-05-12 2001-11-12 ヤマハ株式会社 平坦配線形成法
JP3676034B2 (ja) 1997-05-23 2005-07-27 富士通株式会社 半導体装置及びその製造方法
US6020242A (en) * 1997-09-04 2000-02-01 Lsi Logic Corporation Effective silicide blocking
US6162678A (en) * 1998-11-09 2000-12-19 United Microelectronics Corp. Simple small feature size bit line formation in DRAM with RTO oxidation
US6028013A (en) * 1999-05-06 2000-02-22 Vlsi Technology, Inc. Moisture repellant integrated circuit dielectric material combination

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100756840B1 (ko) * 2006-08-31 2007-09-07 동부일렉트로닉스 주식회사 반도체소자 및 그 제조방법
KR100861840B1 (ko) * 2006-12-28 2008-10-07 동부일렉트로닉스 주식회사 반도체 소자의 패드 구조 및 그 형성 방법
CN105899713A (zh) * 2014-01-14 2016-08-24 塞克姆公司 选择性金属/金属氧化物刻蚀方法
CN105899713B (zh) * 2014-01-14 2018-01-12 塞克姆公司 选择性金属/金属氧化物刻蚀方法

Also Published As

Publication number Publication date
US6737319B2 (en) 2004-05-18
US20030068880A1 (en) 2003-04-10
US6509648B1 (en) 2003-01-21

Similar Documents

Publication Publication Date Title
JP3300643B2 (ja) 半導体装置の製造方法
US7871923B2 (en) Self-aligned air-gap in interconnect structures
JP4903345B2 (ja) 半導体素子の金属配線層形成方法
US6879042B2 (en) Semiconductor device and method and apparatus for manufacturing the same
US7803713B2 (en) Method for fabricating air gap for semiconductor device
JP2002353310A (ja) 半導体素子の連結配線形成方法
US6232237B1 (en) Method for fabricating semiconductor device
JPH03173126A (ja) 多層膜構造の半導体装置およびその製造方法
JP2001308097A (ja) 半導体装置およびその製造方法
KR100389034B1 (ko) 반도체 장치의 상하층 접속 형성 방법 및 그 방법에 의해형성된 반도체 장치
US7772112B2 (en) Method of manufacturing a semiconductor device
JP2000294628A (ja) 半導体装置およびその製造方法
JP2001284450A (ja) 半導体装置の製造方法及び半導体装置
KR100698495B1 (ko) 감소된 신호 처리 시간을 갖는 반도체 디바이스 및 그제조 방법
JP2001284451A (ja) 二次元波形構造の製造方法
US6875688B1 (en) Method for reactive ion etch processing of a dual damascene structure
JP2004006708A (ja) 半導体装置の製造方法
JP4160489B2 (ja) 半導体装置の製造方法
US6514872B1 (en) Method of manufacturing a semiconductor device
KR100327580B1 (ko) 반도체 소자의 금속배선 형성 방법
JP3367490B2 (ja) 半導体装置の製造方法
JPH04259241A (ja) 半導体装置の製造方法
US6239024B1 (en) Method of filling gap with dielectrics
JPH07235594A (ja) 半導体装置の製造方法
KR100278995B1 (ko) 반도체장치의 비어홀 형성방법