JPH0529481A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0529481A JPH0529481A JP18601691A JP18601691A JPH0529481A JP H0529481 A JPH0529481 A JP H0529481A JP 18601691 A JP18601691 A JP 18601691A JP 18601691 A JP18601691 A JP 18601691A JP H0529481 A JPH0529481 A JP H0529481A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring layer
- semiconductor device
- sog film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】平坦性の優れた配線層間膜を有する半導体装置
を実現する。 【構成】有機SOG膜5を第1アルミニウム配線層3の
上部に残らないよう、第1絶縁膜4の凹部に選択的に残
存させ、次に無機SOG膜7aをその上部に形成し平坦
化する。さらに、第2絶縁膜6を形成し、第1アルミニ
ウム配線層3と第2アルミニウム配線層8の配線層間膜
を実現する。
を実現する。 【構成】有機SOG膜5を第1アルミニウム配線層3の
上部に残らないよう、第1絶縁膜4の凹部に選択的に残
存させ、次に無機SOG膜7aをその上部に形成し平坦
化する。さらに、第2絶縁膜6を形成し、第1アルミニ
ウム配線層3と第2アルミニウム配線層8の配線層間膜
を実現する。
Description
【0001】
【産業上の利用分野】本発明は、多層配線層を有する半
導体装置に関し、特に、各配線層間の層間絶縁膜に関す
る。
導体装置に関し、特に、各配線層間の層間絶縁膜に関す
る。
【0002】
【従来の技術】図3は、半導体装置の多層配線構造の1
例を示す断面図である。
例を示す断面図である。
【0003】シリコン基板1上に、酸化シリコン膜2が
形成されており、この酸化シリコン膜2上に第1アルミ
ニウム配線層3がパターニングされている。さらに、第
1アルミニウム配線層3及び酸化シリコン膜2の上に、
第1絶縁膜4(酸化シリコン膜)が形成されている。
形成されており、この酸化シリコン膜2上に第1アルミ
ニウム配線層3がパターニングされている。さらに、第
1アルミニウム配線層3及び酸化シリコン膜2の上に、
第1絶縁膜4(酸化シリコン膜)が形成されている。
【0004】また、第1絶縁膜4の凹部にのみ有機SO
G膜5を残存させるよう、有機SOG膜を適度にエッチ
バックしている。次に第2絶縁膜(酸化シリコン膜)を
第1絶縁膜4と有機SOG膜5の上に形成している。ま
た、第1アルミニウム配線層3の上方の第1絶縁膜4と
第2絶縁膜6が局所的に除去されてスルーホール(接続
孔)9が形成されておりこのスルーホールを埋めて第1
アルミニウム配線層3と接続された第2アルミニウム配
線層8が第2絶縁膜6上に形成されている。有機SOG
膜は、アルキル基を含むシラノール化合物を含む塗布膜
を焼成したSOG膜であり、炭素を含まないシラノール
化合物を含む塗布膜を焼成した無機SOG膜の様に膜厚
を大きくしてもクラックが発生することがないため、平
坦度が要求される多層配線層を有する半導体装置におい
ては、工程が短縮されるため広く利用されている。
G膜5を残存させるよう、有機SOG膜を適度にエッチ
バックしている。次に第2絶縁膜(酸化シリコン膜)を
第1絶縁膜4と有機SOG膜5の上に形成している。ま
た、第1アルミニウム配線層3の上方の第1絶縁膜4と
第2絶縁膜6が局所的に除去されてスルーホール(接続
孔)9が形成されておりこのスルーホールを埋めて第1
アルミニウム配線層3と接続された第2アルミニウム配
線層8が第2絶縁膜6上に形成されている。有機SOG
膜は、アルキル基を含むシラノール化合物を含む塗布膜
を焼成したSOG膜であり、炭素を含まないシラノール
化合物を含む塗布膜を焼成した無機SOG膜の様に膜厚
を大きくしてもクラックが発生することがないため、平
坦度が要求される多層配線層を有する半導体装置におい
ては、工程が短縮されるため広く利用されている。
【0005】
【発明が解決しようとする課題】この従来の半導体装置
において、有機SOG膜5が充分エッチバックされなく
て、第1アルミニウム配線層3の上部に残り、そこにス
ルーホール9が形成されると、有機SOG膜5からのア
ウトガスにより第1アルミニウム配線層3と第2アルミ
ニウム配線層8の電気的接続が充分に取れなくなる不良
が発生する。このため、有機SOG膜5は充分マージン
を取って余分にエッチバックする必要がある。したしな
がら、有機SOG膜5と第1絶縁膜4の酸化シリコン膜
では、エッチバックのエッチングレートは有機SOG膜
5の方が大きいため、第1絶縁膜4の凹部を有機SOG
膜で充分に埋めることができない。このため、充分に平
坦度を保った多層配線層を実現するのが困難であった。
において、有機SOG膜5が充分エッチバックされなく
て、第1アルミニウム配線層3の上部に残り、そこにス
ルーホール9が形成されると、有機SOG膜5からのア
ウトガスにより第1アルミニウム配線層3と第2アルミ
ニウム配線層8の電気的接続が充分に取れなくなる不良
が発生する。このため、有機SOG膜5は充分マージン
を取って余分にエッチバックする必要がある。したしな
がら、有機SOG膜5と第1絶縁膜4の酸化シリコン膜
では、エッチバックのエッチングレートは有機SOG膜
5の方が大きいため、第1絶縁膜4の凹部を有機SOG
膜で充分に埋めることができない。このため、充分に平
坦度を保った多層配線層を実現するのが困難であった。
【0006】
【課題を解決するための手段】本発明は、2層以上の多
層配線層を有し、各配線層間の層間膜が第1絶縁膜と、
該第1絶縁膜の凹部にのみ選択的に残存せしめた有機S
OG膜と、該有機SOG膜と前記第1絶縁膜に形成した
第2絶縁膜から成る半導体装置において、前記有機SO
G膜の上部に無機SOG膜を配していうというものであ
る。
層配線層を有し、各配線層間の層間膜が第1絶縁膜と、
該第1絶縁膜の凹部にのみ選択的に残存せしめた有機S
OG膜と、該有機SOG膜と前記第1絶縁膜に形成した
第2絶縁膜から成る半導体装置において、前記有機SO
G膜の上部に無機SOG膜を配していうというものであ
る。
【0007】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【0008】図1は本発明の第1の実施例を示す半導体
チップの断面図である。
チップの断面図である。
【0009】従来例と同様に、シリコン基板1上に膜厚
が約800nmの酸化シリコン膜2を形成し、さらに第
1アルミニウム配線層3を約500nmの膜厚で形成し
パターニングする。次に第1絶縁膜4として酸化シリコ
ン膜を約400nmの膜厚で従来と同様に形成し、トリ
メチルシラノールSi(OH)(CH3 )3 のアルコー
ル溶液を塗布し、焼成して第1絶縁膜4の凹部を有機S
OG膜5で埋める。次に、凹部にのみ有機SOG膜5を
残存させ、第1アルミニウム配線層3の上部に残らない
様十分エッチバックする。次に、Si(OH)4 のアル
コール溶液を塗布し、焼成して無機SOG膜7aを有機
SOG5の上部に膜厚100nm程度形成し、十分平坦
化した後エッチバックする。この後、第2絶縁膜6とし
て酸化シリコン膜を約400nm、第1絶縁膜4と無機
SOG膜7aの上部に形成する。また、第1アルミニウ
ム配線層3の上部には、選択的にスルーホール9を形成
する。このスルーホールは、第2アルミニウム配線層8
が段切れしないよう、等方正エッチングと異方性エッチ
ングを組み合わせて形成し、最後にこのスルーホールを
埋めて第1アルミニウム配線層3と接続された第2アル
ミニウム配線層8を膜厚1.0μmで形成する。本実施
例では、有機SOG膜5を充分エッチバックしているた
めスルーホール9部での有機SOG膜5からのアウトガ
スによる不良は発生しない。また、上部に塗布した無機
SOG膜7aにより平坦性は充分保たれる。
が約800nmの酸化シリコン膜2を形成し、さらに第
1アルミニウム配線層3を約500nmの膜厚で形成し
パターニングする。次に第1絶縁膜4として酸化シリコ
ン膜を約400nmの膜厚で従来と同様に形成し、トリ
メチルシラノールSi(OH)(CH3 )3 のアルコー
ル溶液を塗布し、焼成して第1絶縁膜4の凹部を有機S
OG膜5で埋める。次に、凹部にのみ有機SOG膜5を
残存させ、第1アルミニウム配線層3の上部に残らない
様十分エッチバックする。次に、Si(OH)4 のアル
コール溶液を塗布し、焼成して無機SOG膜7aを有機
SOG5の上部に膜厚100nm程度形成し、十分平坦
化した後エッチバックする。この後、第2絶縁膜6とし
て酸化シリコン膜を約400nm、第1絶縁膜4と無機
SOG膜7aの上部に形成する。また、第1アルミニウ
ム配線層3の上部には、選択的にスルーホール9を形成
する。このスルーホールは、第2アルミニウム配線層8
が段切れしないよう、等方正エッチングと異方性エッチ
ングを組み合わせて形成し、最後にこのスルーホールを
埋めて第1アルミニウム配線層3と接続された第2アル
ミニウム配線層8を膜厚1.0μmで形成する。本実施
例では、有機SOG膜5を充分エッチバックしているた
めスルーホール9部での有機SOG膜5からのアウトガ
スによる不良は発生しない。また、上部に塗布した無機
SOG膜7aにより平坦性は充分保たれる。
【0010】図2は、本発明の第2の実施例を示す断面
図である。この実施例では、無機SOG膜7bをエッチ
バックせず、第1絶縁膜4上にも形成している。工程が
簡略であり、第1の実施例に比べてさらに多層の配線が
要求される半導体装置に利用することができる。
図である。この実施例では、無機SOG膜7bをエッチ
バックせず、第1絶縁膜4上にも形成している。工程が
簡略であり、第1の実施例に比べてさらに多層の配線が
要求される半導体装置に利用することができる。
【0011】
【発明の効果】以上説明したように本発明は、第1絶縁
膜の凹部にのみ選択的に残存させた有機SOG膜の上部
に無機SOG膜を配することによってスルーホール部で
のアウトガスによる不良を発生することなく平坦性の優
れた多層配線間層間膜を実現するっことができ、半導体
装置の配線の段切れ不良を防止し、信頼性を改善するこ
とができる効果がある。
膜の凹部にのみ選択的に残存させた有機SOG膜の上部
に無機SOG膜を配することによってスルーホール部で
のアウトガスによる不良を発生することなく平坦性の優
れた多層配線間層間膜を実現するっことができ、半導体
装置の配線の段切れ不良を防止し、信頼性を改善するこ
とができる効果がある。
【図1】本発明の第1の実施例を示す半導体チップの断
面図である。
面図である。
【図2】本発明の第2の実施例を示す半導体チップの断
面図である。
面図である。
【図3】従来例を示す半導体チップの断面図である。
【符号の説明】
1 シリコン基板
2 酸化シリコン膜
3 第1アルミニウム配線層
4 第1絶縁膜
5 有機SOG膜
6 第2絶縁膜
7a,7b 無機SOG膜
8 第2アルミニウム配線層
9 スルーホール
Claims (2)
- 【請求項1】 2層以上の多層配線層を有し、各配線層
間の層間膜が第1絶縁膜と、該第1絶縁膜の凹部にのみ
選択的に形成された有機SOG膜と、該有機SOG膜と
前記第1絶縁膜上に形成した第2の絶縁膜とから成る半
導体装置において、前記有機SOG膜上に無機SOG膜
を配したことを特徴とする半導体装置。 - 【請求項2】 無機SOG膜は第1絶縁膜上および有機
SOG膜上に形成されている請求項1記載の半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18601691A JPH0529481A (ja) | 1991-07-25 | 1991-07-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18601691A JPH0529481A (ja) | 1991-07-25 | 1991-07-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0529481A true JPH0529481A (ja) | 1993-02-05 |
Family
ID=16180914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18601691A Pending JPH0529481A (ja) | 1991-07-25 | 1991-07-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0529481A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5693566A (en) * | 1994-10-28 | 1997-12-02 | Advanced Micro Devices, Inc. | Layered low dielectric constant technology |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0399437A (ja) * | 1989-09-12 | 1991-04-24 | Nec Corp | 層間絶縁膜の形成方法 |
JPH03222426A (ja) * | 1990-01-29 | 1991-10-01 | Yamaha Corp | 多層配線形成法 |
-
1991
- 1991-07-25 JP JP18601691A patent/JPH0529481A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0399437A (ja) * | 1989-09-12 | 1991-04-24 | Nec Corp | 層間絶縁膜の形成方法 |
JPH03222426A (ja) * | 1990-01-29 | 1991-10-01 | Yamaha Corp | 多層配線形成法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5693566A (en) * | 1994-10-28 | 1997-12-02 | Advanced Micro Devices, Inc. | Layered low dielectric constant technology |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000294628A (ja) | 半導体装置およびその製造方法 | |
JPH0897283A (ja) | 半導体装置の製造方法 | |
JPH0529481A (ja) | 半導体装置 | |
JP2948588B1 (ja) | 多層配線を有する半導体装置の製造方法 | |
KR100750550B1 (ko) | 반도체 장치의 제조 방법 | |
JPH07122635A (ja) | 半導体装置およびその製造方法 | |
JPH04355951A (ja) | 半導体装置及びその製造方法 | |
JP4492982B2 (ja) | 多層配線を有する半導体装置の製造方法 | |
JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
JPH0669154A (ja) | スル−ホ−ル構造およびその製造方法 | |
JPH06244286A (ja) | 半導体装置の製造方法 | |
JPH07147281A (ja) | 半導体集積回路装置の製造方法 | |
KR100223283B1 (ko) | 반도체 소자의 금속층 형성방법 | |
JPH04369853A (ja) | 半導体装置 | |
KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 | |
JPS61114559A (ja) | 半導体装置 | |
KR100277867B1 (ko) | 반도체소자의배선형성방법 | |
JPH0611043B2 (ja) | 半導体装置の製造方法 | |
JP2538245Y2 (ja) | 半導体装置 | |
JP3021792B2 (ja) | 半導体装置 | |
JPH0621234A (ja) | 薄膜多層配線及びその製造方法 | |
JPH065711A (ja) | 半導体装置の製造方法 | |
JPS6365646A (ja) | 半導体装置 | |
JPH0794583A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970722 |