JPH03196663A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03196663A JPH03196663A JP1339582A JP33958289A JPH03196663A JP H03196663 A JPH03196663 A JP H03196663A JP 1339582 A JP1339582 A JP 1339582A JP 33958289 A JP33958289 A JP 33958289A JP H03196663 A JPH03196663 A JP H03196663A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sog film
- organic sog
- insulating film
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 121
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
多層配線を用いる半導体装置の配線層の間に絶縁膜を形
成する方法の改良に関し、 簡単且つ容易に行うことが可能な、有機系ＳＯＧ膜と無
機系ＳＯＧ膜とを積層した配線層間の絶縁膜を形成する
ことが可能となる半導体装置の製造方法の提供を目的と
し、 配線層が半導体基板の表面に選択的に形成されてできる
凹部を絶縁層で埋めて表面を平坦にする絶縁膜の形成工
程を含んで行う半導体装置の製造方法であって、有機系
ＳＯＧを塗布し、ベーキングして有機系ＳＯＧ膜を形成
する工程と、該有機系５ＯＧＪｌｌをエツチングする工
程と、該有機系ＳＯＧ膜の表面に絶縁膜と無機系ＳＯＧ
膜とを積層して形成する工程と、前記有機系ＳＯＧ膜、
絶縁膜、無機系ＳＯＧ膜とを貫通するコンタクトホール
を形成する工程とを含むよう構成する。
成する方法の改良に関し、 簡単且つ容易に行うことが可能な、有機系ＳＯＧ膜と無
機系ＳＯＧ膜とを積層した配線層間の絶縁膜を形成する
ことが可能となる半導体装置の製造方法の提供を目的と
し、 配線層が半導体基板の表面に選択的に形成されてできる
凹部を絶縁層で埋めて表面を平坦にする絶縁膜の形成工
程を含んで行う半導体装置の製造方法であって、有機系
ＳＯＧを塗布し、ベーキングして有機系ＳＯＧ膜を形成
する工程と、該有機系５ＯＧＪｌｌをエツチングする工
程と、該有機系ＳＯＧ膜の表面に絶縁膜と無機系ＳＯＧ
膜とを積層して形成する工程と、前記有機系ＳＯＧ膜、
絶縁膜、無機系ＳＯＧ膜とを貫通するコンタクトホール
を形成する工程とを含むよう構成する。
本発明は、半導体装置の製造方法に係り、特に多層配線
を用いる半導体装置の配線層の間に絶縁膜を形成する方
法の改良に関するものである。
を用いる半導体装置の配線層の間に絶縁膜を形成する方
法の改良に関するものである。
近年の半導体装置においては、多層配線を用いるものが
多くなっており、この場合には下層の配線層の表面の平
坦化が必要になっている。
多くなっており、この場合には下層の配線層の表面の平
坦化が必要になっている。
このため配線層の間の絶縁膜として有機系ＳＯＧ膜や無
機系ＳＯＧ膜を用いられているが、いずれのＳＯＧ膜を
用いた場合においても、それぞれ問題点がある。
機系ＳＯＧ膜を用いられているが、いずれのＳＯＧ膜を
用いた場合においても、それぞれ問題点がある。
以上のような状況から多層配線層の配線層間の絶縁膜と
して用いることが可能な絶縁膜を備えた半導体装置の製
造方法が要望されている。
して用いることが可能な絶縁膜を備えた半導体装置の製
造方法が要望されている。
従来の半導体装置の製造方法を第３図により、有機系Ｓ
ＯＧ膜或いは無機系ＳＯＧ膜を用いた場合について工程
順に詳細に説明する。
ＯＧ膜或いは無機系ＳＯＧ膜を用いた場合について工程
順に詳細に説明する。
まず第３図ｆａ）に示すように、半導体基板２１の表面
に設けた配線層２２の表面を被覆している絶縁膜２３、
例えばＣＶＤシリコン酸化膜の表面に有機系ＳＯＧ膜２
４を形成する。この有機系ＳＯＧ膜２４の形成工程にお
いてベーキングを行っているが、絶縁膜２３の表面近傍
まで充分にベーキングすることは困難である。
に設けた配線層２２の表面を被覆している絶縁膜２３、
例えばＣＶＤシリコン酸化膜の表面に有機系ＳＯＧ膜２
４を形成する。この有機系ＳＯＧ膜２４の形成工程にお
いてベーキングを行っているが、絶縁膜２３の表面近傍
まで充分にベーキングすることは困難である。
つぎに第３図（ｂｌに示すように、この有機系５ＯＧＢ
’Ｊ２４を全面エツチングする。この全面エツチングを
し過ぎると配線層２２の間の領域の有機系ＳＯＧ膜２４
の膜厚が薄くなり、表面が平坦でなくなるため、この平
坦化をはかるために全面エツチングをひかえめに行うと
、配線層２２の上の絶縁膜２３の表面に有機系ＳＯＧ膜
２４の薄膜が第３図（ｂ）に示すように残るようになる
。
’Ｊ２４を全面エツチングする。この全面エツチングを
し過ぎると配線層２２の間の領域の有機系ＳＯＧ膜２４
の膜厚が薄くなり、表面が平坦でなくなるため、この平
坦化をはかるために全面エツチングをひかえめに行うと
、配線層２２の上の絶縁膜２３の表面に有機系ＳＯＧ膜
２４の薄膜が第３図（ｂ）に示すように残るようになる
。
ついで第３図（Ｃ）に示すように、有機系ＳＯＧ膜２４
の表面にＣＶＤシリコン酸化膜からなる絶縁膜２５を形
成する。
の表面にＣＶＤシリコン酸化膜からなる絶縁膜２５を形
成する。
最後にフォトリソグラフィ技術を用いて第３図（ｄｌに
示すようにこの絶縁膜２５、有機系ＳＯＧ膜２４を貫通
するコンタクトホール２８を形成する。
示すようにこの絶縁膜２５、有機系ＳＯＧ膜２４を貫通
するコンタクトホール２８を形成する。
このコンタクトホール２８に導電性膜を充填した場合に
、図に示すようにその側壁に有機系ＳＯＧ膜２４が露出
していると、以後の工程における加熱によりガスが放出
され、この導電材料と配線層２２とのコンタクトに悪影
響を与えている。
、図に示すようにその側壁に有機系ＳＯＧ膜２４が露出
していると、以後の工程における加熱によりガスが放出
され、この導電材料と配線層２２とのコンタクトに悪影
響を与えている。
有機系ＳＯＧ膜２４０代わりに無機系ＳＯＧ膜を用いた
場合には、膜厚が厚いとクラックがはいり易いので＋ｙ
＝りをすることができず、充分な平坦化を行うことがで
きない。
場合には、膜厚が厚いとクラックがはいり易いので＋ｙ
＝りをすることができず、充分な平坦化を行うことがで
きない。
りをすることができず。充分な平坦化を行うことができ
ないという問題点があった。
ないという問題点があった。
本発明は以上のような状況から簡単且つ容易に行うこと
が可能な、有機系ＳＯＧ膜と無機系ＳＯＧ膜とを積層し
た配線層間の絶縁膜を形成することが可能となる半導体
装置の製造方法の提供を目的としたものである。
が可能な、有機系ＳＯＧ膜と無機系ＳＯＧ膜とを積層し
た配線層間の絶縁膜を形成することが可能となる半導体
装置の製造方法の提供を目的としたものである。
以上説明した従来の半導体装置の製造方法においては、
有機系ＳＯＧ膜を用いた場合に平坦化をはかるために全
面エツチングをひかえめにすると、コンタクトホールの
側壁に有機系ＳＯＧ膜が露出するようになり、コンタク
トホールに導電材料を充填して以後の工程において加熱
すると、この有機系ＳＯＧ膜からガスが放出され、この
導電材料と配線層とのコンタクトに悪影響を及ぼし、極
端な場合にはコンタクトが取れなくなるという問題点が
あり、無機系ＳＯＧ膜を用いた場合には、膜厚が厚いと
クラックがはいり易くなるので、厚塗〔課題を解決する
ための手段〕 本発明の半導体装置の製造方法は、配線層が半導体基板
の表面に選択的に形成されてできる凹部を絶縁層で埋め
て表面を平坦にする絶縁膜の形成工程を含んで行う半導
体装置の製造方法であって、有機系ＳＯＧを塗布し、ベ
ーキングして有機系ＳＯＧ膜を形成する工程と、この有
機系ＳＯＧ膜をエツチングする工程と、この有機系ＳＯ
Ｇ膜の表面に絶縁膜と無機系ＳＯＧ膜とを積層して形成
する工程と、この有機系ＳＯＧ膜、絶縁膜、無機系ＳＯ
Ｇ膜とを貫通するコンタクトホールを形成する工程とを
含むよう構成する。
有機系ＳＯＧ膜を用いた場合に平坦化をはかるために全
面エツチングをひかえめにすると、コンタクトホールの
側壁に有機系ＳＯＧ膜が露出するようになり、コンタク
トホールに導電材料を充填して以後の工程において加熱
すると、この有機系ＳＯＧ膜からガスが放出され、この
導電材料と配線層とのコンタクトに悪影響を及ぼし、極
端な場合にはコンタクトが取れなくなるという問題点が
あり、無機系ＳＯＧ膜を用いた場合には、膜厚が厚いと
クラックがはいり易くなるので、厚塗〔課題を解決する
ための手段〕 本発明の半導体装置の製造方法は、配線層が半導体基板
の表面に選択的に形成されてできる凹部を絶縁層で埋め
て表面を平坦にする絶縁膜の形成工程を含んで行う半導
体装置の製造方法であって、有機系ＳＯＧを塗布し、ベ
ーキングして有機系ＳＯＧ膜を形成する工程と、この有
機系ＳＯＧ膜をエツチングする工程と、この有機系ＳＯ
Ｇ膜の表面に絶縁膜と無機系ＳＯＧ膜とを積層して形成
する工程と、この有機系ＳＯＧ膜、絶縁膜、無機系ＳＯ
Ｇ膜とを貫通するコンタクトホールを形成する工程とを
含むよう構成する。
即ち本発明においては、まず半導体基板の表面に選択的
に形成された配線層の表面に有機系ＳＯＧ膜を形成して
ベーキングした後、この絶縁膜の表面に有機系ＳＯＧ膜
が残存しないように、この有機系ＳＯＧ膜を充分に全面
エツチングし、その表面に無機系ＳＯＧ膜と絶縁膜とを
積層して形成し、これらの有機系ＳＯＧ膜、無機系ＳＯ
Ｇ膜及び絶縁膜を貫通するコンタクトホールを形成した
場合に、コンタクトホールの側壁に有機系ＳＯＧ膜が露
出していないから、コンタクトホール内の導電材料と配
線層との良好なコンタクトを取ることが可能となる。
に形成された配線層の表面に有機系ＳＯＧ膜を形成して
ベーキングした後、この絶縁膜の表面に有機系ＳＯＧ膜
が残存しないように、この有機系ＳＯＧ膜を充分に全面
エツチングし、その表面に無機系ＳＯＧ膜と絶縁膜とを
積層して形成し、これらの有機系ＳＯＧ膜、無機系ＳＯ
Ｇ膜及び絶縁膜を貫通するコンタクトホールを形成した
場合に、コンタクトホールの側壁に有機系ＳＯＧ膜が露
出していないから、コンタクトホール内の導電材料と配
線層との良好なコンタクトを取ることが可能となる。
Ｃ実施例〕
以下第１図により本発明の一実施例を、第２図により本
発明の他の実施例を工程順に詳細に説明する。
発明の他の実施例を工程順に詳細に説明する。
まず第１図（ａｌに示すように、半導体基板ｌの表面に
設けた配線層２の表面を被覆している絶縁膜３、例えば
膜厚３，０００〜５，０００人のＣＶＤシリコン酸化膜
の表面に、有機系ＳＯＧ、例えば東京応化社製のＱＣＤ
Ｔｙｐｅ−７型格１２５００Ｔを膜厚４，０００人で塗
布してベーキングし、有機系ＳＯＧ膜４を形成する。
設けた配線層２の表面を被覆している絶縁膜３、例えば
膜厚３，０００〜５，０００人のＣＶＤシリコン酸化膜
の表面に、有機系ＳＯＧ、例えば東京応化社製のＱＣＤ
Ｔｙｐｅ−７型格１２５００Ｔを膜厚４，０００人で塗
布してベーキングし、有機系ＳＯＧ膜４を形成する。
つぎに第１図（ｂ）に示すように、この有機系ＳＯＧ膜
４を全面エツチングする。配線層２の間の領域の有機系
ＳＯＧＭ４の膜厚が薄くなっても、その表面に絶縁膜を
形成し、更にその表面に無機系ＳＯＧ膜を形成するから
この全面エツチングは充分に行うことが可能である。
４を全面エツチングする。配線層２の間の領域の有機系
ＳＯＧＭ４の膜厚が薄くなっても、その表面に絶縁膜を
形成し、更にその表面に無機系ＳＯＧ膜を形成するから
この全面エツチングは充分に行うことが可能である。
ついで第１図（Ｃ１に示すようにこの有機系ＳＯＧ膜４
の表面に、例えば膜厚２．０００〜４．０００人のＣＶ
Ｄシリコン酸化膜からなる絶縁膜５を形成する。
の表面に、例えば膜厚２．０００〜４．０００人のＣＶ
Ｄシリコン酸化膜からなる絶縁膜５を形成する。
更に第１図ｆｄ）に示すようにその表面に無機系ＳＯＧ
、例えば東京応化社製の０ＣＤＴｙｐｅ−２型格２Ｐ３
７３１３ＳＧを膜厚８００人で塗布してベーキングし、
無機系ＳＯＧ膜６を形成する。
、例えば東京応化社製の０ＣＤＴｙｐｅ−２型格２Ｐ３
７３１３ＳＧを膜厚８００人で塗布してベーキングし、
無機系ＳＯＧ膜６を形成する。
その後、導電材料の密着性を向上させるために、第１図
（ｅｌに示すように、この無機系ＳＯＧ膜６の表面に膜
厚１，０００〜２．０００人のＣＶＤシリコン酸化膜か
らなる絶縁膜７を形成する。
（ｅｌに示すように、この無機系ＳＯＧ膜６の表面に膜
厚１，０００〜２．０００人のＣＶＤシリコン酸化膜か
らなる絶縁膜７を形成する。
最後にフォトリソグラフィ技術を用いて第１図（ｆｌに
示すようにこの絶縁膜７、無機系ＳＯＧ膜６、絶縁膜５
及び有機系ＳＯＧ膜４を貫通するコンタクトホール８を
形成する。
示すようにこの絶縁膜７、無機系ＳＯＧ膜６、絶縁膜５
及び有機系ＳＯＧ膜４を貫通するコンタクトホール８を
形成する。
次に第２図により絶縁膜を一層のみ用いる本発明による
他の実施例について説明する。
他の実施例について説明する。
まず第２図（ａ）に示すように、半導体基板１１０表面
に設けた配線層１２の表面を被覆している絶縁膜１３、
例えば膜厚３，０００〜５，０００人のＣＶＤシリコン
酸化膜の表面に有機系ＳＯＧ、例えば東京応化社製の０
ＣＤＴｙｐｅ−７型格１２５００Ｔを膜厚４，０００人
で塗布してベーキングし、有機系ＳＯＧ膜１４を形成す
る。
に設けた配線層１２の表面を被覆している絶縁膜１３、
例えば膜厚３，０００〜５，０００人のＣＶＤシリコン
酸化膜の表面に有機系ＳＯＧ、例えば東京応化社製の０
ＣＤＴｙｐｅ−７型格１２５００Ｔを膜厚４，０００人
で塗布してベーキングし、有機系ＳＯＧ膜１４を形成す
る。
つぎに第２図（ｂｌに示すように、この有機系ＳＯＧ膜
１４を全面エツチングする。配線層１２の間の領域の有
機系ＳＯＧ膜１４の膜厚が薄くなっても、その表面に無
機系ＳＯＧ膜を形成し、更にその表面に絶縁膜を形成す
るからこの全面エツチングは充分に行うことが可能であ
る。
１４を全面エツチングする。配線層１２の間の領域の有
機系ＳＯＧ膜１４の膜厚が薄くなっても、その表面に無
機系ＳＯＧ膜を形成し、更にその表面に絶縁膜を形成す
るからこの全面エツチングは充分に行うことが可能であ
る。
ついで第２図（Ｃ）に示すようにこの有機系ＳＯＧ膜１
４及び絶縁膜１３の表面に、無機系５ＯＣ１例えば東京
応化社製の０ＣＤＴｙｐｅ−２型格２Ｐ３７３１３ＳＧ
を膜厚８００人で塗布してベーキングし、無機系ＳＯＧ
膜１６を形成する。
４及び絶縁膜１３の表面に、無機系５ＯＣ１例えば東京
応化社製の０ＣＤＴｙｐｅ−２型格２Ｐ３７３１３ＳＧ
を膜厚８００人で塗布してベーキングし、無機系ＳＯＧ
膜１６を形成する。
更に第２図（ｄｌに示すようにこの無機系ＳＯＧ膜１６
の表面に、例えば膜厚４，０００〜５，０００人のＣＶ
Ｄシリコン酸化膜からなる絶縁膜１７を形成する。
の表面に、例えば膜厚４，０００〜５，０００人のＣＶ
Ｄシリコン酸化膜からなる絶縁膜１７を形成する。
最後にフォトリソグラフィ技術を用いて第２図（ｅｌに
示すようにこの絶縁膜１７、無機系ＳＯＧ膜１６及び有
機系ＳＯＧ膜１４を貫通するコンタクトホール１８を形
成する。
示すようにこの絶縁膜１７、無機系ＳＯＧ膜１６及び有
機系ＳＯＧ膜１４を貫通するコンタクトホール１８を形
成する。
このように有機系ＳＯＧ膜の全面エツチングを充分に行
って絶縁膜の表面に有機系ＳＯＧ膜が残存しないように
しているので、このコンタクトホールに導電材料を充填
した場合に、図に示すようにコンタクトホールの側壁に
は有機系ＳＯＧ膜が露出していないから、この導電材料
と配線層とのコンタクトに悪影響を与えることがなくな
る。
って絶縁膜の表面に有機系ＳＯＧ膜が残存しないように
しているので、このコンタクトホールに導電材料を充填
した場合に、図に示すようにコンタクトホールの側壁に
は有機系ＳＯＧ膜が露出していないから、この導電材料
と配線層とのコンタクトに悪影響を与えることがなくな
る。
以上の説明から明らかなように本発明によれば、有機系
ＳＯＧ膜と無機系ＳＯＧ膜とを積層して形成し、それぞ
れの特徴を生かして用いているので、コンタクトホール
内における導電材料と配線層との良好なコンタクトを得
ることが可能となる利点があり、著しい信頼性向上の効
果が期待できる半導体装置の製造方法の提供が可能であ
る。
ＳＯＧ膜と無機系ＳＯＧ膜とを積層して形成し、それぞ
れの特徴を生かして用いているので、コンタクトホール
内における導電材料と配線層との良好なコンタクトを得
ることが可能となる利点があり、著しい信頼性向上の効
果が期待できる半導体装置の製造方法の提供が可能であ
る。
を示す。
３は絶縁膜、
４は有機系ＳＯＧ膜、
５は絶縁膜、
６は無機系ＳＯＧ膜、
７は絶縁膜、
８はコンタクトホール、
第１図は本発明による一実施例を工程順に示す側断面図
、 第２図は本発明による他の実施例を工程順に示ず側断面
図、 第３図は従来の有機系ＳＯＧ膜を用いる半導体装置の製
造方法を工程順に示す側断面図、である。 図において、 ■は半導体基板、 ２は配線層、 ｆｄ＋ 無機系ＳＯＧ膜（６）の形成 本発明による一実施例を工程順に示す側断面国軍 １
図（その１） 本発明による一実施例を工程順に示す側断面国軍 １
図（その２） ＋ａ＋ 有機系ＳＯＧ膜（１４）の形成 本発明による他の実施例を工程順に示す側断面図第 図（そのｌ） 第 図（その１） （ｄｌ 絶縁膜（１７）の形成 （ｅｌ コンタクトホール（１８）の形成 本発明による他の実施例を工程順に示す側断面図第 図（その２） 第 図（その２）
、 第２図は本発明による他の実施例を工程順に示ず側断面
図、 第３図は従来の有機系ＳＯＧ膜を用いる半導体装置の製
造方法を工程順に示す側断面図、である。 図において、 ■は半導体基板、 ２は配線層、 ｆｄ＋ 無機系ＳＯＧ膜（６）の形成 本発明による一実施例を工程順に示す側断面国軍 １
図（その１） 本発明による一実施例を工程順に示す側断面国軍 １
図（その２） ＋ａ＋ 有機系ＳＯＧ膜（１４）の形成 本発明による他の実施例を工程順に示す側断面図第 図（そのｌ） 第 図（その１） （ｄｌ 絶縁膜（１７）の形成 （ｅｌ コンタクトホール（１８）の形成 本発明による他の実施例を工程順に示す側断面図第 図（その２） 第 図（その２）
Claims (1)
- 【特許請求の範囲】 配線層（２）が半導体基板（１）の表面に選択的に形成
されてできる凹部を絶縁層で埋めて表面を平坦にする絶
縁膜の形成工程を含んで行う半導体装置の製造方法であ
って、 有機系ＳＯＧを塗布し、ベーキングして有機系ＳＯＧ膜
（４）を形成する工程と、 該有機系ＳＯＧ膜（４）をエッチングする工程と、該有
機系ＳＯＧ膜（４）の表面に絶縁膜と無機系ＳＯＧ膜と
を積層して形成する工程と、 前記有機系ＳＯＧ膜（４）、絶縁膜、無機系ＳＯＧ膜と
を貫通するコンタクトホール（８）を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1339582A JPH03196663A (ja) | 1989-12-26 | 1989-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1339582A JPH03196663A (ja) | 1989-12-26 | 1989-12-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03196663A true JPH03196663A (ja) | 1991-08-28 |
Family
ID=18328839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1339582A Pending JPH03196663A (ja) | 1989-12-26 | 1989-12-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03196663A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996013856A1 (en) * | 1994-10-28 | 1996-05-09 | Advanced Micro Devices, Inc. | Layered low dielectric constant technology |
-
1989
- 1989-12-26 JP JP1339582A patent/JPH03196663A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996013856A1 (en) * | 1994-10-28 | 1996-05-09 | Advanced Micro Devices, Inc. | Layered low dielectric constant technology |
| US5534731A (en) * | 1994-10-28 | 1996-07-09 | Advanced Micro Devices, Incorporated | Layered low dielectric constant technology |
| US5693566A (en) * | 1994-10-28 | 1997-12-02 | Advanced Micro Devices, Inc. | Layered low dielectric constant technology |
| KR100392900B1 (ko) * | 1994-10-28 | 2003-11-17 | 아드밴스트 마이크로 디이바이시스 인코포레이티드 | 적층저유전상수기술 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPH03196663A (ja) | 半導体装置の製造方法 | |
| JPH04207055A (ja) | 半導体装置の製造方法 | |
| JPH0629401A (ja) | 半導体素子およびその製造方法 | |
| JPH04139828A (ja) | 半導体装置の製造方法 | |
| JPH02180052A (ja) | 半導体装置の製造方法 | |
| JPS63258043A (ja) | 半導体装置の製造方法 | |
| JP2745550B2 (ja) | 多層配線の形成方法 | |
| JP2621579B2 (ja) | セラミック基板 | |
| JPH03153035A (ja) | 半導体装置の製造方法 | |
| JPH04207032A (ja) | 半導体装置の平坦化プロセス | |
| JPH0415926A (ja) | 半導体装置の製造方法 | |
| JPS63168034A (ja) | 半導体装置の多層ゲ−ト電極の形成方法 | |
| JPH0611044B2 (ja) | 半導体装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPS63102338A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH07245345A (ja) | 配線形成法 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH04264728A (ja) | 半導体装置およびその製造方法 | |
| JPH05251442A (ja) | 半導体装置の製造方法 | |
| JPS63177539A (ja) | 半導体装置及びその製造方法 | |
| JPH01191471A (ja) | 半導体装置の製造方法 | |
| JPH0474430A (ja) | 半導体装置 |