JPH05251442A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05251442A JPH05251442A JP4046788A JP4678892A JPH05251442A JP H05251442 A JPH05251442 A JP H05251442A JP 4046788 A JP4046788 A JP 4046788A JP 4678892 A JP4678892 A JP 4678892A JP H05251442 A JPH05251442 A JP H05251442A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- laminated structure
- wiring
- semiconductor device
- cvd method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 オゾンによって酸化される金属１bを表面側
に有する積層構造配線１による凹凸を平坦化する。しか
も、積層構造配線１とこの上に設ける上層配線７との間
のオーミック接触を良好に得る。 【構成】 半導体基板(図示せず)に積層構造配線１を設
けた後、プラズマＴＥＯＳ系ＣＶＤ法により積層構造配
線１階スラブの表面および側面を被覆する第１の絶縁膜
２を堆積する。続いて、ＴＥＯＳ−Ｏ3系常圧ＣＶＤ法
により第１の絶縁膜２上の凹凸を埋める第２の絶縁膜３
を堆積する。
に有する積層構造配線１による凹凸を平坦化する。しか
も、積層構造配線１とこの上に設ける上層配線７との間
のオーミック接触を良好に得る。 【構成】 半導体基板(図示せず)に積層構造配線１を設
けた後、プラズマＴＥＯＳ系ＣＶＤ法により積層構造配
線１階スラブの表面および側面を被覆する第１の絶縁膜
２を堆積する。続いて、ＴＥＯＳ−Ｏ3系常圧ＣＶＤ法
により第１の絶縁膜２上の凹凸を埋める第２の絶縁膜３
を堆積する。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、より詳しくは、半導体基板上の配線層により生
じた凹凸を平坦化する層間絶縁膜の形成方法に関する。
に関し、より詳しくは、半導体基板上の配線層により生
じた凹凸を平坦化する層間絶縁膜の形成方法に関する。
【０００２】
【従来の技術】半導体素子の高密度化,高集積化に伴っ
て、半導体基板上で、配線層を層間絶縁膜を挟んで３次
元的に積層する技術が注目されている。最近、配線層と
して、信頼性を向上するために、単なるＡl配線ではな
く、Ａl合金と高融点導体(バリアメタル)とを重ねたも
の(以下、「積層構造配線」という。)が開発されている。
一方、層間絶縁膜として、低温で成膜でき、かつ、他の
成膜法に比して優れた埋め込み平坦性を示すＴＥＯＳ
(テトラ・エトキシ・シラン)−Ｏ3(オゾン)系常圧ＣＶ
Ｄ法が開発されている。
て、半導体基板上で、配線層を層間絶縁膜を挟んで３次
元的に積層する技術が注目されている。最近、配線層と
して、信頼性を向上するために、単なるＡl配線ではな
く、Ａl合金と高融点導体(バリアメタル)とを重ねたも
の(以下、「積層構造配線」という。)が開発されている。
一方、層間絶縁膜として、低温で成膜でき、かつ、他の
成膜法に比して優れた埋め込み平坦性を示すＴＥＯＳ
(テトラ・エトキシ・シラン)−Ｏ3(オゾン)系常圧ＣＶ
Ｄ法が開発されている。
【０００３】
【発明が解決しようとする課題】しかしながら、図５に
示すように、積層構造配線１(例えば、Ａl−Ｓi−Ｃu合
金１aとＴiＷ合金１bとを重ねたもの)上に、上記ＴＥＯ
Ｓ−Ｏ3系常圧ＣＶＤ法により層間絶縁膜３を形成した
場合、ＴiＷ合金１bがＯ3によって酸化されて、積層構
造配線１の表面に金属酸化膜９が生じる。このため、積
層構造配線１とこの上に設ける配線層との間のオーミッ
ク接触をうまく得ることができないという問題がある。
なお、単なるＡl配線上に成膜する場合は、このような
問題は生じない。
示すように、積層構造配線１(例えば、Ａl−Ｓi−Ｃu合
金１aとＴiＷ合金１bとを重ねたもの)上に、上記ＴＥＯ
Ｓ−Ｏ3系常圧ＣＶＤ法により層間絶縁膜３を形成した
場合、ＴiＷ合金１bがＯ3によって酸化されて、積層構
造配線１の表面に金属酸化膜９が生じる。このため、積
層構造配線１とこの上に設ける配線層との間のオーミッ
ク接触をうまく得ることができないという問題がある。
なお、単なるＡl配線上に成膜する場合は、このような
問題は生じない。
【０００４】そこで、この発明の目的は、積層構造配線
による半導体基板上の凹凸を平坦化でき、しかも、上記
積層構造配線とこの上に設ける配線層との間のオーミッ
ク接触を良好に得ることができる半導体装置の製造方法
を提供することにある。
による半導体基板上の凹凸を平坦化でき、しかも、上記
積層構造配線とこの上に設ける配線層との間のオーミッ
ク接触を良好に得ることができる半導体装置の製造方法
を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、この発明の半導体装置の製造方法は、オゾンによっ
て酸化される金属を表面側に有する積層構造配線による
半導体基板上の凹凸を平坦化する半導体装置の製造方法
であって、半導体基板に上記積層構造配線を設けた後、
プラズマＴＥＯＳ系ＣＶＤ法により上記積層構造配線の
表面および側面を被覆する第１の絶縁膜を堆積し、続い
て、ＴＥＯＳ−Ｏ3系常圧ＣＶＤ法により上記第１の絶
縁膜上の凹凸を埋める第２の絶縁膜を堆積することを特
徴としている。
め、この発明の半導体装置の製造方法は、オゾンによっ
て酸化される金属を表面側に有する積層構造配線による
半導体基板上の凹凸を平坦化する半導体装置の製造方法
であって、半導体基板に上記積層構造配線を設けた後、
プラズマＴＥＯＳ系ＣＶＤ法により上記積層構造配線の
表面および側面を被覆する第１の絶縁膜を堆積し、続い
て、ＴＥＯＳ−Ｏ3系常圧ＣＶＤ法により上記第１の絶
縁膜上の凹凸を埋める第２の絶縁膜を堆積することを特
徴としている。
【０００６】また、上記第２の絶縁膜を形成した後、こ
の第２の絶縁膜上に有機系ガラスを塗布して硬化させ、
上記第１の絶縁膜が露出するまでエッチバックを行うの
が望ましい。
の第２の絶縁膜上に有機系ガラスを塗布して硬化させ、
上記第１の絶縁膜が露出するまでエッチバックを行うの
が望ましい。
【０００７】
【実施例】以下、この発明の半導体装置の製造方法を実
施例により詳細に説明する。
施例により詳細に説明する。
【０００８】図１に示すように、半導体基板(図示せず)
上に積層構造配線１が形成されているものとする。この
積層構造配線１は、例えば、Ａl−Ｓi−Ｃu合金１aの上
にＴiＷ合金(またはＷＳi)１bを重ねたものであり、半
導体基板上に凹凸を発生させている。
上に積層構造配線１が形成されているものとする。この
積層構造配線１は、例えば、Ａl−Ｓi−Ｃu合金１aの上
にＴiＷ合金(またはＷＳi)１bを重ねたものであり、半
導体基板上に凹凸を発生させている。
【０００９】上記凹凸を平坦化するために、まず、積層
構造配線１上に、プラズマＴＥＯＳ系ＣＶＤ法により第
１の絶縁膜２を堆積する。これにより、積層構造配線１
の表面および側面を被覆する。このとき、プラズマＴＥ
ＯＳ系ＣＶＤ法では、Ｏ3ガスを用いないので、ＴiＷ合
金１bが酸化されることはない。しかも、上記積層構造
配線１がサブハーフミクロンの凹凸を生じている場合で
あっても、良好なステップカバレッジを得ることができ
る。
構造配線１上に、プラズマＴＥＯＳ系ＣＶＤ法により第
１の絶縁膜２を堆積する。これにより、積層構造配線１
の表面および側面を被覆する。このとき、プラズマＴＥ
ＯＳ系ＣＶＤ法では、Ｏ3ガスを用いないので、ＴiＷ合
金１bが酸化されることはない。しかも、上記積層構造
配線１がサブハーフミクロンの凹凸を生じている場合で
あっても、良好なステップカバレッジを得ることができ
る。
【００１０】次に、第１の絶縁膜２上に、ＴＥＯＳ−Ｏ
3系常圧ＣＶＤ法により第２の絶縁膜３を堆積する。こ
れにより、第１の絶縁膜２上に残っている凹凸を埋め
て、半導体基板上を平坦化する。ＴＥＯＳ−Ｏ3系常圧
ＣＶＤ法を採用しているので、この成膜時点で第２の絶
縁膜３の表面側にリフロー形状を得ることができる。な
お、ＴＥＯＳ−Ｏ3系常圧ＣＶＤ法は、下地材料によっ
て成長膜(第２の絶縁膜３)の表面モフォロジが影響を受
けるが、下地がプラズマＴＥＯＳ系ＣＶＤ法による絶縁
膜(第１の絶縁膜２)である場合には、成長膜の表面モフ
ォロジは良好な状態となる。これに対して、下地がシラ
ン系常圧ＣＶＤ法による絶縁膜(広く用いられている)で
ある場合には、成長膜が表面荒れを起こすため、好まし
くない。
3系常圧ＣＶＤ法により第２の絶縁膜３を堆積する。こ
れにより、第１の絶縁膜２上に残っている凹凸を埋め
て、半導体基板上を平坦化する。ＴＥＯＳ−Ｏ3系常圧
ＣＶＤ法を採用しているので、この成膜時点で第２の絶
縁膜３の表面側にリフロー形状を得ることができる。な
お、ＴＥＯＳ−Ｏ3系常圧ＣＶＤ法は、下地材料によっ
て成長膜(第２の絶縁膜３)の表面モフォロジが影響を受
けるが、下地がプラズマＴＥＯＳ系ＣＶＤ法による絶縁
膜(第１の絶縁膜２)である場合には、成長膜の表面モフ
ォロジは良好な状態となる。これに対して、下地がシラ
ン系常圧ＣＶＤ法による絶縁膜(広く用いられている)で
ある場合には、成長膜が表面荒れを起こすため、好まし
くない。
【００１１】この後、図２に示すように、エッチバック
法を適用して、平坦性をさらに向上させることができ
る。すなわち、同図(a)に示すように、第２の絶縁膜３
上に有機シラノール系ガラス４を塗布し、熱処理を行っ
て硬化させる。そして、同図(b)に示すように、第１の
絶縁膜２が露出するまでエッチバックを行う。続いて、
この上に、プラズマＴＥＯＳ系ＣＶＤ法により、第３の
絶縁膜５を形成する。このように、積層構造配線１の凹
凸を埋めた後、さらにエッチバック法を適用することに
より、層間絶縁膜(第１〜第３の絶縁膜２,３,５)の表面
側を略完全に平坦な状態に仕上げることができる。
法を適用して、平坦性をさらに向上させることができ
る。すなわち、同図(a)に示すように、第２の絶縁膜３
上に有機シラノール系ガラス４を塗布し、熱処理を行っ
て硬化させる。そして、同図(b)に示すように、第１の
絶縁膜２が露出するまでエッチバックを行う。続いて、
この上に、プラズマＴＥＯＳ系ＣＶＤ法により、第３の
絶縁膜５を形成する。このように、積層構造配線１の凹
凸を埋めた後、さらにエッチバック法を適用することに
より、層間絶縁膜(第１〜第３の絶縁膜２,３,５)の表面
側を略完全に平坦な状態に仕上げることができる。
【００１２】上記積層構造配線１とこの上の配線層(上
層配線)とは、図３に示すようにして接続する。すなわ
ち、層間絶縁膜２,３,５(または２,３のみ)のうち積層
構造配線１上の部分を選択的にエッチングしてスルーホ
ール６を形成する。この上に、スパッタ法により上層配
線７を設けて、上記スルーホール６を介して積層構造配
線１と接続する。積層構造配線１をプラズマＴＥＯＳ系
ＣＶＤ法による第１の絶縁膜２で覆って、その表面側１
bの酸化を防止しているので、積層構造配線１と上層配
線７とを良好にオーミック接触させることができる。な
お、スパッタ法によってはスルーホール６を埋めること
ができない場合は、図４に示すように、スルーホール６
にコンタクト用プラグ８を形成して、積層構造配線１と
上層配線７とを接続しても良い。
層配線)とは、図３に示すようにして接続する。すなわ
ち、層間絶縁膜２,３,５(または２,３のみ)のうち積層
構造配線１上の部分を選択的にエッチングしてスルーホ
ール６を形成する。この上に、スパッタ法により上層配
線７を設けて、上記スルーホール６を介して積層構造配
線１と接続する。積層構造配線１をプラズマＴＥＯＳ系
ＣＶＤ法による第１の絶縁膜２で覆って、その表面側１
bの酸化を防止しているので、積層構造配線１と上層配
線７とを良好にオーミック接触させることができる。な
お、スパッタ法によってはスルーホール６を埋めること
ができない場合は、図４に示すように、スルーホール６
にコンタクト用プラグ８を形成して、積層構造配線１と
上層配線７とを接続しても良い。
【００１３】
【発明の効果】以上より明らかなように、この発明の半
導体装置の製造方法は、オゾンによって酸化される金属
を表面側に有する積層構造配線上に、プラズマＴＥＯＳ
系ＣＶＤ法により上記積層構造配線の表面および側面を
被覆する第１の絶縁膜を堆積し、続いて、ＴＥＯＳ−Ｏ
3系常圧ＣＶＤ法により上記第１の絶縁膜上の凹凸を埋
める第２の絶縁膜を堆積しているので、上記積層構造配
線による半導体基板上の凹凸を平坦化することができ
る。しかも、Ｏ3を用いないで、上記積層構造配線をプ
ラズマＴＥＯＳ系ＣＶＤ法による第１の絶縁膜で覆って
いるので、上記積層構造配線とこの上に設ける配線層と
の間のオーミック接触を良好に得ることができる。
導体装置の製造方法は、オゾンによって酸化される金属
を表面側に有する積層構造配線上に、プラズマＴＥＯＳ
系ＣＶＤ法により上記積層構造配線の表面および側面を
被覆する第１の絶縁膜を堆積し、続いて、ＴＥＯＳ−Ｏ
3系常圧ＣＶＤ法により上記第１の絶縁膜上の凹凸を埋
める第２の絶縁膜を堆積しているので、上記積層構造配
線による半導体基板上の凹凸を平坦化することができ
る。しかも、Ｏ3を用いないで、上記積層構造配線をプ
ラズマＴＥＯＳ系ＣＶＤ法による第１の絶縁膜で覆って
いるので、上記積層構造配線とこの上に設ける配線層と
の間のオーミック接触を良好に得ることができる。
【００１４】また、上記第２の絶縁膜を形成した後、こ
の第２の絶縁膜上に有機系ガラスを塗布して硬化させ、
上記第１の絶縁膜が露出するまでエッチバックを行う場
合、半導体基板上の平坦性をさらに向上させることがで
きる。
の第２の絶縁膜上に有機系ガラスを塗布して硬化させ、
上記第１の絶縁膜が露出するまでエッチバックを行う場
合、半導体基板上の平坦性をさらに向上させることがで
きる。
【図１】 この発明の一実施例の半導体装置の製造方法
を説明する図である。
を説明する図である。
【図２】 この発明の一実施例の半導体装置の製造方法
を説明する図である。
を説明する図である。
【図３】 図２に示した工程の後、積層構造配線と上層
配線とを接続する状態を示す図である。
配線とを接続する状態を示す図である。
【図４】 上記積層構造配線と上層配線とをコンタクト
用プラグを介して接続する状態を示す図である。
用プラグを介して接続する状態を示す図である。
【図５】 従来の平坦化法を説明する図である。
１ 積層構造配線 １a Ａl−Ｓ
i−Ｃu合金 １b ＴiＷ合金またはＷＳi ２ 第１の絶
縁膜 ３ 第２の絶縁膜 ４ 有機シラ
ノール系ガラス ５ 第３の絶縁膜 ６ スルーホ
ール ７ 上層配線 ８ コンタク
ト用プラグ
i−Ｃu合金 １b ＴiＷ合金またはＷＳi ２ 第１の絶
縁膜 ３ 第２の絶縁膜 ４ 有機シラ
ノール系ガラス ５ 第３の絶縁膜 ６ スルーホ
ール ７ 上層配線 ８ コンタク
ト用プラグ
Claims (2)
- 【請求項１】 オゾンによって酸化される金属を表面側
に有する積層構造配線による半導体基板上の凹凸を平坦
化する半導体装置の製造方法であって、 半導体基板に上記積層構造配線を設けた後、プラズマＴ
ＥＯＳ系ＣＶＤ法により上記積層構造配線の表面および
側面を被覆する第１の絶縁膜を堆積し、続いて、ＴＥＯ
Ｓ−Ｏ3系常圧ＣＶＤ法により上記第１の絶縁膜上の凹
凸を埋める第２の絶縁膜を堆積することを特徴とする半
導体装置の製造方法。 - 【請求項２】 上記第２の絶縁膜を形成した後、この第
２の絶縁膜上に有機系ガラスを塗布して硬化させ、上記
第１の絶縁膜が露出するまでエッチバックを行うことを
特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046788A JPH05251442A (ja) | 1992-03-04 | 1992-03-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046788A JPH05251442A (ja) | 1992-03-04 | 1992-03-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251442A true JPH05251442A (ja) | 1993-09-28 |
Family
ID=12757073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4046788A Pending JPH05251442A (ja) | 1992-03-04 | 1992-03-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251442A (ja) |
-
1992
- 1992-03-04 JP JP4046788A patent/JPH05251442A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPH05251442A (ja) | 半導体装置の製造方法 | |
| JPH07122635A (ja) | 半導体装置およびその製造方法 | |
| JPH05291408A (ja) | 半導体装置およびその製造方法 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JP2933766B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0415926A (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH1140666A (ja) | 半導体集積回路装置 | |
| JPH05109715A (ja) | 半導体装置の製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JP3309570B2 (ja) | 半導体装置の製造方法 | |
| JPH036827A (ja) | 半導体装置の製造方法 | |
| JPH06236928A (ja) | 半導体装置およびその製造方法 | |
| JPH06112328A (ja) | 半導体装置 | |
| JPH0936231A (ja) | 半導体装置の配線形成方法 | |
| JPH05343531A (ja) | 半導体装置及びその製造方法 | |
| JPH1145936A (ja) | 半導体装置およびその製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPH05267470A (ja) | 集積回路装置およびその製造方法 | |
| JPH10144690A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH08107148A (ja) | 配線構造及び配線構造の形成方法 | |
| JPH03153035A (ja) | 半導体装置の製造方法 | |
| JPH11195703A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20080708 |