JPH0936231A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPH0936231A JPH0936231A JP8192470A JP19247096A JPH0936231A JP H0936231 A JPH0936231 A JP H0936231A JP 8192470 A JP8192470 A JP 8192470A JP 19247096 A JP19247096 A JP 19247096A JP H0936231 A JPH0936231 A JP H0936231A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating layer
- contact hole
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53219—Aluminium alloys
Abstract
(57)【要約】
【課題】 コンタクトホール内のボイドの発生を防止し
て信頼性のある、又、サイズの大きいコンタクトホール
の埋め込みに適する半導体装置の配線形成方法を提供す
る。 【解決手段】 本発明による配線形成方法は、平坦な絶
縁層にコンタクトホールを形成する工程（図３Ｂ，図３
Ｃ）と、コンタクトホールの形成された結果物の上にス
パッタリング方法を用いて金属層を形成する工程（図３
Ｃ）と、金属層を高圧リフローすることにより前記コン
タクトホールを埋め込む工程（図３Ｄ）とを含む。した
がって、高集積素子で求める平坦な配線（図３Ｅ）を具
現し、コンタクトホールを完全に埋め込んでボイドの発
生を抑えることができる。
て信頼性のある、又、サイズの大きいコンタクトホール
の埋め込みに適する半導体装置の配線形成方法を提供す
る。 【解決手段】 本発明による配線形成方法は、平坦な絶
縁層にコンタクトホールを形成する工程（図３Ｂ，図３
Ｃ）と、コンタクトホールの形成された結果物の上にス
パッタリング方法を用いて金属層を形成する工程（図３
Ｃ）と、金属層を高圧リフローすることにより前記コン
タクトホールを埋め込む工程（図３Ｄ）とを含む。した
がって、高集積素子で求める平坦な配線（図３Ｅ）を具
現し、コンタクトホールを完全に埋め込んでボイドの発
生を抑えることができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に高段差のコンタクトホールの埋め込みに
最も好適な半導体装置の配線形成方法に関するものであ
る。
法に係り、特に高段差のコンタクトホールの埋め込みに
最も好適な半導体装置の配線形成方法に関するものであ
る。
【０００２】
【従来の技術】半導体基板と導電層とを電気的に接続さ
せるためのコンタクトホールは、半導体基板の上に形成
された層間絶縁層を部分的にエッチングすることにより
半導体基板の表面の一部を露出させることにより形成さ
れる。電子機器の高速化、多機能化及び小型化のため
に、半導体装置の集積度は高まるにつれて、セルの面積
が縮小してコンタクトホールの大きさも縮小し、接触抵
抗はかえって増えつつある。従って、このような半導体
装置の高集積化によりアスペクト比は増え、高段差のコ
ンタクトホールの埋め込み及び配線のための技術が必要
とされている。
せるためのコンタクトホールは、半導体基板の上に形成
された層間絶縁層を部分的にエッチングすることにより
半導体基板の表面の一部を露出させることにより形成さ
れる。電子機器の高速化、多機能化及び小型化のため
に、半導体装置の集積度は高まるにつれて、セルの面積
が縮小してコンタクトホールの大きさも縮小し、接触抵
抗はかえって増えつつある。従って、このような半導体
装置の高集積化によりアスペクト比は増え、高段差のコ
ンタクトホールの埋め込み及び配線のための技術が必要
とされている。
【０００３】高段差のコンタクトホールを埋め込むため
の方法としては、選択的タングステン工程、ブランケッ
ト−タングステン工程、レーザリフロー工程、高温蒸着
工程及びアルミニウムリフロー工程などが一般に用いら
れている。しかしながら、最近はＬＴＳ（Long Throw S
puttering ）工程あるいは高圧リフロー工程が用いられ
る。
の方法としては、選択的タングステン工程、ブランケッ
ト−タングステン工程、レーザリフロー工程、高温蒸着
工程及びアルミニウムリフロー工程などが一般に用いら
れている。しかしながら、最近はＬＴＳ（Long Throw S
puttering ）工程あるいは高圧リフロー工程が用いられ
る。
【０００４】前記のＬＴＳ工程の場合は、ターゲットと
ウェーハとの距離を増やして段差−塗布性を向上させ、
コンタクトホールの埋め込み能力の向上を図っている。
しかしながら、コンタクトホールを埋め込む導電物質の
蒸着速度の低下と、蒸着後のコンタクトホールの中心部
と縁部との非対称によりボイドが形成される可能性が高
く、段差４以上のコンタクトホールにおける埋め込みに
は限界がある。
ウェーハとの距離を増やして段差−塗布性を向上させ、
コンタクトホールの埋め込み能力の向上を図っている。
しかしながら、コンタクトホールを埋め込む導電物質の
蒸着速度の低下と、蒸着後のコンタクトホールの中心部
と縁部との非対称によりボイドが形成される可能性が高
く、段差４以上のコンタクトホールにおける埋め込みに
は限界がある。
【０００５】前記高圧リフロー工程は、コンタクトホー
ルにアルミニウムＡｌを５０００Å以上に厚く蒸着した
のち、ウェーハに４００℃のチャンバで６００ＭＰａの
高圧を加えることにより、段差１０以上の高段差のコン
タクトホールを埋め込む技術である。現在、一般に用い
られる高圧リフロー工程を用いたコンタクトホールの埋
め込み技術を説明すると、次のとおりである。絶縁層の
蒸着後、写真エッチング工程を経て前記層間絶縁層にコ
ンタクトホールを形成し、該コンタクトホールをフッ化
水素（ＨＦ）を用いて洗浄した後、障壁層及びアルミニ
ウムを蒸着してから（図１Ａ参照）、蒸着されたアルミ
ニウムに高温、高圧を加えアルミニウムをリフローする
（図１Ｂ参照）。図１Ａ及び図１Ｂの参照符号１０は半
導体基板を、１２は絶縁層を、１４は障壁層を、１６は
アルミニウム層を示す。
ルにアルミニウムＡｌを５０００Å以上に厚く蒸着した
のち、ウェーハに４００℃のチャンバで６００ＭＰａの
高圧を加えることにより、段差１０以上の高段差のコン
タクトホールを埋め込む技術である。現在、一般に用い
られる高圧リフロー工程を用いたコンタクトホールの埋
め込み技術を説明すると、次のとおりである。絶縁層の
蒸着後、写真エッチング工程を経て前記層間絶縁層にコ
ンタクトホールを形成し、該コンタクトホールをフッ化
水素（ＨＦ）を用いて洗浄した後、障壁層及びアルミニ
ウムを蒸着してから（図１Ａ参照）、蒸着されたアルミ
ニウムに高温、高圧を加えアルミニウムをリフローする
（図１Ｂ参照）。図１Ａ及び図１Ｂの参照符号１０は半
導体基板を、１２は絶縁層を、１４は障壁層を、１６は
アルミニウム層を示す。
【０００６】前記高圧リフロー工程においては、初期の
アルミニウム蒸着工程でコンタクトホールの上部にアル
ミニウムブリッジが形成されなければ、後続の高圧工程
でコンタクトホールの埋め込みができなくなる。しかし
ながら、サイズの大きいコンタクトホールの場合、アル
ミニウム蒸着の際にブリッジの形成が困難になり、これ
により後続の高圧リフロー工程の後、コンタクトホール
内にボイドＡが発生する問題がある（図１Ｂ参照）。し
たがって、高圧リフロー工程はブリッジが形成されない
大きさのコンタクトホールの埋め込みには不向きである
という短所がある。
アルミニウム蒸着工程でコンタクトホールの上部にアル
ミニウムブリッジが形成されなければ、後続の高圧工程
でコンタクトホールの埋め込みができなくなる。しかし
ながら、サイズの大きいコンタクトホールの場合、アル
ミニウム蒸着の際にブリッジの形成が困難になり、これ
により後続の高圧リフロー工程の後、コンタクトホール
内にボイドＡが発生する問題がある（図１Ｂ参照）。し
たがって、高圧リフロー工程はブリッジが形成されない
大きさのコンタクトホールの埋め込みには不向きである
という短所がある。
【０００７】一方、半導体装置の配線構造の多層化によ
りコンタクトホールのアスペクト比は増え、ことにより
配線層の非平坦化、不良の段差塗布性、金属短絡、低収
率及び信頼性の劣化などの問題が生ずる。したがって、
最近ではこの問題点を解決するために新たな配線技術と
して、後続の平坦化工程が容易で経済性面から有利なダ
マシーン（Ｄａｍａｓｃｅｎｅ）技術が用いられてい
る。該工程によると、平坦な絶縁膜をエッチングしてビ
ア（ｖｉａ）を形成した後、前記ビアを金属にて埋め込
み前記絶縁膜上の過度な金属層をＣＭＰ方法で取り除
く。
りコンタクトホールのアスペクト比は増え、ことにより
配線層の非平坦化、不良の段差塗布性、金属短絡、低収
率及び信頼性の劣化などの問題が生ずる。したがって、
最近ではこの問題点を解決するために新たな配線技術と
して、後続の平坦化工程が容易で経済性面から有利なダ
マシーン（Ｄａｍａｓｃｅｎｅ）技術が用いられてい
る。該工程によると、平坦な絶縁膜をエッチングしてビ
ア（ｖｉａ）を形成した後、前記ビアを金属にて埋め込
み前記絶縁膜上の過度な金属層をＣＭＰ方法で取り除
く。
【０００８】Ｄａｍａｓｃｅｎｅ工程のための材料とし
ては、アルミニウムと化学気相蒸着（ＣＶＤ）によるタ
ングステンが多用されている。ＣＶＤタングステンの場
合は、接着層として用いられるチタンナイトライド膜が
フッ化タングステン（ＷＦ6 ）ガスによりリフティング
される現象が発生する。かつ、ＣＶＤタングステンの蒸
着時の典型的な特性である割れ目により、ＣＭＰを用い
る平坦化工程のときに金属ラインの中間に一定の欠陥が
存在する短所がある。
ては、アルミニウムと化学気相蒸着（ＣＶＤ）によるタ
ングステンが多用されている。ＣＶＤタングステンの場
合は、接着層として用いられるチタンナイトライド膜が
フッ化タングステン（ＷＦ6 ）ガスによりリフティング
される現象が発生する。かつ、ＣＶＤタングステンの蒸
着時の典型的な特性である割れ目により、ＣＭＰを用い
る平坦化工程のときに金属ラインの中間に一定の欠陥が
存在する短所がある。
【０００９】アルミニウムの場合には、スパッタリング
の弱点である段差塗布性の不良によりコンタクトホール
を完全に埋め込めず、ボイドＢ（図２参照）が発生する
問題がある。
の弱点である段差塗布性の不良によりコンタクトホール
を完全に埋め込めず、ボイドＢ（図２参照）が発生する
問題がある。
【００１０】
【発明が解決しようとする課題】本発明の目的は、コン
タクトホール内のボイドの発生を防止して信頼性のある
半導体装置の配線形成方法を提供することにある。本発
明の他の目的は、サイズの大きいコンタクトホールの埋
め込みに適する半導体装置の配線形成方法を提供するこ
とにある。
タクトホール内のボイドの発生を防止して信頼性のある
半導体装置の配線形成方法を提供することにある。本発
明の他の目的は、サイズの大きいコンタクトホールの埋
め込みに適する半導体装置の配線形成方法を提供するこ
とにある。
【００１１】
【課題を解決するための手段】前記目的を達成するため
に本発明による半導体装置の配線形成方法は、（ａ）平
坦な絶縁層にコンタクトホールを形成する工程と、
（ｂ）前記コンタクトホールの形成された結果物の上に
スパッタリング方法を用いて金属層を形成する工程と、
（ｃ）前記金属層を高圧リフローすることにより前記コ
ンタクトホールを埋め込む工程とを含むことを特徴とす
る。
に本発明による半導体装置の配線形成方法は、（ａ）平
坦な絶縁層にコンタクトホールを形成する工程と、
（ｂ）前記コンタクトホールの形成された結果物の上に
スパッタリング方法を用いて金属層を形成する工程と、
（ｃ）前記金属層を高圧リフローすることにより前記コ
ンタクトホールを埋め込む工程とを含むことを特徴とす
る。
【００１２】本発明において、前記工程（ａ）では、二
重ダマシーン（Dual Damascene) によりコンタクトホー
ルを形成することが望ましい。また、前記工程（ｂ）で
前記金属層はコンタクトホールの上部でオーバーハング
が形成される程度の厚さで蒸着することが望ましい。ま
た、前記金属層はアルミニウム及びアルミニウム合金よ
りなる群から選ばれた１つの物質で形成されることが望
ましい。また、前記金属層は常温以上の温度で蒸着する
ことが望ましい。
重ダマシーン（Dual Damascene) によりコンタクトホー
ルを形成することが望ましい。また、前記工程（ｂ）で
前記金属層はコンタクトホールの上部でオーバーハング
が形成される程度の厚さで蒸着することが望ましい。ま
た、前記金属層はアルミニウム及びアルミニウム合金よ
りなる群から選ばれた１つの物質で形成されることが望
ましい。また、前記金属層は常温以上の温度で蒸着する
ことが望ましい。
【００１３】前記目的を達成するために本発明の他の配
線形成方法は、（ａ）半導体基板の上に第１，第２絶縁
層を順次に形成する工程と、（ｂ）前記第２絶縁層及び
第１絶縁層を部分的にエッチングしてコンタクトホール
を形成する工程と、（ｃ）前記コンタクトホールにより
露出された部分の第１，第２絶縁層をフッ化水素でエッ
チングして前記コンタクトホールの上部に突起を形成す
る工程と、（ｄ）前記工程（ｃ）で形成された結果物の
上に金属物質を蒸着する工程と、（ｅ）前記金属物質を
高圧リフローすることによりコンタクトホールを埋め込
む工程とを含むことを特徴とする。
線形成方法は、（ａ）半導体基板の上に第１，第２絶縁
層を順次に形成する工程と、（ｂ）前記第２絶縁層及び
第１絶縁層を部分的にエッチングしてコンタクトホール
を形成する工程と、（ｃ）前記コンタクトホールにより
露出された部分の第１，第２絶縁層をフッ化水素でエッ
チングして前記コンタクトホールの上部に突起を形成す
る工程と、（ｄ）前記工程（ｃ）で形成された結果物の
上に金属物質を蒸着する工程と、（ｅ）前記金属物質を
高圧リフローすることによりコンタクトホールを埋め込
む工程とを含むことを特徴とする。
【００１４】本発明において、前記コンタクトホールは
底面の大きさが０．７μｍ以下であり、アスペクト比は
２以上であることが望ましい。また、前記第２絶縁層は
フッ化水素溶液に対して前記第１絶縁層を構成する物質
とは異なるエッチング率を有する物質で形成されること
が望ましい。また、前記第２絶縁層はフッ化水素溶液に
対して前記第１絶縁層を構成する物質より低いエッチン
グ率を有する物質で形成されることが望ましい。また、
前記第１絶縁層はＢＰＳＧ（ boron-phosphorus silica
te）及びＵＳＧ（ undoped silicate glass ）よりなる
群から選ばれたいずれか一つの物質で形成され、前記第
２絶縁層はシリコン窒化膜及びＰＥーシランよりなる群
から選ばれたいずれか一つの物質で形成されることが望
ましい。また、前記第２絶縁層の上にフッ化水素に対し
て前記第２絶縁層とは異なるエッチング率を有する物質
で構成された１層以上の絶縁層を形成することが望まし
い。また、前記第２絶縁層の上に第１絶縁層を構成する
物質よりなる第３絶縁層を形成することが望ましい。ま
た、前記第２絶縁層は、第１絶縁層の表面から前記第１
及び第３絶縁層の厚さの和の１／２以上の位置に形成さ
れることが望ましい。また、前記工程（ｄ）の前に、前
記コンタクトホールが形成された結果物の上に障壁層を
形成する工程をさらに含むことが望ましい。また、前記
障壁層はチタン及びチタンナイトライドよりなる群から
選ばれたいずれか一つの物質で５００Å以上の厚さで形
成されることが望ましい。また、前記金属層はアルミニ
ウム及びマルミニウム合金よりなる群から選ばれたいず
れか一つの物質で２０００Å以上の厚さで形成されるこ
とが望ましい。
底面の大きさが０．７μｍ以下であり、アスペクト比は
２以上であることが望ましい。また、前記第２絶縁層は
フッ化水素溶液に対して前記第１絶縁層を構成する物質
とは異なるエッチング率を有する物質で形成されること
が望ましい。また、前記第２絶縁層はフッ化水素溶液に
対して前記第１絶縁層を構成する物質より低いエッチン
グ率を有する物質で形成されることが望ましい。また、
前記第１絶縁層はＢＰＳＧ（ boron-phosphorus silica
te）及びＵＳＧ（ undoped silicate glass ）よりなる
群から選ばれたいずれか一つの物質で形成され、前記第
２絶縁層はシリコン窒化膜及びＰＥーシランよりなる群
から選ばれたいずれか一つの物質で形成されることが望
ましい。また、前記第２絶縁層の上にフッ化水素に対し
て前記第２絶縁層とは異なるエッチング率を有する物質
で構成された１層以上の絶縁層を形成することが望まし
い。また、前記第２絶縁層の上に第１絶縁層を構成する
物質よりなる第３絶縁層を形成することが望ましい。ま
た、前記第２絶縁層は、第１絶縁層の表面から前記第１
及び第３絶縁層の厚さの和の１／２以上の位置に形成さ
れることが望ましい。また、前記工程（ｄ）の前に、前
記コンタクトホールが形成された結果物の上に障壁層を
形成する工程をさらに含むことが望ましい。また、前記
障壁層はチタン及びチタンナイトライドよりなる群から
選ばれたいずれか一つの物質で５００Å以上の厚さで形
成されることが望ましい。また、前記金属層はアルミニ
ウム及びマルミニウム合金よりなる群から選ばれたいず
れか一つの物質で２０００Å以上の厚さで形成されるこ
とが望ましい。
【００１５】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施の形態を詳細に説明する。図３Ａ〜図３Ｅ乃至
図４Ａ〜図４Ｄは、本実施の形態による配線形成方法を
説明するための断面図である。 ＜第１実施の形態＞本発明の第１実施の形態による配線
形成方法は、二重Ｄａｍａｓｃｅｎｅ工程を用いてコン
タクトホールの形成及びアルミニウムを塗布する工程
と、高圧リフロー方法を用いたコンタクトホールの埋め
込み技術を採用する。第１実施の形態によると、高いア
スペクト比を有し平坦な配線を求める高集積素子の製造
が可能となる。
明の実施の形態を詳細に説明する。図３Ａ〜図３Ｅ乃至
図４Ａ〜図４Ｄは、本実施の形態による配線形成方法を
説明するための断面図である。 ＜第１実施の形態＞本発明の第１実施の形態による配線
形成方法は、二重Ｄａｍａｓｃｅｎｅ工程を用いてコン
タクトホールの形成及びアルミニウムを塗布する工程
と、高圧リフロー方法を用いたコンタクトホールの埋め
込み技術を採用する。第１実施の形態によると、高いア
スペクト比を有し平坦な配線を求める高集積素子の製造
が可能となる。
【００１６】図３Ａ乃至図３Ｅは、本第１実施の形態に
よる配線形成方法を説明するための断面図である。図３
Ａは、第１マスク層３４及び第２マスク層３６を形成し
た状態の断面図である。これは、表面が平坦な層間絶縁
層３２の上に第１感光膜を塗布する工程と、前記第１感
光膜をパターニングしてスタッドを形成するための第１
マスク層３４を形成する工程と、前記第１マスク層の上
に第２感光膜を塗布する工程と、前記第２感光膜をパタ
ーニングして相互接続ラインを形成するための第２マス
ク層３６を形成する工程とからなる。
よる配線形成方法を説明するための断面図である。図３
Ａは、第１マスク層３４及び第２マスク層３６を形成し
た状態の断面図である。これは、表面が平坦な層間絶縁
層３２の上に第１感光膜を塗布する工程と、前記第１感
光膜をパターニングしてスタッドを形成するための第１
マスク層３４を形成する工程と、前記第１マスク層の上
に第２感光膜を塗布する工程と、前記第２感光膜をパタ
ーニングして相互接続ラインを形成するための第２マス
ク層３６を形成する工程とからなる。
【００１７】図３Ｂは、前記絶縁層に開口部を形成した
状態の断面図である。この開口部の形成工程は、前記第
２マスク層をエッチングマスクとして前記第１マスク層
を部分的にエッチングする工程、及び選択的相互接続と
選択的スタッドを完全にエッチングする工程とからな
る。図３Ｃは、アルミニウムを蒸着した状態の断面図で
ある。
状態の断面図である。この開口部の形成工程は、前記第
２マスク層をエッチングマスクとして前記第１マスク層
を部分的にエッチングする工程、及び選択的相互接続と
選択的スタッドを完全にエッチングする工程とからな
る。図３Ｃは、アルミニウムを蒸着した状態の断面図で
ある。
【００１８】前記第１及び第２マスク層を取り除いた
後、開口部が形成された結果物の上にスパッタリング方
法を用いて、常温以上の温度で、例えばアルミニウム又
はアルミニウム合金を蒸着する。この際、蒸着されるア
ルミニウムが前記コンタクトホールの上部でオーバーハ
ングされてブリッジが形成される程度の厚さでアルミニ
ウムを蒸着する。
後、開口部が形成された結果物の上にスパッタリング方
法を用いて、常温以上の温度で、例えばアルミニウム又
はアルミニウム合金を蒸着する。この際、蒸着されるア
ルミニウムが前記コンタクトホールの上部でオーバーハ
ングされてブリッジが形成される程度の厚さでアルミニ
ウムを蒸着する。
【００１９】図３Ｄは、高圧リアロー工程を示す断面図
である。アルミニウムブリッジが形成された半導体基板
を高圧リフロー工程、即ち、ウェーハを温度４００℃以
上のチャンバに入れて６００ＭＰａの高圧を加えて前記
アルミニウムにてコンタクトホールを埋め込むようにす
る。図３Ｅは、表面を平坦化する状態の断面図である。
である。アルミニウムブリッジが形成された半導体基板
を高圧リフロー工程、即ち、ウェーハを温度４００℃以
上のチャンバに入れて６００ＭＰａの高圧を加えて前記
アルミニウムにてコンタクトホールを埋め込むようにす
る。図３Ｅは、表面を平坦化する状態の断面図である。
【００２０】前記アルミニウム層３８の表面を平坦にす
るため、前記アルミニウム層に対して絶縁層３２の表面
が露出されるまでにＣＭＰを用いたエッチバックを施
す。前記本発明の第１実施の形態によると、二重Ｄａｍ
ａｓｃｅｎｅ技術を用いて、スパッタリング方法でアル
ミニウムを塗布した後、高圧リフロー工程を用いてコン
タクトホールを埋め込むことにより、高集積素子で求め
る平坦な配線を形成することができる。
るため、前記アルミニウム層に対して絶縁層３２の表面
が露出されるまでにＣＭＰを用いたエッチバックを施
す。前記本発明の第１実施の形態によると、二重Ｄａｍ
ａｓｃｅｎｅ技術を用いて、スパッタリング方法でアル
ミニウムを塗布した後、高圧リフロー工程を用いてコン
タクトホールを埋め込むことにより、高集積素子で求め
る平坦な配線を形成することができる。
【００２１】＜第２実施の形態＞本発明の第２実施の形
態によると、高圧リフローを用いたコンタクトホールの
埋め込み技術において、従来では高圧リフロー工程でブ
リッジが形成できなかったサイズの大きいコンタクトホ
ールの上部にブリッジを形成させることにより、コンタ
クトホールを埋め込む。本第２実施の形態はコンタクト
ホールの底面のサイズが０．７μｍ以下であり、アスペ
クト比が２以上であるコンタクトホールに適用すること
が望ましい。
態によると、高圧リフローを用いたコンタクトホールの
埋め込み技術において、従来では高圧リフロー工程でブ
リッジが形成できなかったサイズの大きいコンタクトホ
ールの上部にブリッジを形成させることにより、コンタ
クトホールを埋め込む。本第２実施の形態はコンタクト
ホールの底面のサイズが０．７μｍ以下であり、アスペ
クト比が２以上であるコンタクトホールに適用すること
が望ましい。
【００２２】図４Ａ乃至図４Ｄは、本第２実施の形態に
よる半導体装置の配線形成方法を説明するための断面図
である。図４Ａを参照すると、コンタクトホール４６を
形成した状態の断面図である。これは、半導体基板４０
の上に第１絶縁層４２を形成する工程と、前記第１絶縁
層の上に第２絶縁層４４を形成する工程と、前記第２絶
縁層の上に感光膜を塗布した後、写真工程によりコンタ
クトホールが形成される部分の第２絶縁層を露出させる
形態の感光膜パターン（図示せず）を形成する工程、及
び前記感光膜パターンをマスクとして前記第１，第２絶
縁層をエッチングしてコンタクトホール４６を形成する
工程とからなる。
よる半導体装置の配線形成方法を説明するための断面図
である。図４Ａを参照すると、コンタクトホール４６を
形成した状態の断面図である。これは、半導体基板４０
の上に第１絶縁層４２を形成する工程と、前記第１絶縁
層の上に第２絶縁層４４を形成する工程と、前記第２絶
縁層の上に感光膜を塗布した後、写真工程によりコンタ
クトホールが形成される部分の第２絶縁層を露出させる
形態の感光膜パターン（図示せず）を形成する工程、及
び前記感光膜パターンをマスクとして前記第１，第２絶
縁層をエッチングしてコンタクトホール４６を形成する
工程とからなる。
【００２３】前記第２絶縁層４４は、第１絶縁層４２を
形成する物質とはエッチング液であるフッ化水素に対し
てエッチング率の異なる物質で形成されることが望まし
い。さらに望ましくは、前記第２絶縁層を構成する物質
のフッ化水素に対するエッチング率が、前記第１絶縁層
を構成する物質のエッチング率より遅いことが望まし
い。
形成する物質とはエッチング液であるフッ化水素に対し
てエッチング率の異なる物質で形成されることが望まし
い。さらに望ましくは、前記第２絶縁層を構成する物質
のフッ化水素に対するエッチング率が、前記第１絶縁層
を構成する物質のエッチング率より遅いことが望まし
い。
【００２４】例えば、本発明の望ましい実施の形態によ
ると、前記第１絶縁層４２はボロン−リンを含有するシ
リコン（ＢＰＳＧ）又はＵＳＧのうちいずれか１つの物
質で形成し、前記第２絶縁層４４はシリコン窒化膜（Ｓ
ｉＮ）及びＰＥ−ＳｉＨ4 （Plasma-enhanced silane）
のうちいずれか１つの物質を２００Å以上の厚さで形成
する。この際、前記ＰＥ−ＳｉＨ4 は２００〜４００℃
の温度範囲で２６０〜６００Å／４５ｓｅｃ程度のエッ
チング率を有し、ＢＰＳＧは２３００〜２５００Å／４
５ｓｅｃ程度のエッチング率を有する。
ると、前記第１絶縁層４２はボロン−リンを含有するシ
リコン（ＢＰＳＧ）又はＵＳＧのうちいずれか１つの物
質で形成し、前記第２絶縁層４４はシリコン窒化膜（Ｓ
ｉＮ）及びＰＥ−ＳｉＨ4 （Plasma-enhanced silane）
のうちいずれか１つの物質を２００Å以上の厚さで形成
する。この際、前記ＰＥ−ＳｉＨ4 は２００〜４００℃
の温度範囲で２６０〜６００Å／４５ｓｅｃ程度のエッ
チング率を有し、ＢＰＳＧは２３００〜２５００Å／４
５ｓｅｃ程度のエッチング率を有する。
【００２５】前記第２絶縁層の上に、前記第２絶縁層と
はフッ化水素に対するエッチング率の異なる他の絶縁層
を多層に形成することができる。かつ、前記第２絶縁層
の上に第１絶縁層を積層して、第１絶縁層−第２絶縁層
−第１絶縁層の形態に積層することもできる。この際、
第３絶縁層の厚さが第１絶縁層の厚さより薄いことが望
ましい。
はフッ化水素に対するエッチング率の異なる他の絶縁層
を多層に形成することができる。かつ、前記第２絶縁層
の上に第１絶縁層を積層して、第１絶縁層−第２絶縁層
−第１絶縁層の形態に積層することもできる。この際、
第３絶縁層の厚さが第１絶縁層の厚さより薄いことが望
ましい。
【００２６】図４Ｂは、障壁金属層４８を形成する状態
の断面図である。これは、コンタクトホールの形成され
た結果物に対してフッ化水素を用いて洗浄を施す工程、
及び前記結果物の上に障壁金属層４８を形成する工程と
からなる。前記洗浄工程で、前記第２絶縁層４４は前記
第１絶縁層４２よりフッ化水素に対するエッチング率が
低いため、第１絶縁層４２が第２絶縁層４４よりさらに
迅速にエッチングされてコンタクトホールの上部に突起
が形成される。これにより、前記障壁金属の蒸着の際、
コンタクトホールの上部にオーバーハングが形成され
る。前記障壁金属層４８はチタン（Ｔｉ）又はチタンナ
イトライド（ＴｉＮ）を５００Å程度の厚さで蒸着して
形成する。
の断面図である。これは、コンタクトホールの形成され
た結果物に対してフッ化水素を用いて洗浄を施す工程、
及び前記結果物の上に障壁金属層４８を形成する工程と
からなる。前記洗浄工程で、前記第２絶縁層４４は前記
第１絶縁層４２よりフッ化水素に対するエッチング率が
低いため、第１絶縁層４２が第２絶縁層４４よりさらに
迅速にエッチングされてコンタクトホールの上部に突起
が形成される。これにより、前記障壁金属の蒸着の際、
コンタクトホールの上部にオーバーハングが形成され
る。前記障壁金属層４８はチタン（Ｔｉ）又はチタンナ
イトライド（ＴｉＮ）を５００Å程度の厚さで蒸着して
形成する。
【００２７】図４Ｃは、アルミニウム５０を蒸着した状
態の断面図である。前記結果物の上に、例えば通常のス
パッタリング方法によりアルミニウム又はアルミニウム
合金のような金属物質を蒸着する。前記アルミニウム５
０はコンタクトホールの上部にブリッジを形成し、後続
の高圧リフロー工程により前記コンタクトホールを完全
に埋め込む程度の厚さ、例えば、２０００Å以上の厚さ
で蒸着することが望ましい。
態の断面図である。前記結果物の上に、例えば通常のス
パッタリング方法によりアルミニウム又はアルミニウム
合金のような金属物質を蒸着する。前記アルミニウム５
０はコンタクトホールの上部にブリッジを形成し、後続
の高圧リフロー工程により前記コンタクトホールを完全
に埋め込む程度の厚さ、例えば、２０００Å以上の厚さ
で蒸着することが望ましい。
【００２８】前記アルミニウム蒸着工程の際、前工程で
形成されたオーバーハングがコンタクトホールのサイズ
を縮ませる作用をすることにより、コンタクトホールの
上部にアルミニウムブリッジが形成される。図４Ｄは、
高圧リフロー工程によりコンタクトホールを埋め込んだ
状態の断面図である。
形成されたオーバーハングがコンタクトホールのサイズ
を縮ませる作用をすることにより、コンタクトホールの
上部にアルミニウムブリッジが形成される。図４Ｄは、
高圧リフロー工程によりコンタクトホールを埋め込んだ
状態の断面図である。
【００２９】高圧リフロー工程は前記アルミニウムに対
して施され、アルミニウム５０にてコンタクトホールを
完全に埋め込むようにする。前記本発明の第２実施の形
態によると、ブリッジが形成されないサイズの大きいコ
ンタクトホールの場合、層間絶縁層をフッ化水素に対す
るエッチング率の異なる２層以上の物質で形成して、金
属物質の蒸着時にコンタクトホールの上部にブリッジを
誘発する。したがって、後続の高圧リフロー工程の時に
コンタクトホールを完全に埋め込むことができ、従来の
サイズの大きいコンタクトホールの埋め込み時に発生す
るボイド現象を防止しうる。
して施され、アルミニウム５０にてコンタクトホールを
完全に埋め込むようにする。前記本発明の第２実施の形
態によると、ブリッジが形成されないサイズの大きいコ
ンタクトホールの場合、層間絶縁層をフッ化水素に対す
るエッチング率の異なる２層以上の物質で形成して、金
属物質の蒸着時にコンタクトホールの上部にブリッジを
誘発する。したがって、後続の高圧リフロー工程の時に
コンタクトホールを完全に埋め込むことができ、従来の
サイズの大きいコンタクトホールの埋め込み時に発生す
るボイド現象を防止しうる。
【００３０】本発明は前記の実施の形態に限定されず、
本発明の属する技術分野において当分野の通常の知識を
持つ者により多くの変形ができるということは明白であ
る。
本発明の属する技術分野において当分野の通常の知識を
持つ者により多くの変形ができるということは明白であ
る。
【００３１】
【発明の効果】本発明により、コンタクトホール内のボ
イドの発生を防止して信頼性のある半導体装置の配線形
成方法を提供できる。又、サイズの大きいコンタクトホ
ールの埋め込みに適する半導体装置の配線形成方法を提
供できる。すなわち、前述したように本発明による配線
形成方法によると、第１に、二重Ｄａｍａｓｃｅｎｅ技
術を用いてスパッタリング方法でコンタクトホールにア
ルミニウムを塗布した後、高圧リフロー工程を用いてコ
ンタクトホールを埋め込むことにより、高集積素子で求
める平坦な配線を形成することができる。第２に、サイ
ズの大きいコンタクトホールの場合、層間絶縁層をフッ
化水素に対するエッチング率の異なる２層以上の物質で
形成して金属物質の蒸着時にブリッジを誘発することに
より、後続の高圧リフロー工程でコンタクトホールを完
全に埋め込むことができる。
イドの発生を防止して信頼性のある半導体装置の配線形
成方法を提供できる。又、サイズの大きいコンタクトホ
ールの埋め込みに適する半導体装置の配線形成方法を提
供できる。すなわち、前述したように本発明による配線
形成方法によると、第１に、二重Ｄａｍａｓｃｅｎｅ技
術を用いてスパッタリング方法でコンタクトホールにア
ルミニウムを塗布した後、高圧リフロー工程を用いてコ
ンタクトホールを埋め込むことにより、高集積素子で求
める平坦な配線を形成することができる。第２に、サイ
ズの大きいコンタクトホールの場合、層間絶縁層をフッ
化水素に対するエッチング率の異なる２層以上の物質で
形成して金属物質の蒸着時にブリッジを誘発することに
より、後続の高圧リフロー工程でコンタクトホールを完
全に埋め込むことができる。
【図１Ａ】
【図１Ｂ】従来の高圧リフロー方法による配線形成方法
を説明するための断面図である。
を説明するための断面図である。
【図２】従来のＤａｍａｓｃｅｎｅ方法による配線形成
方法を説明するための断面図である。
方法を説明するための断面図である。
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】本発明の一実施の形態による配線形成方法を
説明するための断面図である。
説明するための断面図である。
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】本発明の他の実施の形態による配線形成方法
を説明するための断面図である。
を説明するための断面図である。
Claims (16)
- 【請求項１】 （ａ）平坦な絶縁層にコンタクトホール
を形成する工程と、 （ｂ）前記コンタクトホールの形成された結果物の上に
スパッタリング方法を用いて金属層を形成する工程と、 （ｃ）前記金属層を高圧リフローすることにより前記コ
ンタクトホールを埋め込む工程とを含むことを特徴とす
る半導体装置の配線形成方法。 - 【請求項２】 前記工程（ａ）では、二重ダマシーン（D
ual Damascene) によりコンタクトホールを形成するこ
とを特徴とする請求項１に記載の半導体装置の配線形成
方法。 - 【請求項３】 前記工程（ｂ）では、前記コンタクトホ
ールの上部でオーバーハングが形成される程度の厚さで
金属層を蒸着することを特徴とする請求項１に記載の半
導体装置の配線形成方法。 - 【請求項４】 前記金属層はアルミニウム及びアルミニ
ウム合金よりなる群から選ばれた１つの物質で形成され
ることを特徴とする請求項３に記載の半導体装置の配線
形成方法。 - 【請求項５】 前記金属層は常温以上の温度で蒸着する
ことを特徴とする請求項１または４に記載の半導体装置
の配線形成方法。 - 【請求項６】 （ａ）半導体基板の上に第１，第２絶縁
層を順次に形成する工程と、 （ｂ）前記第２絶縁層及び第１絶縁層を部分的にエッチ
ングしてコンタクトホールを形成する工程と、 （ｃ）前記コンタクトホールにより露出された部分の第
１，第２絶縁層をフッ化水素でエッチングして前記コン
タクトホールの上部に突起を形成する工程と、 （ｄ）前記工程（ｃ）で形成された結果物の上に金属物
質を蒸着する工程と、 （ｅ）前記金属物質を高圧リフローすることによりコン
タクトホールを埋め込む工程とを含むことを特徴とする
半導体装置の配線形成方法。 - 【請求項７】 前記コンタクトホールは底面の大きさが
０．７μｍ以下であり、アスペクト比は２以上であるこ
とを特徴とする請求項６に記載の半導体装置の配線形成
方法。 - 【請求項８】 前記第２絶縁層はフッ化水素溶液に対し
て前記第１絶縁層を構成する物質とは異なるエッチング
率を有する物質で形成されることを特徴とする請求項６
に記載の半導体装置の配線形成方法。 - 【請求項９】 前記第２絶縁層はフッ化水素溶液に対し
て前記第１絶縁層を構成する物質より低いエッチング率
を有する物質で形成されることを特徴とする請求項８に
記載の半導体装置の配線形成方法。 - 【請求項１０】 前記第１絶縁層はＢＰＳＧ（ boron-ph
osphorus silicate）及びＵＳＧ（ undoped silicate g
lass ）よりなる群から選ばれたいずれか１つの物質で
形成され、前記第２絶縁層はシリコン窒化膜及びＰＥー
シランよりなる群から選ばれたいずれか１つの物質で形
成されることを特徴とする請求項９に記載の半導体装置
の配線形成方法。 - 【請求項１１】 前記第２絶縁層の上にフッ化水素に対
して前記第２絶縁層とは異なるエッチング率を有する物
質で構成された１層以上の絶縁層を形成することを特徴
とする請求項６に記載の半導体装置の配線形成方法。 - 【請求項１２】 前記第２絶縁層の上に第１絶縁層を構
成する物質よりなる第３絶縁層を形成することを特徴と
する請求項６に記載の半導体装置の配線形成方法。 - 【請求項１３】 前記第２絶縁層は、第１絶縁層の表面
から前記第１及び第３絶縁層の厚さの和の１／２以上の
位置に形成されることを特徴とする請求項１２に記載の
半導体装置の配線形成方法。 - 【請求項１４】 前記工程（ｄ）の前に、前記コンタク
トホールが形成された結果物の上に障壁層を形成する工
程をさらに含むことを特徴とする請求項６に記載の半導
体装置の配線形成方法。 - 【請求項１５】 前記障壁層はチタン及びチタンナイト
ライドよりなる群から選ばれたいずれか１つの物質で５
００Å以上の厚さで形成されることを特徴とする請求項
１４に記載の半導体装置の配線形成方法。 - 【請求項１６】 前記金属層はアルミニウム及びマルミ
ニウム合金よりなる群から選ばれたいずれか一つの物質
で２０００Å以上の厚さで形成されることを特徴とする
請求項６に記載の半導体装置の配線形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95-21395 | 1995-07-20 | ||
| KR1019950021395A KR100189967B1 (ko) | 1995-07-20 | 1995-07-20 | 반도체장치의 다층배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936231A true JPH0936231A (ja) | 1997-02-07 |
| JP3745460B2 JP3745460B2 (ja) | 2006-02-15 |
Family
ID=19421048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19247096A Expired - Fee Related JP3745460B2 (ja) | 1995-07-20 | 1996-07-22 | 半導体装置の配線形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3745460B2 (ja) |
| KR (1) | KR100189967B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008537337A (ja) * | 2005-04-15 | 2008-09-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 相互接続構造体及びその製造方法 |
| JP2011519485A (ja) * | 2008-05-01 | 2011-07-07 | オヴォニクス，インコーポレイテッド | 相変化メモリデバイスに電極を形成する方法 |
-
1995
- 1995-07-20 KR KR1019950021395A patent/KR100189967B1/ko not_active IP Right Cessation
-
1996
- 1996-07-22 JP JP19247096A patent/JP3745460B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008537337A (ja) * | 2005-04-15 | 2008-09-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 相互接続構造体及びその製造方法 |
| JP2011519485A (ja) * | 2008-05-01 | 2011-07-07 | オヴォニクス，インコーポレイテッド | 相変化メモリデバイスに電極を形成する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3745460B2 (ja) | 2006-02-15 |
| KR100189967B1 (ko) | 1999-06-01 |
| KR970008491A (ko) | 1997-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5356836A (en) | Aluminum plug process | |
| JP3353727B2 (ja) | 半導体装置の配線構造の形成方法 | |
| US5677238A (en) | Semiconductor contact metallization | |
| JP3382357B2 (ja) | 配線形成方法 | |
| JPH09135005A (ja) | 半導体装置の配線形成方法 | |
| US6355554B1 (en) | Methods of forming filled interconnections in microelectronic devices | |
| JP3745460B2 (ja) | 半導体装置の配線形成方法 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| US5948705A (en) | Method of forming interconnection line | |
| US7566972B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| US20040256733A1 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| JPH09199593A (ja) | 半導体装置およびその製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| KR100217909B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| JPH0410426A (ja) | 半導体装置の製造方法 | |
| JPH09275136A (ja) | 半導体装置及びその製造方法 | |
| KR100214851B1 (ko) | 반도체 디바이스의 금속 배선 형성 방법 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JPH11214513A (ja) | 集積回路の配線構造と配線形成法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH06163705A (ja) | 導電膜積層配線構造を有する半導体装置 | |
| KR100332131B1 (ko) | 반도체 소자의 금속층 형성 방법 | |
| JPH08222629A (ja) | 配線構造及び配線構造の製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050622 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051028 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |