DE3885637T2 - Verfahren zur Herstellung von gleichmässigen Materialschichten. - Google Patents

Verfahren zur Herstellung von gleichmässigen Materialschichten.

Info

Publication number
DE3885637T2
DE3885637T2 DE88103610T DE3885637T DE3885637T2 DE 3885637 T2 DE3885637 T2 DE 3885637T2 DE 88103610 T DE88103610 T DE 88103610T DE 3885637 T DE3885637 T DE 3885637T DE 3885637 T2 DE3885637 T2 DE 3885637T2
Authority
DE
Germany
Prior art keywords
layer
polishing
silicon
stop layer
polishing stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE88103610T
Other languages
English (en)
Other versions
DE3885637D1 (de
Inventor
Jerome Brett Lasky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE3885637D1 publication Critical patent/DE3885637D1/de
Application granted granted Critical
Publication of DE3885637T2 publication Critical patent/DE3885637T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Description

  • Vorliegende Erfindung befaßt sich mit einem Verfahren, das gleichmäßige und/oder planpolierte Materialschichten erzeugt.
  • Es wird auf folgende Europäische Patentanmeldungen verwiesen, die einen Teil des Stands der Technik gemäß Artikel 54(3) EPC bilden:
  • Europäische Patentanmeldung EP-A-0 223 920 mit dem Titel "Chem- Mech Polishing Method for Producing Coplanar Metal/Insulator Films On A Substrate" mit dem Prioritätsdatum 28. Oktober 1985, Erfinder Beyer et al. und auf den Bevollmächtigten vorliegender Anmeldung übertragen. Diese Anmeldung befaßt sich mit der Bildung von Öffnungen in einer Isolierschicht, der Überfüllung dieser Öffnungen mit Metall und dem Planpolieren, wobei Teile über der Oberfläche der Isolierschicht entfernt werden.
  • Europäische Patentanmeldung EP-A-0 224 646 mit dem Titel "Method For Removing Protuberances At The Surface Of A Semiconductor Wafer Using A Chem-Mech Polishing Technique" mit dem Prioritätsdatum 28. Oktober 1985, Erfinder Beyer et al. und auf den Bevollmächtigten vorliegender Anmeldung übertragen. Diese Anmeldung befaßt sich mit dem Planpolieren von Oxidaufwölbungen mittels einer Siliciumnitridschicht als Ätzstop.
  • Europäische Patentanmeldung EP-A-0 224 013 mit dem Titel "Method For Producing Coplanar Multi-Level Metal/Insulator Films On A Substrate And For Forming Patterned Conductive Lines Simultaneously With Stud Vias" mit dem Prioritätsdatum vom 28. Oktober 1985, Erfinder Chow et al. und auf den Bevollmächtigten vorliegender Erfindung übertragen. Diese Anmeldung befaßt sich mit der Strukturierung einer Glasschicht, so daß sie gleichzeitig eine Leitungsebene und einen Verbindungszapfen darstellt, dem Füllen des strukturierten Glases mit Metall, um so die Strukturen zu bilden, und dem Planpolieren von Teilen des Metalls über der Oberfläche der Glasschicht, so daß das Metall mit dem Glas eben abschließt.
    • Stand der Technik
  • Im gegenwärtigen Zeitalter der Höchstintegrationsschaltkreise (VLSI-Schaltkreise) gibt es die Tendenz, die Abmessungen von Transistoren und anderen Halbleiterbausteinen zu schrumpfen, um so größere Packungsdichten leichter zu ermöglichen. Mit diesem Schrumpfen und dichteren Packen von Halbleiterbausteinen erforderten Kriechströme im Substrat und Bausteinwechselwirkungen eine gewisse Form von Isolation zwischen den Bausteinen.
  • Für diese Isolation ist eine Anzahl von Lösungsansätzen vorgeschlagen worden. Beispielsweise beschreibt die US-Patentschrift 3 979 237, Erfinder Marcom et al., ein Verfahren, bei dem Vertiefungen in einem Halbleiterkörper gebildet werden, die Vertiefungen mit einer Isolierschicht beschichtet werden, die Vertiefungen wieder mit Siliciummaterial aufgefüllt werden und die Oberseite der wiederaufgefüllten Vertiefungen planpoliert wird, um so sicherzustellen, daß die Oberseite der Siliciumflächen eben ist. Das Ergebnis sind mit Halbleitermaterial gefüllte, isolierte Vertiefungen.
  • Eine neuere Technik, die zur Herstellung besserer Isolation besonders vielversprechend zu sein scheint, ist der Lösungsansatz Silicium-auf-Isolator (SOI). Beispielsweise beschreiben die Autoren Chu, Tsang und Joy im IBM Technical Disclosure Bulletin, Band 24, Nr. 9 vom Februar 1982 ein Verfahren, bei dem isolierte Siliciumbereiche in Vertiefungen in einem dielektrischen Substrat eingebettet sind.
  • In ähnlicher Weise beschreibt Silvestri im IBM Technical Disclosure Bulletin, Band 27, Nr. 8 vom Januar 1985 ein Verfahren zur Bildung vollständig isolierter Siliciumbereiche durch Epitaxiewachstum auf einem Isolator, die dann die Herstellung vollständig isolierter, integrierter FET-, Bipolar- und MOSFET- Schaltkreise erleichtern. Häufig werden zum Erreichen der gewünschten SOI-Struktur Bonding-Verfahren angewandt, um einen Silicium-Wafer an einen zweiten als "Handgriff" anzufügen. Beispiele für diese Bonding-Verfahren finden sich in Laskey, "Wafer Bonding for Silicon-On-Insulator Technologies", Appl. Phys. Lett. 48(1) vom 6. Januar 1986 und in Laskey, Stiffer, White und Abernathey, "Silicon-On-Insulator (SOI) By Bonding and Etch-Back", IEDM 28.4, 1.-4. Dezember 1985.
  • Eine Art von Silicium-auf-Isolator-Aufbau, mit der sich die vorliegende Erfindung beschäftigt, wird in den Figuren 1A und 1B gezeigt und unter Verweis darauf beschrieben. In Fig. 1A befindet sich eine dünne Siliciumschicht 104 auf einer dünnen Isolierschicht 102. Die Isolierschicht 102 kann aus einem beliebigem Isolationsmaterial gebildet werden, normalerweise aus Siliciumdioxid. Ein Trägerkörper 100, üblicherweise ein Silicium- Wafer, bietet mechanischen Halt und Stabilität.
  • In Figur 1B wurde die Silicium-auf-Isolator-Schicht aus Figur 1A maskiert, geätzt und anderweitig bearbeitet, um die isolierten Bausteine 110, 112, 114 bzw. 116 auf den Siliciuminseln 120, 122, 124 bzw. 126 zu bilden. Diese Siliciuminseln können zur Herstellung eines beliebigen Bausteins aus einer Vielzahl von Halbleiterbausteinen, z. B. eines FET-Verstärkers, Bipolarverstärkers, MOSFETs usw., dotiert oder anderweitig behandelt werden. Es sei darauf hingewiesen, daß die Bausteine vollständig voneinander isoliert sind und dadurch Kriechströme im Streusubstrat und auch unerwünschte Wechselwirkungen zwischen den Bausteinen verhindern.
  • Ferner sei darauf hingewiesen, daß sich die Höhe des Bausteins 112 von der Höhe der Bausteine 110, 114 und 116 unterscheidet. Diese Ungleichmäßigkeit ergibt sich aufgrund der lokalen Unebenheit 106, die in Figur 1A eingezeichnet ist. Da die Siliciuminsel 122 des Bausteins 112 kürzer als die Siliciuminseln 120, 124 bzw. 126 der Bausteine 110, 114 bzw. 116 ist, besitzt der Baustein effektiv eine kleinere Siliciumsubstratfläche, die dazu führt, daß der Baustein andere Betriebsparameter als die Bausteine 110, 114 und 116 besitzt. Um die Herstellung von Halbleiterbausteinen mit im wesentlichen gleichen Betriebsparametern zu erleichtern, wäre eine SOI-Schicht mit ebener Oberfläche und gleichmäßiger Dicke wünschenswert.
  • Auch aus mehreren anderen Gründen ist es wünschenswert, daß die SOI-Schicht eine ebene Oberfläche und einen gleichmäßig dicken Körper besitzt. Erstens kann sich die Belichtung der projizierten Fotomaske bei lokalen Unebenheiten etwas außerhalb des Brennpunkts befinden. Wenn die Oberflächen der entstandenen Bausteine eben sind, werden zweitens die Toleranzen der Maske für die metallische Leiterstruktur etwas vergrößert, und die Ätzdauer zur Bildung von nach unten gerichteten Zapfenstrukturen, die die Bausteine verbinden, können genauer im voraus bestimmt werden.
  • Figur 2A zeigt einen Silicium-auf-Isolator (SOI) -Aufbau, der die gewünschten Merkmale einer ebenen Oberfläche und eines gleichmäßig dicken Körpers besitzt. Insbesondere befindet sich eine Siliciumschicht 204 auf der Oberseite der Isolierschicht 102, welche sich wiederum auf der Oberseite des Trägerkörpers 100 befindet. In Figur 2B wurde die Silicium-auf-Isolator- Schicht aus Figur 2A maskiert, geätzt und anderweitig bearbeitet, um die isolierten Bausteine 210, 212, 214 bzw. 216 auf den gleichförmigen Siliciuminseln 220, 222, 224 bzw. 226 herzustellen. Da die Siliciuminseln 220, 222, 224 bzw. 216 die gleiche Dicke besitzen, besitzen auch die Bausteine 210, 212, 214 bzw. 216 im wesentlichen ähnliche Betriebsparameter. Da die Oberseiten der entstandenen Bausteine im wesentlichen eben sind, werden die Toleranzanforderungen am Ende der Leitungsbearbeitung beim Hinzufügen einer metallischen Verdrahtungsstruktur etwas gelockert.
  • Eine Unterrichtung nach dem Stand der Technik, die bei der Herstellung von im wesentlichen gleichmäßigen und ebenen SOI- Schichten hervorragende Ergebnisse erzielt hat, ist die US- Patentschrift 4 601 779, Erfinder Abernathey et al. (EP-A-0 207 272), übertragen auf den Bevollmächtigten dieser Erfindung. Die nach Abernathey et al. entstehenden SOI-Strukturen dienen als bevorzugte Ausgangsstruktur für die vorliegende Erfindung, wodurch die Ausführungen von Abernathey et al. durch Verweis hier eingeschlossen sind. Es besteht jedoch das Bedürfnis nach einem Verfahren, das bei Silicium-auf-Isolator-Schichten eine noch bessere Ebenheit und Gleichmäßigkeit der Dicke bewirkt.
  • Daher besteht das breitgefächerte Aufgabengebiet der vorliegenden Erfindung darin, ein verbessertes Verfahren zur Herstellung einer ebenen und/oder gleichmäßigen Materialschicht zur Verfügung zu stellen.
  • Eine zweite Aufgabe dieser Erfindung besteht darin, ein Herstellungsverfahren zur Verfügung zu stellen, in welchem die Oberfläche einer Materialschicht zu einer im wesentlichen ebenen Oberfläche geglättet werden kann.
  • Eine weitere Aufgabe dieser Erfindung ist es, ein Herstellungsverfahren zur Verfügung zu stellen, in welchem eine Materialschicht mit einer im wesentlichen gleichmäßigen Dicke hergestellt werden kann.
  • Diese Aufgaben werden durch die in den Ansprüchen 1 bis 11 beschriebenen Verfahren erreicht.
  • Die Polierstopschicht besitzt eine erste Oberfläche, die mit der ersten Oberfläche einer dickeren Materialschicht in einer Ebene liegt. Die zweite Oberfläche der dickeren Materialschicht wird dann z. B. durch chemisch-mechanisches Polieren soweit planpoliert, bis die zweite Oberfläche der dünneren Polierstopschicht erreicht wird. Daraus ergibt sich, daß durch die im wesentlichen gleichmäßige Dicke der dünneren Stopschicht aus der dickeren Materialschicht eine gleichmäßig dicke Schicht gebildet wird, oder, mit anderen Worten, die gleichmäßige Dicke der Polierstopschicht wird dazu verwendet, um aus der Materialschicht eine gleichmäßig dicke Schicht zu machen.
  • Durch die erfindungsgemäßen Verfahren werden insbesondere Silicium-auf-Isolator-Strukturen mit verbesserter Ebenheit und Einheitlichkeit der Dicke erzeugt.
  • Weitere vorteilhafte Ausführungsbeispiele für die erfindungsgemäßen Verfahren werden in den Unteransprüchen beschrieben.
  • Das Vorgehen und andere Vorteile, Strukturen und Lehren der vorliegenden Erfindung werden durch die folgende, ausführliche Beschreibung des bevorzugten Ausführungsbeispiels der vorliegenden Erfindung besser verständlich. In der anschließenden Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, wobei
  • Figur 1A ein vereinfachter Querschnitt einer Silicium-auf- Isolator-Struktur nach dem Stand der Technik mit lokaler Unebenheit ist;
  • Figur 1B ein vereinfachter Querschnitt von Halbleiterbausteinen ist, die aus der Silicium-auf-Isolator-Struktur der Figur 1 hergestellt sind;
  • Figur 2A ein vereinfachter Querschnitt einer Silicium-auf- Isolator-Struktur ist, die eine im wesentlichen ebene Oberfläche und einen Körper mit im wesentlichen gleichmäßiger Dicke besitzt;
  • Figur 2B ein vereinfachter Querschnitt von Halbleiterbausteinen ist, die aus der Silicium-auf-Isolator-Struktur der Figur 2A hergestellt sind;
  • die Figuren 3A-3F vereinfachte Querschnitte einer Silicium-auf- Isolator-Struktur sind, die durch das bevorzugte Ausführungsbeispiel für das Verfahren der vorliegenden Erfindung hergestellt sind.
    • Beschreibung des bevorzugten Ausführungsbeispiels
  • Wenn wir uns nun einer Beschreibung der vorliegenden Erfindung zuwenden, werden die Figuren 3A und 3F zur Veranschaulichung und Beschreibung der Verfahrensschritte eines bevorzugten Ausführungsbeispiels benutzt. Es ist klar, daß die in den Figuren 3A- 3F dargestellten Abmessungen von Höhe, Breite und Dicke ausschließlich zu Beispielszwecken und zum Zwecke der Klarheit gedacht sind und nicht dazu gedacht sind, relative oder tatsächliche Abmessungen zu bestimmen; d. h., daß einige Abmessungen möglicherweise übertrieben sind, um die Abbildungen besser zu verdeutlichen. Typische, bekannte Abmessungen werden in der schriftlichen Beschreibung offenbart.
  • Bezugnehmend auf Figur 3A wird darin ein vereinfachter Querschnitt einer unbearbeiteten Silicium-auf-Isolator-Struktur nach dem Stand der Technik dargestellt. Genauer wird darin eine Siliciumschicht 304 auf einer Isolierschicht 302 gezeigt, die sich wiederum auf einem Trägerkörper 300 befindet. Die Isolierschicht 302 ist typischerweise eine Oxidschicht, und sie ist in einem bevorzugten Ausführungsbeispiel eine Siliciumdioxidschicht. Der Trägerkörper 300 bietet der Silicium-auf-Isolator- Schicht Halt und Stabilität und ist typischerweise ein Silicium- Wafer. Die zuvor erwähnte US-Patentschrift 4 601 779 offenbart ein bevorzugtes Verfahren zur Herstellung der in Figur 3A abgebildeten SOI-Struktur. Es sei darauf hingewiesen, daß die Siliciumschicht 304 eine lokale Unebenheit 306 aufweist. Die durch das Herstellungsverfahren erreichbare Unebenheit schwankt typischerweise um etwa 0,2 Mikrometer.
  • Es ist auch zu beachten, daß der Boden bzw. die erste Oberfläche der Siliciumschicht 304 die Oberfläche der Isolierschicht 302 berührt. Die anschließende Erörterung wird besser verdeutlichen, daß die Oberfläche der Isolierschicht 302 tatsächlich als Bezugsebene dient.
  • Figur 3B ist ein vereinfachter Querschnitt der Silicium-auf- Isolator-Struktur aus Figur 3A, nachdem sie einem ersten Schritt des bevorzugten Verfahrens unterworfen worden ist. Genauer gesagt, wurde bei der Bearbeitung der Siliciumschicht 304 eine Fotolackschicht 310 aufgetragen, maskiert und geätzt, um die Stellen zu bilden, an denen isolierte Siliciumkörper zur Herstellung von Bausteinen erwünscht sind.
  • Sobald die Fotolackschicht maskiert und abgegrenzt worden ist, wird die Siliciumschicht 304 bis auf die darunterliegende Isolierschicht 302 gerichtet geätzt, um die isolierten Siliciumzapfen 320, 322 und 324 zu bilden. Für das gerichtete Ätzen der Siliciumschicht 304 ohne Zerstörung der darunterliegenden Isolierschicht 302 kann ein beliebiges Verfahren verwendet werden, zum Beispiel ein beliebiges, bekanntes RIE-Ätzverfahren, das eine hohe Ätzselektivität zwischen dem Silicium und der darunterliegenden Oxidschicht bietet. In einem bevorzugten Ausführungsbeispiel ist ein Ätzmittel, das diese hohe Ätzselektivität bietet, ein Ätzmittel auf Chlor-Basis.
  • Nach dem Ätzen der Siliciumschicht 304 dienen die zwischen den Siliciumzapfen gebildeten Isolierbereiche als Zugang zu der darunterliegenden Isolierschicht 302. Diese Funktion ist in der vorliegenden Erfindung insofern von Bedeutung, als die freiliegenden Teile der Oberfläche der Isolierschicht 302 wieder als Bezugsebene zur Verfügung stehen.
  • An dieser Stelle sei darauf hingewiesen, daß die bis jetzt beschrieben Verfahrensschritte für die vorliegende Erfindung nicht von Belang sind. Sie sollen lediglich als Beispiel für ein bevorzugtes Verfahren dienen, d. h. es könnte statt dessen ein beliebiges Verfahren, das zur Isolierschicht 302 justierte Siliciumkörper und Zugänge bildet, dazu verwendet werden, mit Hilfe der vorliegenden Erfindung eine ausgezeichnete Gleichmäßigkeit zu erreichen. Alternative Ausführungsbeispiele enthielten durch geätzte Vertiefungen getrennte Siliciumstreifen und eine durch einen geätzten Graben abgegrenzte Siliciumebene.
  • Um wieder zu dem dargestellten Ausführungsbeispiel und Figur 3C zurückzukehren, werden dann die Siliciumzapfen 320, 322 und 324 mit einem dünnen Isolierfilm 329 überzogen. Dieser Isolierfilm 329 ist wichtig, um die ungeschützten Seitenwände der Siliciumzapfen während der anschließenden Verfahrensschritte vor chemischen Reaktionen zu schützen. Ein geeigneter Isolierfilm 329 wäre zum Beispiel eine 20 nm starke Ablagerung eines Oxids durch chemische Dampfabscheidung aus einem Plasma(PECVD).
  • Sobald sich der Isolierfilm 329 gebildet hat, wird eine gleichmäßige Schicht 330 gerichtet abgeschieden, welche die Oberseiten der Siliciumzapfen und der dazwischenbefindlichen Öffnungen bedeckt. Diese Schicht 330 sollte auf allen waagerechten, freiliegenden Oberflächen gleichmäßig dick sein. Die gleichmäßige Dicke der Schicht innerhalb der Isolierbereiche ist wichtig, weil die Schicht als Polierstopschicht zum Anhalten eines Poliervorgangs dient. Da der Poliervorgang an dieser gleichmäßigen Polierstopschicht tatsächlich angehalten wird, bildet die planpolierte Siliciumschicht tatsächlich eine Schicht von gleichmäßiger Dicke. Für die gerichtete Ablagerung könnte ein beliebiges Verfahren verwendet, das zu einer gleichmäßig dicken Schicht auf der waagerechten Oberflächen führt, zum Beispiel ein Bedampfungsverfahren.
  • An die Schicht 330 müssen zwei zusätzliche Anforderungen gestellt werden. Da die Schicht 330 als Polierstopschicht dient, um die planpolierte Siliciumschicht als gleichmäßig dicke Schicht herzustellen, muß erstens die gleichmäßige Schicht dünner als der dünnste Teil der Siliciumschicht sein. Um für den Poliervorgang einen Ätzstop bereitzustellen, besteht die zweite Anforderung darin, daß die Schicht 330 aus einem Material bestehen muß, dessen Abtragrate wesentlich kleiner als die des Siliciums ist. Beispiele für Materialien mit kleinerer Abtragrate wären widerstandsfähige Metalle wie Wolfram, Molybdän, Titan, Tantal, Platin, Palladium, Nickel und Kobalt. Ein gutes Material für ein bevorzugtes Ausführungsbeispiel ist Wolfram, dessen Abtragrate im Vergleich zu Silicium ungefähr 1:200 beträgt. Als Beispiel für eine solche Schicht wurden gute Ergebnisse durch Ablagerung einer 0,2 um dicken Wolframschicht durch ein Bedampfungsverfahren erzielt.
  • Es sei darauf hingewiesen, daß die Bodenflächen der Schicht 330 innerhalb der Öffnungen bzw. Isolierbereiche die Oberfläche der Isolierschicht 302 berühren, sobald sich die Schicht 330, wie in Figur 3C dargestellt, gebildet hat. Die Bodenfläche bzw. erste Oberfläche der verbleibenden Teile der Siliciumschicht und die Bodenfläche bzw. die erste Oberfläche der gleichmäßigen Schicht 330 in den Isolierbereichen liegen durch die Bearbeitung tatsächlich in einer Ebene. Wie zuvor erwähnt, dient somit die darunterliegende Isolierschicht 302 tatsächlich als Bezugsebene, zu der die Bodenflächen bzw. ersten Oberflächen der verbleibenden Siliciumschicht und der gleichmäßigen Schicht 330 gegeneinander ausgerichtet werden.
  • Anschließend werden die Überzüge der Schicht 330, welche die Siliciumzapfen bedecken, zusammen mit den Teilen 310 der Fotolackschicht entfernt. In einem bevorzugten Ausführungsbeispiel werden die Überzüge entfernt, weil die gleichmäßige Schicht 330, wie zuvor erwähnt, ein Material mit einer kleinen Abtragrate ist. Da der nächste anzuwendende Verfahrensschritt ein Poliervorgang ist, entstünde ein unnötiger Zeitaufwand und Verschleiß des Poliergeräts, wenn man die Überzüge mit dem Polierverfahren abtragen würde. Im bevorzugten Ausführungsbeispiel werden die Überzüge durch Abtragen (z. B. Ablösen in N-Methylpyrollidon) der Fotolackschicht 310 entfernt. Damit diese Abtragetechnik wirksam ist, ist zu beachten, daß die Fotolackschicht 310 dicker als das Material 326 sein muß.
  • Die entstehende Silicium-auf-Isolator-Struktur, dessen Überzüge entfernt wurden, ist in Figur 3D dargestellt. Es sei darauf hingewiesen, daß der Siliciumzapfen 322 in Figur 3D etwas kürzer als die Siliciumzapfen 320 und 324 ist. Diese unterschiedliche Höhe ergibt sich aufgrund der anfänglichen, lokalen Unebenheit 306, die im Zusammenhang mit Figur 3A beschrieben wurde. Ferner sei darauf hingewiesen, daß die gleichmäßige, in den Isolierbereichen liegende Schicht 330 dünner als der kürzere Siliciumzapfen 322 ist.
  • Die Erfahrung hat gezeigt, daß vor dem Poliervorgang eine weitere Behandlung der Schicht 330 erforderlich ist. Bei Versuchen mit einer Wolframschicht 330 stellte sich heraus, daß große Stücke der Wolframschicht während des Poliervorgangs abgerissen werden, sofern das Wolfram nicht zuvor zur Verbesserung der Haftung getempert wird. Daher wird die Halbleiterstruktur in einem bevorzugten Ausführungsbeispiel 5 Minuten lang unter feuchtem Formiergas bei 900 ºC getempert. Bei anschließenden Versuchen mit einem Temperungsvorgang stellte sich ferner heraus, daß sich unerwünschtes Wolframsilicid bildet, sofern nicht ein Isolierfilm (329 in Figur 3C) zwischen die gleichmäßige Wolframschicht 330 und die Siliciumzapfen aufgebracht wird. Daher ist der Isolierfilm 329, wie zuvor erwähnt, erforderlich, um die ungeschützten Siliciumseitenwände der Siliciumzapfen vor unerwünschten chemischen Reaktionen zu schützen.
  • Sobald der Tempervorgang abgeschlossen ist, werden die Oberseiten der Siliciumzapfen so lange planpoliert, bis man auf einen Ätzstop stößt, wenn das Poliergerät eine Stelle erreicht, wo es auf die größeren Oberflächenbereiche der Schicht 330 in den Isolierbereichen trifft. Im allgemeinen ist der Poliervorgang ein physikalisches Schleifverfahren, das in Gegenwart einer Suspension durchgeführt wird. Als Beispiel für ein geeignetes Poliergerät und -verfahren wurde in den Versuchen ein Rodel IC40 Polierkissen (bei einem Druck von etwa 68,9 inbar (1 psi)) in Gegenwart einer Cabosil-Suspension bei einem pH-Wert von 10,8 zum Planpolieren des Wafers verwendet. "Cabosil" ist der Handelsname einer von Cabot Corp. angebotenen Suspension aus aufgerauchtem Siliciumdioxid. In der Praxis müßte eine beliebige Suspension mit hohem pH-Wert und Silicium-, Aluminium- oder ähnlichen Teilchen die allgemeinen, zuvor beschriebenen Ergebnisse liefern.
  • Während der Versuche ergab sich durch Widerstandsmessungen, daß durch 7 Minuten langes Polieren 50 nm Wolfram entfernt wurden, was einer Abtragrate von 7,1 nm pro Minute entspricht. Der gleiche Poliervorgang entfernt 0,4 um Polysilicium in 20 Sekunden, was einer Abtragrate von 1,33 um pro Minute entspricht. Diese Zahlen belegen die Berechnung der Abtragrate 1:200 von Wolfram gegenüber Silicium.
  • Sobald die Ätzstopschicht 330 erreicht und der Poliervorgang angehalten wird, wurden als Ergebnis die ehemaligen Siliciumzapfen 320, 322 und 324 zu Siliciuminseln 370, 372 und 374 (Figur 3E) abgeschliffen. Diese Siliciuminseln 370, 372 und 374 besitzen eine gleichmäßige Dicke, die der gleichmäßigen Dicke der Schicht 330 in den Isolierbereichen entspricht. Daraus läßt sich entnehmen, daß die gleichmäßig Dicke der Schicht 330 in den Isolierbereichen ausschließlich der Aufgabe dient, die gleichmäßige Dicke der verbleibenden Siliciumchicht festzulegen. Da die Dicke der Schicht 330 während der Abscheidung in hohem Umfang gesteuert werden kann, läßt sich daher auch die Dicke der planpolierten Siliciumschichten in hohem Umfang steuern. Damit wird ein Verfahren zur Verfügung gestellt, in welchem eine gleichmäßige Schicht aus einem Material mit kleiner Abtragrate dazu dient, einen Poliervorgang mechanisch anzuhalten, so daß dickere Siliciumschichten zu einer gleichmäßig dicken Schicht planpoliert werden können.
  • Sobald die Siliciumzapfen 320, 322 bzw. 324 zu Siliciuminseln 370, 372 bzw. 374 abgeschliffen worden sind, werden die verbleibende, gleichmäßige Schicht 330 in den Isolierbereichen sowie die Isolierfilme 329 entfernt, wodurch isolierte Siliciuminseln mit freiliegenden Seitenwänden zurückbleiben und somit die Implantation, Passivierung und Bearbeitung von Seitenwänden auf die übliche Art und Weise erleichtern. In der abschließenden Figur 3F sind die gleichmäßige Schicht 330 und die Isolierfilme 329 entfernt, und die Siliciuminseln 370, 372 bzw. 374 wurden zur Herstellung der Bausteine 390, 392 bzw. 394 weiter bearbeitet.

Claims (11)

1. Verfahren zum Planpolieren einer Materialschicht, das folgende Schritte umfaßt:
Aufbringen einer Materialschicht auf eine Trägerstruktur;
Strukturieren der Materialschicht, um darin Öffnungen zu bilden, die durch die Materialschicht verlaufen;
Bildung einer gleichmäßig dicken Polierstopschicht in jeder der Öffnungen, die dünner als die Materialschicht ist;
Planpolieren der Materialschicht mittels eines physikalisch schleifenden Poliervorgangs wie chemisch-mechanischem Planpolieren bis deren Oberflächen mit den Oberflächen der Polierstopschicht im wesentlichen in einer Ebene liegen, und
wahlweises Entfernen der verbleibenden Teile der Polierstopschicht.
2. Verfahren zur Herstellung einer gleichmäßig dicken Materialschicht, das folgende Schritte umfaßt:
Lieferung einer Trägerstruktur;
Aufbringen einer Materialschicht auf Teile der Trägerstruktur;
Herstellung einer Polierstopschicht mit im wesentlichen gleichmäßiger Dicke auf verschiedenen Oberflächenbereichen der Trägerstruktur, so daß eine erste Oberfläche der Materialschicht und eine erste Oberfläche der Polierstopschicht im wesentlichen in einer Ebene liegen, wobei die Polierstopschicht dünner als die Schicht aus Halbleitermaterial ist;
Planpolieren der zweiten Oberfläche der Materialschicht mittels eines physikalisch schleifenden Poliervorgangs wie chemisch-mechanischem Planpolieren bis eine zweite Oberfläche der Polierstopschicht erreicht wird, so daß die im wesentlichen gleichmäßige Dicke der Polierstopschicht dazu dient, die Materialschicht als gleichmäßig dicke Schicht herzustellen, und
wahlweises Entfernen der verbleibenden Teile der Polierstopschicht.
3. Verfahren gemäß Anspruch 2, das zusätzlich einen Schritt zum Entfernen von Teilen der gleichmäßigen Polierstopschicht von der zweiten Oberfläche der Materialschicht umfaßt.
4. Verfahren gemäß einem der Ansprüche 1 bis 3, wobei das erwähnte Material ein Halbleitermaterial, vorzugsweise Silicium, ist.
5. Verfahren gemäß einem der Ansprüche 1 bis 4, wobei die Trägerstruktur eine z. B. aus Siliciumdioxid bestehende, auf ihr abgeschiedene Isolierschicht besitzt, die eine ebene Oberfläche besitzt und als Bezugsebene dient.
6. Verfahren gemäß Anspruch 5, wobei die vorzugsweise durch Bedampfung aufgebrachte Polierstopschicht aus der Gruppe Wolfram, Molybdän, Titan, Tantal, Platin, Palladium, Nickel und Kobalt gewählt wird, wobei Wolfram bevorzugt wird.
7. Verfahren gemäß Anspruch 6, wobei die Polierstopschicht vor dem Polierschritt einem Temperverfahren unterzogen wird.
8. Verfahren gemäß einem der Ansprüche 4 bis 7, das einen Schritt zur Herstellung eines Isolierfilms auf freiliegenden Teilen des Halbleitermaterials enthält, bevor der erwähnte Schritt wie die Abscheidung einer 20 nm dicken Oxidschicht durch chemische Dampfabscheidung aus einem Plasma(PECVD) durchgeführt wird, um chemische Reaktionen zwischen dem Halbleitermaterial und dem Material der Polierstopschicht zu verhindern.
9. Verfahren gemäß einem der Ansprüche 4 bis 8, wobei die Schicht aus Halbleitermaterial in Form von durch Isolierbereiche getrennten Halbleiterkörpern hergestellt wird.
10. Verfahren gemäß einem der Ansprüche 4 bis 9, wobei der physikalisch schleifende Poliervorgang in Gegenwart einer Suspension durchgeführt wird, die vorzugsweise einen pH-Wert größer 7 besitzt und vorzugsweise auch Siliciumpartikel enthält.
11. Verfahren gemäß einem der Ansprüche 3 bis 10, wobei der erwähnte Schritt zur Entfernung einen Schritt wie das Ablösen in N-Methylpyrollidon zur Abtragung einer Fotolackschicht von der Oberfläche der Materialschicht enthält.
DE88103610T 1987-03-30 1988-03-08 Verfahren zur Herstellung von gleichmässigen Materialschichten. Expired - Fee Related DE3885637T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/031,809 US4735679A (en) 1987-03-30 1987-03-30 Method of improving silicon-on-insulator uniformity

Publications (2)

Publication Number Publication Date
DE3885637D1 DE3885637D1 (de) 1993-12-23
DE3885637T2 true DE3885637T2 (de) 1994-05-11

Family

ID=21861510

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88103610T Expired - Fee Related DE3885637T2 (de) 1987-03-30 1988-03-08 Verfahren zur Herstellung von gleichmässigen Materialschichten.

Country Status (5)

Country Link
US (1) US4735679A (de)
EP (1) EP0284840B1 (de)
JP (1) JP2661089B2 (de)
CA (1) CA1247259A (de)
DE (1) DE3885637T2 (de)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8700033A (nl) * 1987-01-09 1988-08-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting van het type halfgeleider op isolator.
NL8800953A (nl) * 1988-04-13 1989-11-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderlichaam.
US5051378A (en) * 1988-11-09 1991-09-24 Sony Corporation Method of thinning a semiconductor wafer
US4874463A (en) * 1988-12-23 1989-10-17 At&T Bell Laboratories Integrated circuits from wafers having improved flatness
FR2651068B1 (fr) * 1989-08-16 1994-06-10 France Etat Procede de fabrication de transistor mos mesa de type silicium sur isolant
US5110755A (en) * 1990-01-04 1992-05-05 Westinghouse Electric Corp. Process for forming a component insulator on a silicon substrate
US5142828A (en) * 1990-06-25 1992-09-01 Microelectronics And Computer Technology Corporation Correcting a defective metallization layer on an electronic component by polishing
US5085015A (en) * 1990-06-26 1992-02-04 E. I. Du Pont De Nemours And Company Process for improving the surface of liquid crystal polymers
US5055158A (en) * 1990-09-25 1991-10-08 International Business Machines Corporation Planarization of Josephson integrated circuit
JP3362397B2 (ja) * 1991-03-28 2003-01-07 ソニー株式会社 ポリッシュによる平坦化工程を含む電子装置の製造方法
US5137597A (en) * 1991-04-11 1992-08-11 Microelectronics And Computer Technology Corporation Fabrication of metal pillars in an electronic component using polishing
JP2833305B2 (ja) * 1991-12-05 1998-12-09 富士通株式会社 半導体基板の製造方法
JP3141486B2 (ja) * 1992-01-27 2001-03-05 ソニー株式会社 半導体装置
US5314843A (en) * 1992-03-27 1994-05-24 Micron Technology, Inc. Integrated circuit polishing method
JP3060714B2 (ja) * 1992-04-15 2000-07-10 日本電気株式会社 半導体集積回路の製造方法
US5334281A (en) * 1992-04-30 1994-08-02 International Business Machines Corporation Method of forming thin silicon mesas having uniform thickness
US5258318A (en) * 1992-05-15 1993-11-02 International Business Machines Corporation Method of forming a BiCMOS SOI wafer having thin and thick SOI regions of silicon
US5445996A (en) * 1992-05-26 1995-08-29 Kabushiki Kaisha Toshiba Method for planarizing a semiconductor device having a amorphous layer
US5264387A (en) * 1992-10-27 1993-11-23 International Business Machines Corporation Method of forming uniformly thin, isolated silicon mesas on an insulating substrate
US5234868A (en) * 1992-10-29 1993-08-10 International Business Machines Corporation Method for determining planarization endpoint during chemical-mechanical polishing
JPH07111962B2 (ja) * 1992-11-27 1995-11-29 日本電気株式会社 選択平坦化ポリッシング方法
JPH06232141A (ja) * 1992-12-07 1994-08-19 Sony Corp 半導体基板の作成方法及び固体撮像装置の製造方法
US5262346A (en) * 1992-12-16 1993-11-16 International Business Machines Corporation Nitride polish stop for forming SOI wafers
US5264395A (en) * 1992-12-16 1993-11-23 International Business Machines Corporation Thin SOI layer for fully depleted field effect transistors
US5318663A (en) * 1992-12-23 1994-06-07 International Business Machines Corporation Method for thinning SOI films having improved thickness uniformity
JP3139877B2 (ja) * 1993-04-14 2001-03-05 株式会社東芝 半導体装置の製造装置およびその製造方法
US5433650A (en) * 1993-05-03 1995-07-18 Motorola, Inc. Method for polishing a substrate
US5310451A (en) * 1993-08-19 1994-05-10 International Business Machines Corporation Method of forming an ultra-uniform silicon-on-insulator layer
US5395801A (en) * 1993-09-29 1995-03-07 Micron Semiconductor, Inc. Chemical-mechanical polishing processes of planarizing insulating layers
US5422316A (en) * 1994-03-18 1995-06-06 Memc Electronic Materials, Inc. Semiconductor wafer polisher and method
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
US6069081A (en) * 1995-04-28 2000-05-30 International Buiness Machines Corporation Two-step chemical mechanical polish surface planarization technique
JP3514908B2 (ja) * 1995-11-13 2004-04-05 株式会社東芝 研磨剤
JP3230986B2 (ja) * 1995-11-13 2001-11-19 株式会社東芝 ポリッシング方法、半導体装置の製造方法及び半導体製造装置。
US5968239A (en) * 1996-11-12 1999-10-19 Kabushiki Kaisha Toshiba Polishing slurry
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3664987B2 (ja) 2001-03-14 2005-06-29 シャープ株式会社 電子顕微鏡観察用試料の作成方法及び半導体装置の解析方法
US20020163072A1 (en) * 2001-05-01 2002-11-07 Subhash Gupta Method for bonding wafers to produce stacked integrated circuits
US7024756B2 (en) * 2003-07-30 2006-04-11 Hitachi Global Storage Technologies Netherlands, B.V. Method of making a perpendicular recording magnetic head pole tip with an etchable adhesion CMP stop layer
JP4238097B2 (ja) * 2003-09-04 2009-03-11 Ｔｄｋ株式会社 コイル部品の製造方法
JP4449076B2 (ja) * 2004-04-16 2010-04-14 セイコーエプソン株式会社 半導体装置の製造方法
US7829464B2 (en) * 2006-10-20 2010-11-09 Spansion Llc Planarization method using hybrid oxide and polysilicon CMP
US7960247B2 (en) * 2008-04-04 2011-06-14 The Charles Stark Draper Laboratory, Inc. Die thinning processes and structures
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
US8740668B2 (en) * 2010-03-12 2014-06-03 Wayne O. Duescher Three-point spindle-supported floating abrasive platen
US8602842B2 (en) * 2010-03-12 2013-12-10 Wayne O. Duescher Three-point fixed-spindle floating-platen abrasive system
US8647171B2 (en) * 2010-03-12 2014-02-11 Wayne O. Duescher Fixed-spindle floating-platen workpiece loader apparatus
US8500515B2 (en) * 2010-03-12 2013-08-06 Wayne O. Duescher Fixed-spindle and floating-platen abrasive system using spherical mounts
US9806025B2 (en) 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3009841A (en) * 1959-03-06 1961-11-21 Westinghouse Electric Corp Preparation of semiconductor devices having uniform junctions
US3386864A (en) * 1963-12-09 1968-06-04 Ibm Semiconductor-metal-semiconductor structure
US3740280A (en) * 1971-05-14 1973-06-19 Rca Corp Method of making semiconductor device
US3979237A (en) * 1972-04-24 1976-09-07 Harris Corporation Device isolation in integrated circuits
US3911562A (en) * 1974-01-14 1975-10-14 Signetics Corp Method of chemical polishing of planar silicon structures having filled grooves therein
US4037306A (en) * 1975-10-02 1977-07-26 Motorola, Inc. Integrated circuit and method
US4057939A (en) * 1975-12-05 1977-11-15 International Business Machines Corporation Silicon wafer polishing
JPS5534442A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
DE3072040D1 (en) * 1979-07-23 1987-11-05 Fujitsu Ltd Method of manufacturing a semiconductor device wherein first and second layers are formed
JPS57134961A (en) * 1981-02-16 1982-08-20 Nippon Telegr & Teleph Corp <Ntt> Complementary type mis transistor device
JPS5939044A (ja) * 1982-08-26 1984-03-03 Toko Inc 絶縁分離集積回路用基板の製造方法
JPS5982746A (ja) * 1982-11-04 1984-05-12 Toshiba Corp 半導体装置の電極配線方法
JPS59129439A (ja) * 1983-01-14 1984-07-25 Nec Corp 半導体装置用基板の製造方法
JPS6054450A (ja) * 1983-09-05 1985-03-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
JPS61120424A (ja) * 1984-11-16 1986-06-07 Oki Electric Ind Co Ltd 誘電体分離基板の研磨方法
FR2582445B1 (fr) * 1985-05-21 1988-04-08 Efcis Procede de fabrication de transistors mos a electrodes de siliciure metallique
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer

Also Published As

Publication number Publication date
JPS63250853A (ja) 1988-10-18
CA1247259A (en) 1988-12-20
DE3885637D1 (de) 1993-12-23
EP0284840B1 (de) 1993-11-18
EP0284840A3 (en) 1990-10-31
EP0284840A2 (de) 1988-10-05
US4735679A (en) 1988-04-05
JP2661089B2 (ja) 1997-10-08

Similar Documents

Publication Publication Date Title
DE3885637T2 (de) Verfahren zur Herstellung von gleichmässigen Materialschichten.
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE69307274T2 (de) Halbleitervorrichtung und Wafer-Struktur mit einer planaren Verbindungsstruktur, vergraben durch Wafer-Bonding
DE4229628C2 (de) Halbleitereinrichtung mit Stapelstruktur und Verfahren zur Herstellung einer solchen
DE68922254T2 (de) Halbleiterspeicher und Verfahren zu deren Herstellung.
DE10209989B4 (de) Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie
DE68923305T2 (de) Elektrische Leitungen für elektronische Bauelemente.
DE68916165T2 (de) Verfahren zum Herstellen von selbstjustierenden Metallhalbleiterkontakten in integrierten MISFET-Strukturen.
DE19542411C2 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE10054109C2 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE4434230A1 (de) Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten
EP0094528A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen
DE68916166T2 (de) Herstellen von selbstjustierenden Kontakten ohne Maske.
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE3604368A1 (de) Verfahren zur herstellung eines duennfilm-transistors
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE19654280A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE69729346T2 (de) Verfahren zur Herstellung eines Heterobipolartransistors mittels zweischichtiger Photolacks
EP1258920B1 (de) Verfahren zur Herstellung vergrabener Bereiche
DE19808333A1 (de) Bipolartransistor auf einem Substrat mit Halbleiter auf Isolator
DE10224160A1 (de) Eine Diffusionsbarrierenschicht in Halbleitersubstraten zur Reduzierung der Kupferkontamination von der Rückseite her
DE69025888T2 (de) Halbleiterbauelement mit einem dielektrischen Isolierungsbereich mit der Struktur einer U-förmigen Nut
EP0855088B1 (de) Verfahren zum erzeugen einer grabenisolation in einem substrat

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee