DE69729346T2 - Verfahren zur Herstellung eines Heterobipolartransistors mittels zweischichtiger Photolacks - Google Patents
Verfahren zur Herstellung eines Heterobipolartransistors mittels zweischichtiger Photolacks Download PDFInfo
- Publication number
- DE69729346T2 DE69729346T2 DE69729346T DE69729346T DE69729346T2 DE 69729346 T2 DE69729346 T2 DE 69729346T2 DE 69729346 T DE69729346 T DE 69729346T DE 69729346 T DE69729346 T DE 69729346T DE 69729346 T2 DE69729346 T2 DE 69729346T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- photoresist
- base
- emitter
- photoresist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims description 78
- 238000000034 method Methods 0.000 title claims description 32
- 239000010953 base metal Substances 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 20
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 19
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 8
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 11
- 230000006378 damage Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/10—Lift-off masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/143—Shadow masking
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Description
- 1. Gebiet der Erfindung
- Die vorliegende Erfindung bezieht sich auf einen Heterobipolartransistor (HBT) und ein Verfahren zur Herstellung eines HBT, und genauer gesagt auf einen HBT mit selbstausgerichteten Basismetallkontakten unter Verwendung eines Doppelfotolacks, das weniger Prozessschritte als bekannte Verfahren erfordert, während die Schädigung des aktiven Emitterkontaktbereichs minimiert wird.
- 2. Beschreibung des Stands der Technik
- Verfahren zur Herstellung von Heterobipolartransistoren (HBTs) sind im Stand der Technik bekannt. Beispiele derartiger Verfahren sind in den US-Patenten 5,298,439 und 5,344,786, die hiermit durch Bezugnahme in den Offenbarungsgehalt aufgenommen werden, offenbart. Eine wichtige Überlegung bei der Herstellung von HBTs ist das Verfahren zur Ausbildung des Abstands zwischen den Basismetallkontakten und der Emittermesa unter Verwendung eines wenig aufwändigen, reproduzierbaren Verfahrens.
- Das '786-Patent offenbart die Verwendung eines dielektrischen Materials, dass mittels chemischer Dampfabscheidung auf einer Emitterschicht ausgebildet wird. Ein Fotolack wird auf die dielektrische Schicht aufgeschleudert. Mittels reaktiven Ionenätzens wird eine dielektrische Emitterinsel ausgebildet. Ein weiteres Dielektrikum wird über der dielektrischen Emitterinsel abgeschieden, wodurch schützende Seitenwände und eine dielektrische Schicht auf der flachen Oberfläche des Halbleiters ausgebildet werden. Die auf der dielektrischen Emitterinsel ausgebildeten Seitenwände bilden einen Überhang bezüglich der Emittermesa und dienen daher dazu, die besten Basismetallkontakte auf der Basisschicht beabstandet von der Emittermesa zu platzieren. Die dielektrische Schicht auf der flachen Oberfläche des Halbleiters wird durch anisotropes Ätzen entfernt. Um die Basismetallkontakte zu platzieren wird ein Fotolack verwendet. Ein Basismetall wird darauf aufgedampft. Das Dielektrikum fungiert auch als eine Maske für die Basismetallkontakte. Das Entfernen des Fotolacks bewirkt einen Lift-Off des Basismetalls mit Ausnahme des maskierten Abschnitts, um die Basismetallkontakte auszubilden.
- Das '439-Patent offenbart die Verwendung eines Emittermetalls, das mittels Fotolithografie auf einem Abschnitt der Emitterkontaktschicht strukturiert wurde. Das Emittermetall wird als eine Maske zum Ätzen der Emitterkontaktschicht in einem darunterliegenden Bereich der Emitterschicht verwendet, um eine Emittermesa auszubilden. Ein Fotolack wird über die Emittermesa aufgeschleudert, um ein Freiliegen des verbleibenden Abschnitts des Emitters zu ermöglichen. Zum Freiliegen der Basisschicht wird Ätzen verwendet, um das Ausbilden der Basismetallkontakte zu ermöglichen.
- Sowohl in dem '439- als auch in dem '786-Patent wird ein Dielektrikum oder ein ohmsches Metall als eine Maske für die Emittermesa verwendet. Leider erfordern beide Techniken einen zusätzlichen Verfahrensschutz für das Ätzen des Dielektrikums oder der Metallmaske, nachdem die Mesa ausgebildet ist. Außerdem legt das Ätzen des Isolators oder des Basismetalls einen aktiven Emitterkontaktbereich bezüglich eines Ätzprozesses frei, was zu Schädigungen führen kann.
- Die
US 4,889,831 offenbart ein Verfahren zum Ausbilden eines bei hohen Temperaturen stabilen ohmschen Kontaktes auf einem III–V Substrat. Das Verfahren umfasst das Strukturieren einer Doppelschichtstruktur, die eine Siliziumdioxidschicht und eine Lackschicht in Bereichen umfasst, wo eine Emitterelektrode und eine Basiselektrode ausgebildet werden sollen. Nach dem Strukturieren der Doppelschichtstruktur wird ein Basiselektrodenmaterial abgeschieden und anschließend wird ein Lift-Off durchgeführt, damit die Basiselektrode zurückbleibt. - ZUSAMMENFASSUNG DER ERFINDUNG
- Es ist eine Aufgabe der vorliegenden Erfindung, verschiedene Probleme des Stands der Technik zu lösen.
- Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Halbleiters anzugeben, das weniger Verfahrensschritte umfasst.
- Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Halbleiter herzustellen ohne einen aktiven Emitterbereich des Halbleiters unnötigerweise einem Ätzverfahren auszusetzen.
- Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zum Ausbilden eines Heterobipolartransistors (HBT) mit selbstausgerichteten Basismetallkontakten anzugeben.
- Kurz gesagt bezieht sich die vorliegende Erfindung auf ein Verfahren zur Herstellung eines HBT mit selbstausgerichteten Basismetallkontakten unter Verwendung eines zweischichtigen Fotolacks, das weniger Prozessschritte als herkömmliche Verfahren benötigt, während eine Beschädigung des aktiven Emitterkontaktbereichs minimiert wird. Ein Fotolack wird verwendet, um die Emittermesa auszubilden. Der Emittermesa-Fotolack verbleibt auf dem Wafer, und eine doppelschichtige Fotolackkombination aus Polymethylmethacrylat (PMMA) und Fotolack wird dann auf den Halbleiter aufgeschleudert. Die Doppelfotolack-Kombination wird mit einer nicht-kritischen seitlichen Ausrichtung strukturiert, was eine selektive Abscheidung und einen selektiven Lift-Off des ohmschen Basismetalls gestattet. Der Abstand zwischen dem Metall und der Mesa wird von dem vorhergehenden Fotolackniveau, das auf dem Wafer verbleibt (selbstausgerichtet), gebildet, wodurch das ohmsche Metall-Fotolackniveau eine nicht-kritischen Ausrichtung wird. Indem das ohmsche Metall selbstausrichtend gemacht wird, wird der Abstand zwischen dem ohmschen Basismetall und der Emittermesa äußert wiederholbar und reproduzierbar. Durch Verwenden des Doppelfotolacks im Gegensatz zu einem Metall oder einem Dielektrikum zur Maskierung werden ein zusätzlicher Fotolithografieschritt und Ätzschritt eliminiert. Durch das Eliminieren des Erfordernisses eines zusätzlichen Ätzschrittes wird verhindert, dass aktive Bereiche des Hableiters dem Ätzschritt ausgesetzt und möglicherweise beschädigt werden.
- KURZE BESCHREIBUNG DER ZEICHNUNG
- Diese und weitere Aufgaben der vorliegenden Erfindung werden unmittelbar verständlich unter Bezugnahme auf die nachfolgende Beschreibung und die beigefügten Zeichnungen, wobei:
-
1 eine Rissansicht des Verfahrens zur Herstellung eines Heterobipolartransistors (HBT) ist, nachdem die Substrat-, Kollektor-, Kollektorkontakt-, Basis- und Emitterschicht ausgebildet wurden, welche einen Fotolack und eine Fotomaske, die auf der Emitterschicht ausgebildet sind, um eine Emittermesa zu definieren, veranschaulicht; -
2 ist ähnlich zu1 und veranschaulicht den Halbleiter nach dem Ätzen der Emittermesa; -
3 veranschaulicht den Schritt des Applizierens eines PMMA-Fotolacks auf dem wie in2 ausgebildeten Halbleiters; -
4 ist ähnlich zu3 und veranschaulicht den Schritt des Hinzufügens einer Fotolackbeschichtung auf dem PMMA-Fotolack vor der Entwicklung; -
5 ist ähnlich zu4 und illustriert den Schritt des Verwendens einer Fotomaske, um die Basismetallkontakte zu definieren; -
6 ist ähnlich zu5 aber veranschaulicht das Entwickeln der oberen Schicht des Fotolacks; -
7 ist ähnlich zu6 und zeigt das Entwickeln des PMMA der Doppelschicht aus Fotolack und PMMA und des Fotolacks auf der Emittermesa von dem vorhergehenden Fotolackniveau, welches die Emittermesa definiert sowie für den Abstand zwischen dem ohmschen Basismetall und der Emittermesa oder die Selbstausrichtung sorgt; -
8 ist ähnlich zu7 und veranschaulicht die Metallisierung der ohmschen Kontakte; -
9 ist ähnlich zu8 und veranschaulicht den Lift-Off der ohmschen Metallisierung; -
10 ist ähnlich zu7 aber übertrieben, um die Auswirkung der Verringerung der Feinbearbeitungszeit für den Fotolack zu veranschaulichen; -
11 ist ähnlich zu9 und zeigt die Auswirkung des Verwendens einer längeren Feinbearbeitungszeit für den Fotolack auf den Abstand zwischen den Basismetallkontakten und der Emittermesa; und -
12 ist ähnlich zu11 und veranschaulicht die Auswirkung des Verringerns der Feinbearbeitungszeit auf den Abstand zwischen den Basismetallkontakten und der Emittermesa. - AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
- Die vorliegende Erfindung bezieht sich auf einen Prozess zur Herstellung eines HBT, der eine Selbstausrichtung des Basismetallkontakts bezüglich der Emittermesa verwendet, ohne die Verwendung eines Dielektrikums oder einer Metallmaske, die einen zusätzlichen Fotolithografie-Schritt und einen zusätzlichen Ätzschritt erfordern, vorauszusetzen. Durch Eliminieren des zusätzlichen Fotolithografie-Schritts wird die Zykluszeit für die Herstellung derartiger HBTs daher drastisch verringert, wodurch der Preis für das Bauteil und die Kosten des Bauteils verringert und die Ausbeute auf grund weniger Handhabungsschritte und weniger Möglichkeiten für ein Zerbrechen des Wafers erhöht werden. Zusätzlich verhindert das Eliminieren des Ätzschrittes ein Freilegen aktiver Bereiche des Halbleiters bezüglich eines ein Schädigungspotenzial beinhaltenden Ätzschrittes.
-
1 bis9 veranschaulichen ein Verfahren der Verwendung der Selbstausrichtung von Basismetallkontakten. Bezug nehmend auf1 wird der Halbleiter mit einem vertikal integrierten Profil einschließlich eines GaAs-Substrats20 , einer n+-Kollektorkontaktschicht22 , einem n–-Kollektor24 , einer p+-Basis26 und einer Emitterschicht28 ausgebildet. Jede der epitaktischen Schichten kann mittels herkömmlicher Verfahren ausgebildet werden, wie der Molekularstrahlepitaxie (molecular beam epitaxy, MBE) oder der metallorganischen chemischen Dampfabscheidung (metal organic chemical vapor deposition, MOCVD), die alle dem Fachmann geläufig und in den hiermit durch Bezugnahme in den Offenbarungsgehalt aufgenommenen US-Patenten 5,298,439 und 5,344,786 offenbart sind. Repräsentative Dicken einer jeden der epitaktischen Schichten (20 ,22 ,24 ,26 und28 ) sind in der unten stehenden Tabelle 1 angegeben. - Bezug nehmend auf
1 wird ein Fotolack30 auf den gesamten Wafer oder die Emitterschicht28 aufgeschleudert. Eine Fotomaske32 wird vorgesehen, wo der Fotolack nach dem Entwickeln auf der Emitterschicht28 verbleiben wird, was eine Emittermesa und weiterhin Zugang zu der p+-Basisschicht26 definieren wird. Die Fotolackschicht ist dimensioniert, um für ein vorbestimmtes Ausmaß eines Überhangs bezüglich einer Emittermesa zur sorgen, was wiederum den Abstand des ohmschen Basismetalles zu der Emittermesa festlegen wird. Nach Belichtung und Entwicklung des Fotolacks30 kann eine Emittermesa34 (2 ) mittels verschiedener Ätzverfahren wie beispielsweise isotropem nasschemischen Ätzen oder trockenem anisotropen Ätzen, wie allgemein in2 gezeigt, ausgebildet werden. Der zum Definieren der Emittermesa34 verwendete Fotolack30 sowie der Basiskontaktzugang verbleiben an Ort und Stelle. - Wie in
3 gezeigt werden ungefähr 17.000 Å eines Polymethylmethacrylat-(PMMA-) Fotolacks36 auf den oberen Schichten des Halbleiters aufgebracht. Eine zusätzliche Fotolackschicht38 wird wie allgemein in4 veranschaulicht auf den PMMA-Fotolack36 aufgebracht. Wie in den3 und4 gezeigt verbleibt die Fotolackschicht30 an Ort und Stelle. Wie in5 gezeigt strukturiert eine Fotomaske40 den Fotolack (nicht den PMMA), um die Basismetallkontakte für nicht-kritische seitliche Ausrichtung zu definieren. Das Belichten und Entwickeln der Fotolackschicht38 unter Verwendung der Fotomaske40 entfernt einen Bereich der oberen Schicht des Fotolacks38 wie allgemein in6 gezeigt, wobei ein freigelegter Bereich des PMMA-Fotolacks36 zurückbleibt. Der PMMA-Fotolack36 wird dann entwickelt und feinbearbeitet (descumming), wie allgemein in7 gezeigt. Der Feinbearbeitungs- (oder Descum-) Prozess besteht darin, den Wafer in einem Sauerstoffplasma zu platzieren, um eine Oxidation des Fotolacks und des PMMA zu bewirken. Die Zeitdauer wird durch die Ätzrate bestimmt, die erforderlich ist, um einen Abstand des p-ohmschen Metalls von der Emittermesa von 0,2 μm ± 0,05 μm zu bewirken. Nach der Entwicklung des PMMA-Fotolacks36 sind der Fotolack30 sowie die Emittermesa34 freigelegt. Zusätzlich sind Bereiche der epitaktischen p+-Basisschicht26 , wie allgemein in7 gezeigt, ebenfalls freigelegt. - Eine Fotolackschicht
30 bildet einen Überhang bezüglich der Emittermesa34 , um beispielsweise für einen Abstand von 0,2 m ± 0,05 μm der Kante der Emittermesa34 in Bezug auf das p-ohmsche Metall42 und44 zu sorgen. Die Anordnung des Fotolacks30 sowie des PMMA-Fotolacks36 nach der Entwicklung sorgen für ein Selbstausrichten der Basismetallkontakte, die von der Emittermesa34 beispielsweise einen Abstand von 0,2 m ± 0,05 μm aufweisen. Ein p-ohmsches Metall41 kann auf der Struktur mittels beispielsweise Elektronenstrahlverdampfens abgeschieden werden. Wie in9 gezeigt wird der Fotolack30 entfernt, was wiederum die ohmsche Metallisierung auf dem Fotolack30 sowie die Doppelschicht aus Fotolack und PMMA36 und38 abhebt (Lift-Off), so dass die ohmschen Basiskontakte42 und44 wie allgemein in9 gezeigt zurückbleiben. - Wie allgemein in den
10 bis12 gezeigt kann der Abstand zwischen den Basismetallkontakten42 und44 und der Emittermesa durch die Zeitdauer, welche die Fotolackschicht30 feinbearbeitet wird, eingestellt werden. Wie allgemein in10 gezeigt, wird die PMMA-Fotolackschicht36 im Bereich der Emittermesa wie allgemein in10 gezeigt entfernt. Wie in den11 und12 gezeigt kontrolliert die Länge des Feinbearbeitens das Ausmaß des Überhangs des Fotolacks30 bezüglich der Emittermesa34 . Wie in11 gezeigt verringert eine längere Feinreinigungszeit das Ausmaß des Überhangs des Fotolacks30 bezüglich der Emittermesa34 , wodurch bewirkt wird, dass die Basismetallkontakte42 und44 relativ nah bezüglich der Emittermesa44 angeordnet sind. Durch Verringern der Feinbearbeitungszeit wird weniger von dem Fotolack30 abgeätzt, was zu einem vergleichsweiße längeren Überhang des Fotolacks30 bezüglich der Emittermesa34 führt. Der vergrößerte Überhang des Fotolacks30 sorgt für einen größeren Abstand zwischen den Basismetallkontakten42 und44 und der Emittermesa. Die Feinbearbeitungszeit wird durch die Ätzrate bestimmt. Es wird die Feinbearbeitungszeit gewählt, die zu einem Abstand zwischen dem p-ohmschen Metall42 und44 und der Emittermesa34 von 0,2 μm ± 0,05 μm führt. - Es ist offensichtlich, dass viele Abänderungen und Variationen der vorliegenden Erfindung im Licht der obigen Lehren möglich sind. Es ist daher zu beachten, dass innerhalb des Umfangs der angefügten Ansprüche die Erfindung auf andere Art und Weise als oben im Besonderen erläutert ausgeführt werden kann.
- Was beansprucht ist, und für was Patentschutz in den Vereinigten Staaten nachgesucht wird, ist.
Claims (8)
- Verfahren zur Herstellung eines Heterobipolartransistors mit einem vorbestimmten Abstand zwischen einem Basiskontakt und einer Emittermesa, wobei das Verfahren folgende Schritte aufweist: a) Bereitstellen einer epitaktischen Halbleiterstruktur mit einem vertikal intigrierten Profil, das eine Substratschicht (
20 ), eine Kollektorkontaktschicht (22 ), eine Kollektorschicht (24 ), eine Basisschicht (26 ) und eine Emitterschicht (28 ) aufweist; b) Bereitstellen einer ersten Fotolackschicht aus einem ersten Material auf der Emitterschicht; c) Erstellen einer ersten Fotomaske (32 ), um die Emittermesa und einen Zugang zu der Basisschicht zu definieren; d) Belichten der ersten Fotolackschicht durch die erste Fotomaske; e) Entwickeln der belichteten ersten Fotolackschicht, um ein erstes Fotolackmuster (30 ) auszubilden; f) Ätzen der Emitterschicht unter Verwendung des ersten Fotolackmusters (30 ), um die Emittermesa auszubilden und einen vorbestimmten Bereich der Basisschicht freizulegen; g) Applizieren einer zweiten Fotolackschicht (36 ) aus einem zweiten Material, das verschieden ist von dem ersten Material, auf der in Schritt f) erhaltenen Struktur, um den freigelegten vorbestimmten Bereich der Basisschicht und das erste Fotolackmuster (30 ) abzudecken; h) Applizieren einer dritten Fotolackschicht (38 ) aus einem dritten Material, das von dem zweiten Material verschieden ist, auf der zweiten Fotolackschicht; i) Bereitstellen einer zweiten Fotomaske (40 ), die ein Muster aufweist, um ein Basiskontakt-Fotolackmuster in der zweiten und dritten Fotolackschicht auszubilden, wobei die zweite Fotomaske in nicht-kritischer Weise bezüglich der Emittermesa seitlich ausgerichtet ist; j) Belichten der in Schritt h) erhaltenen Fotolackstruktur durch die zweite Fotomaske; k) Entwickeln der belichteten dritten Fotolackschicht, um ein zweites Fotolackmuster (36 ) auszubilden, das einen Abschnitt der zweiten Fotolackschicht freigibt; l) Entwickeln der zweiten Fotolackschicht, um das Basiskontakt-Fotolackmuster in der zweiten und dritten Fotolackschicht auszubilden; m) Feinbearbeiten des ersten Fotolackmusters und des Basiskontakt-Fotolackmusters mit einer Feinbearbeitungszeitdauer, um einen Überhang des ersten Fotolackmusters derart zu beeinflussen, dass der vorbestimmte Abstand zwischen dem Basiskontakt und der Emittermesa in den nachfolgenden Schritten erhalten wird; n) Abscheiden einer Schicht aus einem ohmschen Metall (41 ) auf der in Schritt m) erhaltenen Struktur; und o) Entfernen des ersten Fotolackmusters und des Basiskontakt-Fotolackmusters und eines Abschnitts der Schicht aus dem ohmschen Metall auf dem ersten Fotolackmuster und dem Basiskontakt-Fotolackmuster, um Basismetallkontakte (42 ,44 ) auf der Basisschicht zu belassen, die selbstausgerichtet sind und von der Emittermesa mit dem vorbestimmten Abstand zwischen dem Basiskontakt und der Emittermesa beabstandet sind. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Substratschicht (
20 ) aus GaAs gebildet ist. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kollektorkontaktschicht (
22 ) aus einem n+-Material gebildet ist. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kollektorschicht (
24 ) aus einem n–-Material gebildet ist. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Basisschicht (
26 ) aus einem p+-Material gebildet ist. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Fotolack (
36 ) Polymethylmethacrylat (PMMA) ist. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das ohmsche Metall ein p-ohmsches Metall ist.
- Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der vorbestimmte Abstand zwischen dem Basiskontakt und der Emittermesa 0.2 μm ± 0.05 μm beträgt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/647,609 US5736417A (en) | 1996-05-13 | 1996-05-13 | Method of fabricating double photoresist layer self-aligned heterojunction bipolar transistor |
US647609 | 1996-05-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69729346D1 DE69729346D1 (de) | 2004-07-08 |
DE69729346T2 true DE69729346T2 (de) | 2004-10-28 |
Family
ID=24597641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69729346T Expired - Fee Related DE69729346T2 (de) | 1996-05-13 | 1997-03-27 | Verfahren zur Herstellung eines Heterobipolartransistors mittels zweischichtiger Photolacks |
Country Status (5)
Country | Link |
---|---|
US (2) | US5736417A (de) |
EP (1) | EP0810645B1 (de) |
JP (1) | JP3020890B2 (de) |
KR (1) | KR100264502B1 (de) |
DE (1) | DE69729346T2 (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5804487A (en) * | 1996-07-10 | 1998-09-08 | Trw Inc. | Method of fabricating high βHBT devices |
US5946582A (en) * | 1997-01-07 | 1999-08-31 | Telcordia Technologies, Inc. | Method of making an InP-based heterojunction bipolar transistor with reduced base-collector capacitance |
US6285044B1 (en) | 1997-01-08 | 2001-09-04 | Telcordia Technologies, Inc. | InP-based heterojunction bipolar transistor with reduced base-collector capacitance |
DE19834491A1 (de) | 1998-07-31 | 2000-02-03 | Daimler Chrysler Ag | Anordnung und Verfahren zur Herstellung eines Heterobipolartransistors |
DE19852852A1 (de) * | 1998-11-11 | 2000-05-18 | Inst Halbleiterphysik Gmbh | Lithographieverfahren zur Emitterstrukturierung von Bipolartransistoren |
US6255035B1 (en) | 1999-03-17 | 2001-07-03 | Electron Vision Corporation | Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices |
US6541346B2 (en) | 2001-03-20 | 2003-04-01 | Roger J. Malik | Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process |
TW501181B (en) | 2001-04-04 | 2002-09-01 | Chartered Semiconductor Mfg | Removal of organic anti-reflection coatings in integrated circuits |
US6864742B2 (en) * | 2001-06-08 | 2005-03-08 | Northrop Grumman Corporation | Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers |
US6469581B1 (en) | 2001-06-08 | 2002-10-22 | Trw Inc. | HEMT-HBT doherty microwave amplifier |
US6569763B1 (en) | 2002-04-09 | 2003-05-27 | Northrop Grumman Corporation | Method to separate a metal film from an insulating film in a semiconductor device using adhesive tape |
US6924203B2 (en) * | 2003-05-27 | 2005-08-02 | Northrop Grumman Corporation | Double HBT base metal micro-bridge |
CN106952951B (zh) * | 2017-03-17 | 2019-11-15 | 中国科学院微电子研究所 | InP基异质结双极晶体管的制作方法 |
CN110862088B (zh) * | 2019-10-30 | 2020-11-13 | 南京大学 | 一种超高深宽比的硅纳米针阵列的制备方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63276267A (ja) * | 1987-05-08 | 1988-11-14 | Fujitsu Ltd | 半導体装置の製造方法 |
US5106766A (en) * | 1989-07-11 | 1992-04-21 | At&T Bell Laboratories | Method of making a semiconductor device that comprises p-type III-V semiconductor material |
DE69128123T2 (de) * | 1990-08-31 | 1998-03-05 | Texas Instruments Inc | Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang |
US5219713A (en) * | 1990-12-17 | 1993-06-15 | Rockwell International Corporation | Multi-layer photoresist air bridge fabrication method |
US5208184A (en) * | 1991-04-30 | 1993-05-04 | Texas Instruments Incorporated | P-n junction diffusion barrier employing mixed dopants |
FR2692721B1 (fr) * | 1992-06-17 | 1995-06-30 | France Telecom | Procede de realisation de transistor bipolaire a heterojonction et transistor obtenu. |
US5298439A (en) * | 1992-07-13 | 1994-03-29 | Texas Instruments Incorporated | 1/f noise reduction in heterojunction bipolar transistors |
FR2711451B1 (fr) * | 1993-10-18 | 1995-11-17 | Jackie Etrillard | Procédé d'obtention de contacts conducteurs auto-alignés pour composants électroniques. |
US5472886A (en) * | 1994-12-27 | 1995-12-05 | At&T Corp. | Structure of and method for manufacturing an LED |
US5665614A (en) * | 1995-06-06 | 1997-09-09 | Hughes Electronics | Method for making fully self-aligned submicron heterojunction bipolar transistor |
-
1996
- 1996-05-13 US US08/647,609 patent/US5736417A/en not_active Expired - Fee Related
- 1996-09-30 US US08/720,388 patent/US5892248A/en not_active Expired - Lifetime
-
1997
- 1997-03-27 DE DE69729346T patent/DE69729346T2/de not_active Expired - Fee Related
- 1997-03-27 EP EP97105251A patent/EP0810645B1/de not_active Expired - Lifetime
- 1997-05-13 JP JP9121983A patent/JP3020890B2/ja not_active Expired - Fee Related
- 1997-05-13 KR KR1019970019102A patent/KR100264502B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH1050722A (ja) | 1998-02-20 |
EP0810645A2 (de) | 1997-12-03 |
EP0810645A3 (de) | 1998-01-14 |
DE69729346D1 (de) | 2004-07-08 |
KR100264502B1 (ko) | 2000-10-02 |
US5736417A (en) | 1998-04-07 |
JP3020890B2 (ja) | 2000-03-15 |
EP0810645B1 (de) | 2004-06-02 |
KR970077613A (ko) | 1997-12-12 |
US5892248A (en) | 1999-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69126463T2 (de) | Verfahren zur Herstellung eines leitenden Elements | |
DE3885637T2 (de) | Verfahren zur Herstellung von gleichmässigen Materialschichten. | |
DE3587617T2 (de) | Verfahren zur herstellung von bipolaren halbleiteranordnungen. | |
DE69729346T2 (de) | Verfahren zur Herstellung eines Heterobipolartransistors mittels zweischichtiger Photolacks | |
DE69717356T2 (de) | Verfahren zur Herstellung von Heteroübergang-Bipolartransistoren mit hoher Verstärkung | |
DE68917995T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung. | |
DE4138842C2 (de) | Gateelektrode und Verfahren zu deren Herstellung | |
DE69313797T2 (de) | Verfahren zur Herstellung von integrierten Schaltkreisen unter Einsatz einer Maske | |
DE69231655T2 (de) | Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat | |
DE2953117A1 (en) | Fabrication of integrated circuits utilizing thick high-resolution patterns | |
DE19704149B4 (de) | Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung | |
DE3043289C2 (de) | ||
EP0030640A2 (de) | Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor | |
DE69214339T2 (de) | Struktur und Verfahren für die Bildung selbstjustierender Kontakte | |
DE2517690B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
EP0057254A2 (de) | Verfahren zur Erzeugung von extremen Feinstrukturen | |
DE4413152B4 (de) | Verfahren zur Strukturerzeugung in einem Halbleiterbauelement | |
EP0005185A1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
DE69108938T2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors mit einer LDD-Struktur. | |
DE2636971A1 (de) | Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat | |
DE69401243T2 (de) | Feldemissionsvorrichtung mit Kleinradiuskathode und Herstellungsverfahren dieser Vorrichtung | |
DE19530510A1 (de) | Halbleitersensor mit aufgehängter bzw. beweglich gehaltener Mikrostruktur und Verfahren zu dessen Herstellung | |
DE69722833T2 (de) | Bipolarer Transistor mit einer verbesserten epitaktischen Basiszone und dessen Herstellungsverfahren | |
DE68922474T2 (de) | Verfahren zum Herstellen einer integrierten Schaltung einschliesslich Schritte zum Herstellen einer Verbindung zwischen zwei Schichten. | |
EP0001038A1 (de) | Herstellung einer Siliciummaske und ihre Verwendung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |