DE4413152B4 - Verfahren zur Strukturerzeugung in einem Halbleiterbauelement - Google Patents

Verfahren zur Strukturerzeugung in einem Halbleiterbauelement Download PDF

Info

Publication number
DE4413152B4
DE4413152B4 DE4413152A DE4413152A DE4413152B4 DE 4413152 B4 DE4413152 B4 DE 4413152B4 DE 4413152 A DE4413152 A DE 4413152A DE 4413152 A DE4413152 A DE 4413152A DE 4413152 B4 DE4413152 B4 DE 4413152B4
Authority
DE
Germany
Prior art keywords
etching
layer
photoresist
structured
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4413152A
Other languages
English (en)
Other versions
DE4413152A1 (de
Inventor
Kang-Hyun Lee
Jong-seo Suwon Hong
Hyoung-sub Suwon Kim
Jae-Ho Kim
Min-seog Suwon Han
Jung-in Suwon Hong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4413152A1 publication Critical patent/DE4413152A1/de
Application granted granted Critical
Publication of DE4413152B4 publication Critical patent/DE4413152B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Verfahren zur Erzeugung einer Struktur in einem Halbleiterbauelement mit den Schritten:
– Aufbringen einer Hilfsschicht und anschließendes Aufbringen eines Fotoresists über einer auf einem Substrat (21) gebildeten, zu strukturierenden Schicht (22),
– Strukturieren des Fotoresists in eine Fotoresiststruktur (25) mittels eines lithographischen Prozesses,
– Durchführen eines anisotropen Ätzprozesses ganzflächig auf der mit der Fotoresiststruktur (25) versehenen Bauelementstruktur derart, dass sich an den Seitenwänden der Fotoresiststruktur (25) ein Ätznebenprodukt (26) abscheidet, das zusätzlich zur Fotoresiststruktur (25) als Ätzmaske bei einem anschließenden Ätzen der zu strukturierenden Schicht (22) zur Erzeugung einer feinen Schichtstruktur verwendet wird, und
–Ätzen der zu strukturierenden Schicht (22) in die gewünschte Struktur unter Verwendung der Fotoresiststruktur (25) und des Ätznebenproduktes (26) als Ätzmaske.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Erzeugung einer Struktur in einem Halbleiterbauelement.
  • Mit wachsender Integrationsdichte von Halbleiterchips wächst der Bedarf der Erzeugung feiner Strukturen während der lithographischen Prozeßschritte. So wurde die Auflösungsgrenze eines Steppers von der g-Linie (436 nm) zur i-Linie (364 nm) verbessert, wodurch bereits eine relativ feine Struktur erzeugbar ist (in der Größenordnung von nur 0,4 μm). Außerdem wird hierbei die Tiefenschärfe erhöht, so daß der Bedarf an der Erzeugung feiner Strukturen bis zu einem gewissen Grad erfüllt wird.
  • 1 veranschaulicht ein herkömmliches Verfahren der Strukturerzeugung mittels eines Steppers und unter Verwendung eines Fotoresists. Hierbei wird ein Fotoresist auf eine zu strukturierende Schicht (22), die auf einem Substrat (21) gebildet wird, aufgebracht. Dann wird eine vorbestimmte, mit der gewünschten Struktur versehene (nicht gezeigte) Maske benutzt, um das Fotoresist selektiv zu belichten. Anschließend wird das Fo toresist entwickelt, wodurch eine Fotoresiststruktur (25) als Abbild der Maskenstruktur entsteht. Daraufhin wird die unter der Fotoresistschicht liegende Schicht (22) unter Verwendung der Fotoresiststruktur (25) als Ätzmaske geätzt, wodurch die gewünschte (nicht gezeigte) Schichtstruktur erzeugt wird. Wenn bei diesem herkömmlichen Verfahren ein Stepper mit der i-Linie verwendet wird, beträgt der minimale Wert für den Abstand (S1) zwischen zwei Fotoresiststrukturteilen (25) etwa 0,4 μm. Die Erzeugung kleinerer Strukturabstände, wie sie für die Herstellung eines hochintegrierten Halbleiterbauelementes erwünscht ist, ist mit der gegenwärtigen Technologie nicht möglich.
  • Ein Verfahren zur Erzeugung von Kondensatorspeicherelektroden für ein Halbleiterspeicherbauelement wird nachfolgend als ein Beispiel einer Strukturerzeugung, bei der ein herkömmlicher Stepper mit der i-Linie verwendet wird, in Verbindung mit den 2 bis 6 erläutert.
  • Wie aus 2 zu erkennen, wird zunächst ein Halbleitersubstrat (1) durch eine Feldoxidschicht (2) in einen Isolationsbereich und einen aktiven Bereich unterteilt, wonach Transistoren mit jeweils einem Gate (3) und einem Source/Drain-Gebiet (4) erzeugt werden. Dann wird ein Isolationsfilm (5) zur Isolierung der Gates (3) aufgebracht. Anschließend wird ganzflächig auf die resultierende Struktur eine zwischenliegende Isolationsschicht (6) aufgebracht, wonach auf die zwischenliegende Isolationsschicht (6) ein isolierendes Material, z.B. ein Nitrid, zur Erzeugung einer Ätzstoppschicht (7) aufgebracht wird. Auf der Ätzstoppschicht (7) wird dann eine weitere Isolationsschicht (8) gebildet.
  • Wie aus 3 zu erkennen, wird auf die Isolationsschicht (8) ein Fotoresist aufgebracht, wonach durch einen lithographischen Prozeß eine Fotoresiststruktur (11) zur Erzeugung von Kontaktlöchern, welche jeweils einen Teil eines Sourcegebietes (4) freilegen, gebildet. Dann werden nacheinander die Isolationsschicht (8), die Ätzstoppschicht (7), die zwischenliegende Isolationsschicht (6) und der Isolationsfilm (5) unter Verwendung der Fotoresiststruktur (11) als Ätzmaske zur Erzeugung der Kontaktlöcher (9) anisotrop geätzt.
  • Wie aus 4 zu erkennen, wird dann die Fotoresiststruktur (11) entfernt und ein leitfähiges Material ganzflächig auf der mit den Kontaktlöchern (9) versehenen, resultierenden Struktur abgeschieden, um eine leitfähige Schicht (10) zur Erzeugung von Speicherelektroden zu bilden.
  • Wie aus 5 zu erkennen, wird dann auf die leitfähige Schicht (10) ein Fotoresist aufgebracht und mittels eines 1ithographischen Prozesses unter Verwendung eines Steppers mit der i-Linie zur Bildung einer Fotoresiststruktur (12) strukturiert, die zur Erzeugung einer Speicherelektrodenstruktur dient.
  • Wie aus 6 zu erkennen, wird anschließend die leitfähige Schicht (10) unter Verwendung der Fotoresiststruktur (12) als Ätzmaske zur Erzeugung der Speicherelektroden (10') anisotrop geätzt. Daraufhin wird die Isolationsschicht (8) durch einen Naßätzprozeß entfernt. Entsprechend diesem herkömmlichen Verfahren beträgt der Abstand (A) zwischen zwei Kondensatorspeicherelektroden (10') 0,4 μm, entsprechend der Belichtungsgrenze des Steppers mit der i-Linie.
  • Seit jüngerer Zeit werden mit höherer Integrationsdichte von Halbleiterspeicherbauelementen Kondensatoren mit höherer Kapazität benötigt. Wenn die vertikale Ausdehnung der Kondensatorspeicherelektrode erhöht wird, um innerhalb einer gegebenen Bauelementfläche eine hohe Kapazität zu erzielen, vergrößert sich entsprechend der Stufenunterschied. Es ist daher erwünscht, die Ausdehnung der Kondensatorspeicherelektroden jeweils innerhalb eines abgegrenzten Bereiches zu erhöhen, indem der Abstand zwischen den Speicherelektroden verringert wird. Abstände kleiner als 0,4 μm lassen sich jedoch durch das herkömmliche Verfahren zur Erzeugung von Kondensatorspeicherelektroden für ein Halbleiterspeicherbauelement unter Verwendung des Steppers mit der i-Linie nicht erzeugen. Außerdem wird bei dem herkömmlichen Verfahren eine vertikale Ätztechnik zur Speicherelektrodenstrukturierung verwendet, was zur Folge hat, dass die Kanten der Speicherelektroden vertikal mit den Gateelektroden fluchten, wie in 6 gezeigt ist. Ein derartiges Ätzverfahren verursacht eine Verschlechterung der Topographie der resultierenden Struktur mit der Folge, dass, wenn nachfolgend ein Prozess zur Erzeugung von Bitleitungen durchgeführt wird, dessen Prozesstoleranz aufgrund der dadurch erzeugten scharten Ecken sehr gering wird.
  • Bei einem in der Offenlegungsschrift EP 0 536 968 A2 beschriebenen Verfahren zur Halbleiterbauelementerzeugung wird eine Isolationsschicht auf einem Halbleitersubstrat aufgebracht und auf dieser ein Fotoresist aufgebracht und strukturiert. Anschließend wird die Isolationsschicht geätzt, um ein Kontaktloch zu erzeugen. Dazu wird ein Trockenätzvorgang benutzt, der so ausgelegt wird, dass sich ein Schutzfilm aus Bestandteilen eines verwendeten Ätzgases an den Seitenwänden des Kontaktlochs bildet, um dessen Profil zu steuern, insbesondere auf einen Schrägwinkel von 75° einzustellen.
  • Bei einem in der Offenlegungsschrift JP 03188628 A offenbarten Verfahren zur Strukturerzeugung mit Strukturabmessungen kleiner als die Auflösung einer verwendeten Justiereinrichtung wird ein Fotoresist über einer auf einem Substrat gebildeten Al-Schicht aufgebracht. Anschließend wird das Fotoresist unter Verwendung des Ätzgases BCl8 + Cl3 strukturiert, und die Al-Schicht auf dem Substrat wird strukturiert, wobei sich eine BCl8-Schicht als Ätznebenprodukt an den Seitenwänden der Fotoresiststruktur abscheidet. Dieses Ätznebenprodukt wird durch CF4-Behandlung in ein BF8-Material und dann in ein AlF8-Material umgewandelt, wonach die Fotoresiststruktur entfernt wird. Das AlF8-Material wird anschließend als Ätzmaske zum Ätzen der Al-Schicht benutzt.
    •
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Verfahrens zur Herstellung einer sehr feinen Struktur in einem Halbleiterbauelement zugrunde.
  • Dieses Problem wird durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst. Die zu strukturierende Schicht wird hierbei unter Verwendung eines bei einem anisotropen Ätzprozess entstehenden Ätznebenproduktes geätzt, wodurch sich eine feine Struktur erzeugen lässt, die feiner ist, als die von einer verwendeten Belichtungseinrichtung an sich gesetzte Grenze.
  • Bevorzugte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben, so z.B. die Anwendung zur Herstellung von eng benachbarten Kondensatorspeicherelektroden eines Halbleiterspeicherbauelementes.
  • Bevorzugte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben beschriebenen herkömmlichen Ausführungsformen sind in den Zeichnungen dargestellt. Hierbei zeigen:
  • 1 einen Querschnitt durch ein Halbleiterbauelement zur Veranschaulichung des Prinzips des herkömmlichen Verfahrens zur Erzeugung einer Struktur in einem Halbleiterbauelement unter Verwendung eines Steppers,
  • 2 bis 6 Querschnitte durch ein Halbleiterspeicherbauelement in aufeinanderfolgenden Herstellungsstufen zur Veranschaulichung eines herkömmlichen Verfahrens zur Erzeugung von Kondensatorspeicherelektroden,
  • 7 einen Querschnitt durch ein Halbleiterbauelement zur Veranschaulichung des Prinzips des erfindungsgemäßen Verfahrens zur Erzeugung einer Struktur in einem Halbleiterbauelement unter Verwendung eines Steppers,
  • 8 bis 11 Querschnitte durch ein Halbleiterspeicherbauelement in aufeinanderfolgenden Herstellungsstufen zur Veranschaulichung eines ersten erfindungsgemäßen Verfahrensbeispiels zur Erzeugung einer feinen Struktur für die Bildung von Kondensatorspeicherelektroden,
  • 12 und 13 Querschnitte durch ein Halbleiterspeicherbauelement in aufeinanderfolgenden Herstellungsstufen zur Veranschaulichung eines zweiten erfindungsgemäßen Verfahrensbeispiels zur Erzeugung einer feinen Struktur für die Bildung von Kondensatorspeicherelektroden,
  • 14 und 15 rasterelektronenmikroskopische Aufnahmen, die einen Schnitt durch ein mittels des herkömmlichen Verfahrens bzw. mittels des zweiten erfindungsgemäßen Verfahrensbeispiels hergestelltes Halbleiterspeicherbauelement darstellen, und
  • 16 bis 18 Querschnitte durch ein Halbleiterspeicherbauelement in aufeinanderfolgenden Herstellungsstufen zur Veranschaulichung eines dritten erfindungsgemäßen Verfahrensbeispiels zur Erzeugung einer feinen Struktur für die Bildung von Kondensatorspeicherelektroden.
  • Nachfolgend wird die Erfindung detaillierter in Verbindung mit den 7 bis 18 erläutert.
    •
  • Anhand von 7 wird hierbei zunächst das Prinzip des erfindungsgemäßen Verfahrens zur Erzeugung einer feinen Struktur in einem Halbleiterbauelement unter Verwendung eines Steppers beschrieben. Bezugnehmend auf 7 wird zunächst eine zu strukturierende Schicht (22) auf einem Halbleitersubstrat (21) angeordnet. Auf diese Schicht (22) wird eine Hilfsschicht aus einem Material aufgebracht, dessen physikalische Eigenschaften von denjenigen eines Fotoresists verschieden sind, wobei dieses. Fotoresist anschließend auf die Hilfsschicht aufgebracht wird. Das Fotoresist wird dann unter Verwendung einer vorbestimmten (nicht gezeigten) Maske mit der gewünschten Struktur belichtet und anschließend entwickelt, um eine Fotoresiststruktur (25) als entsprechendes Abbild der Maskenstruktur zu erzeugen. Unter Verwendung der Fotoresiststruktur (25) als Ätzmaske wird daraufhin die Hilfsschicht durch einen anisotropen Ätzprozeß strukturiert, wodurch eine Hilfsschichtstruktur (23) entsteht. Unter Ausnutzung bestimmter Eigenschaften dieses anisotropen Ätzprozesses wird bei diesem Vorgang in einem vorbestimmten Maße ein Ätznebenprodukt (26) gebildet, das, wie in 7 gezeigt, an den Seitenwänden der Fotoresiststruktur und der Hilfsschichtstruktur (23) verbleibt. Die zu strukturierende Schicht (22) wird nun unter Verwendung des Ätznebenproduktes (26) zusammen mit der Fotoresiststruktur (25) und der Hilfsschichtstruktur (23) als Ätzmaske zur Erzeugung der gewünschten Struktur geätzt.
  • Wenn die Struktur nach diesem oben beschriebenen Verfahren erzeugt wird, fungiert also das an den Seitenwänden der Hilfsschichtstruktur (23) gebildete Ätznebenprodukt (26) als Teil der Ätzmaske. Der zwischen benachbarten Strukturteilen vorliegende Abstand (S2) wird auf diese Weise um zweimal die Breite der Seitenwandteile des Ätznebenproduktes (26) verglichen mit dem Abstand (S1) von 1 verringert. Das Ätznebenprodukt entsteht hierbei während des anisotropen Ätzens der Hilfsschicht. Zu diesem Zweck wird folglich für das Kopieren der Maskenstruktur eine Schichtfolge verwendet, die ein Fotoresist und eine Schicht aus einem Material beinhaltet, das im Vergleich zu dem Fotoresist unterschiedliche physikalische Eigenschaften hat. Dadurch läßt sich eine Struktur feiner als es durch die Belichtungsgrenze des verwendeten Steppers vorgegeben ist erzeugen.
  • Nachfolgend wird als eine erste praktische Anwendung der Erfindung ein erstes erfindungsgemäßes Verfahrensbeispiel zur Herstellung von Kondensatorspeicherelektroden für ein Halbleiterspeicherbauelement beschrieben.
  • 8 veranschaulicht Schritte zur Erzeugung von Transistoren, einer leitfähigen Schicht (10) und einer Hilfsschicht (12). Dazu werden die Transistoren, jeweils bestehend aus einem Gate (3) sowie einem Source- und einem Draingebiet (4), auf einem durch eine Feldoxidschicht (2) in einen Isolationsbereich und einen aktiven Bereich unterteilten Halbleitersubstrat (1) gebildet. Dann wird ganzflächig auf dem mit den Transistoren versehenen Halbleitersubstrat (1) eine Isolationsschicht (5) zur Isolierung der Transistoren angeordnet. Anschließend wird ganzflächig auf die mit der Isolationsschicht (5) versehene resultierende Struktur eine zwischenliegende Isolationsschicht (6) aufgebracht, wonach ein isolierendes Material, z.B. Nitrid, zur Erzeugung einer Ätzstoppschicht (7) auf der zwischenliegenden Isolationsschicht (6) abgeschieden wird. Dann wird ein isolierendes Material zur Bildung einer Isolationsschicht (8) auf der Ätzstoppschicht (7) abgeschieden. Daraufhin werden die Isolationsschicht (8), die Ätzstoppschicht (7), die zwischenliegende Isolationsschicht (6) und die untere Isolationsschicht (5) bereichsweise (d.h. im Bereich direkt über einem jeweiligen Sourcegebiet (4) eines Transistors) mittels eines lithographischen Prozesses entfernt. Dadurch werden (nicht gezeigte) Kontaktlöcher zur Verbindung von zu bildenden Kondensatorspeicherelektroden mit einem jeweiligen Sourcegebiet (4) erzeugt. Dann wird ganzflächig auf der mit den Kontaktlöchern versehenen resultierenden Struktur ein leitfähiges Material, z.B. störstellendotiertes Polysilizium, abgeschieden, wodurch eine leitfähige Schicht (10) zur Speicherelektrodenbildung entsteht. Anschließend wird die Hilfsschicht (12) aus einem Material, dessen physikalische Eigenschaften von demjenigen eines später aufgebrachten Fotoresists verschieden sind, auf die leitfähige Schicht (10) aufgebracht. Das Material für die Hilfsschicht (10) kann beispielsweise ein Hochtemperaturoxid sein.
  • 9 veranschaulicht Schritte zur Erzeugung einer Fotoresiststruktur (20), einer Hilfsschichtstruktur (12') sowie eines Polymers (13). Hierzu wird nach Aufbringen eines Fotoresists auf die Hilfsschicht (12) das Fotoresist durch einen lithographischen Prozeß in eine Fotoresiststruktur (20) strukturiert, die einem Kondensatorspeicherelektrodenmuster entspricht. Wenn für diesen lithographischen Schritt ein Stepper mit der i-Linie verwendet wird, beträgt der minimale Abstand (A) zwischen benachbarten Fotoresiststrukturteilen (25) bekanntermaßen ca. 0,4 μm. Unter Verwendung der Fotoresiststruktur (20) als Ätzmaske wird dann die Hilfsschicht (12) durch eine Plasmaätztechnik, bei der CF4- und CHF3-Gas angewendet werden, anisotrop geätzt. Dadurch entsteht die Hilfsschichtstruktur (12'). Außerdem wird das Polymer (13) als Nebenprodukt des anisotropen Ätzprozesses gebildet, und zwar an den Seitenwänden der Fotoresiststruktur (20) und der Hilfsschichtstruktur (12').
  • 10 veranschaulicht Schritte zur Erzeugung von Speicherelektroden (10a). Dazu wird die leitfähige Schicht (10) unter Verwendung der Fotoresiststruktur (20), der Hilfsschichtstruktur (12') und des Polymers (13) als Ätzmaske anisotrop geätzt, so daß die Speicherelektroden (10a) entstehen. Während in herkömmlichen Verfahren das Polymer-Nebenprodukt vor dem Ätzvorgang routinemäßig entfernt wird, ist erfindungsgemäß gerade vorgesehen, den Ätzvorgang ohne die vorherige Entfernung des Polymers (13) durchzuführen.
  • 11 veranschaulicht Schritte zur Entfernung der oberen Isolationsschicht (8) unterhalb des Hilfsschichtmusters (12') und den oberen Teilen der Speicherelektroden (10a) durch einen Naßätzprozeß unter Verwendung von Ammoniak (NH4) und Flußsäure (HF), nachdem zuvor das Fotoresistmuster (20) und das Polymer (13) beseitigt wurden. Wie aus 11 zu erkennen, ist, da die leitfähige Schicht (10) unter Verwendung des Polymers (13) als eine Ätzmaske geätzt wird, der Abstand (B) zwischen den Speicherelektroden (10a) aufgrund der Anwesenheit des Polymers (13) kleiner als der Abstand (A) benachbarter Fotoresiststrukturteile in 9. Wenn beispielsweise der anisotrope Ätzvorgang mittels eines Plasmaverfahrens, bei dem CF4- und CHF3-Gas verwendet werden, durchgeführt wird, nachdem die Schichten in einer Dicke von ungefähr 150 nm aufgebracht wurden, läßt sich dadurch, daß das an den Seitenwänden der Hilfsschichtstruktur erzeugte Polymer während des Ätzens des leitfähigen Schicht als Ätzmaske fungiert, ein Abstand (B) zwischen benachbarten Speicherelektroden von ungefähr 0,2 μm erzielen. Außerdem kann die Stärke des erzeugten Polymers durch Steuerung der Dicke der Hilfsschicht (12) eingestellt werden, so daß dementsprechend Abstände von 0,2 μm und weniger erzeugt werden können.
  • Zwar wird in diesem Beispiel der gleiche Stepper wie in dem herkömmlichen Verfahren verwendet, jedoch wird die Struktur zur Speicherelektrodenbildung mittels einer Schichtfolge erzeugt, die aus einem Fotoresist und einer Hilfsschicht aus einem Material, das von dem Fotoresist verschiedene physikalische Eigenschaften besitzt, besteht. Das dadurch entstehende Ätznebenprodukt läßt sich dann zur Erzeugung der Speicherelektrodenstruktur verwenden. Demgemäß kann ein Strukturabstand unterhalb der Belichtungsgrenze des verwendeten Steppers erreicht werden, so daß sich für die Kondensatoren eine höhere Kapazität ergibt als für die mit dem herkömmlichen Verfahren hergestellten Kondensatoren. Wenn das obige erfindungsgemäße Verfahren zur Erzeugung einer feinen Struktur bei der Herstellung eines 16M-DRAM-Chips eingesetzt wird, läßt sich verglichen mit den Kondensatoren, deren Speicherelektroden in herkömmlicher Weise durch den Stepper mit der i-Linie gebildet werden, eine Kapazitätserhöhung von wenigstens 7 fF erhalten.
  • Anhand der 12 und 13 wird nun ein zweites erfindungsgemäßes Verfahrensbeispiel zur Erzeugung einer feinen Struktur zur Bildung von Kondensatorspeicherelektroden in einem Halbleiterspeicherbauelement erläutert.
  • Wie aus 12 zu erkennen, wird zunächst einschließlich der Bildung des Polymers (13) in derselben Weise verfahren wie im obigen ersten erfindungsgemäßen Verfahrensbeispiel. Die leitfähige Schicht wird dann unter Verwendung der Fotoresiststruktur (20), der Hilfsschichtstruktur (12') und des Polymers (13) als Ätzmaske zur Erzeugung von Speicherelektroden (10b) schräg geätzt. Das Schrägätzen erfolgt unter Verwendung eines isotropen Ätzprozesses.
  • Wie aus 13 zu erkennen, werden anschließend die Fotoresiststruktur (20) und das Polymer (13) entfernt, wonach die zwischenliegende Isolationsschicht (8) unterhalb der oberen Teile der Speicherelektroden (10b) und die Hilfsschichtstruktur (12') durch einen Naßätzprozeß unter Verwendung von Ammoniak (NH4) und Flußsäure (HF) beseitigt werden.
  • In den 14 und 15 sind zwei rasterelektronenmikroskopische Aufnahmen gegenübergestellt, die Querschnitte durch ein jeweiliges Halbleiterspeicherbauelement darstellen, von denen das eine nach dem herkömmlichen Verfahren gemäß der 2 bis 6 und das andere gemäß dem zweiten erfindungsgemäßen Verfahrensbeispiel hergestellt wurde. In 15, die das zweite erfindungsgemäße Verfahrensbeispiel zeigt, ist zu erkennen, daß die Speicherelektroden durch einen Schrägätzprozeß strukturiert wurden, um scharfe Eckbereiche zu verhindern und dadurch insgesamt ein weniger scharfkantiges Profil zu erhalten. Damit läßt sich die Prozeßtoleranz zwischen den Kondensatoren und den in einem nachfolgenden Prozeß zu bildenden Bitleitungen erhöhen.
  • Anhand der 16 bis 18 wird nachfolgend ein drittes erfindungsgemäßes Verfahrensbeispiel zur Herstellung einer feinen Struktur für die Bildung, von Kondensatorspeicherelektroden in einem Halbleiterspeicherbauelement erläutert.
  • 16 veranschaulicht Schritte zur Bildung einer leitfähigen Schicht (10) auf einem mit Transistoren versehenen Halbleitersubstrat (1), die in derselben Weise durchgeführt werden, wie bei dem obigen ersten erfindungsgemäßen Verfahrensbeispiel.
  • 17 veranschaulicht Schritte zur Erzeugung einer Fotoresiststruktur (20) und eines Polymers (13). Nach Aufbringen eines Fotoresists auf die leitfähige Schicht (10) wird das Fotoresist durch einen lithographischen Prozeß zur Erzeugung der Fotoresiststruktur (20) für die Bildung eines Kondensatorspeicherelektrodenmusters strukturiert. Wenn hierbei der lithographische Prozeß unter Verwendung des Steppers mit der i-Linie durchgeführt wird, beträgt der minimale Abstand (A) zwischen benachbarten Teilen der Fotoresiststruktur (20) bekanntermaßen ca. 0,4 μm. Dann wird ganzflächig mit der resultierenden Struktur, auf der sich die Fotoresiststruktur (20) befindet, ein anisotroper Ätzprozeß unter Verwendung einer Plasmaätztechnik durchgeführt, bei der CF4-, CHF3- und Argon(Ar)-Gas Verwendung finden. Bei diesem anisotropen Ätzprozeß wird kein Material tatsächlich geätzt, sondern der Prozeß dient lediglich dazu, das Polymer (13) als Ätznebenprodukt an den Seitenwänden der Fotoresiststruktur (20) zu bilden. Das Ausmaß der Polymerbildung kann durch Variieren der Anteile an CF4-, CHF3- bzw. Ar-Gas eingestellt werden, wobei mehr Polymer erzeugt wird, wenn der molare Anteil von CHF3-Gas erhöht wird. Außerdem ist die Prozeßtemperatur während des anisotropen Ätzens, d.h. die Temperatur der unteren Elektrode in einer Ätzkammer, von Bedeutung, wobei deren Prozeßtoleranz von einer vergleichsweise geringen Temperatur, z.B. –15°C bis zu einer eher normalen Umgebungstemperatur, z.B. +15°C, reicht. Das Ausmaß der Polymerbildung kann hierbei durch Verringern der Prozeßtemperatur gesteigert werden. Außerdem läßt sich die Menge an erzeugtem Polymer in einfacher Weise durch Erhöhen des Drucks innerhalb der Ätzkammer oder durch Verlängern der Ätzdauer erhöhen.
  • Wie aus 18 zu erkennen, wird die leitfähige Schicht (10) daraufhin zur Erzeugung von Speicherelektroden (10c) unter Verwendung der Fotoresiststruktur (20) und des Polymers (13) als Ätzmaske anisotrop geätzt. Daraufhin werden die Fotoresiststruktur (20) und das Polymer (13) entfernt. Dann wird die obere Isolationsschicht (8), die sich unterhalb der oberen Bereiche der Speicherelektroden (10c) befindet, durch einen Naßätzprozeß unter Verwendung von Ammoniak (NH4) und Flußsäure (HF) beseitigt. Der sich ergebende Abstand (B') zwischen benachbarten Speicherelektroden (10c) ist kleiner als der Abstand (A) der Fotoresiststrukturteile in 17.
  • Bei diesem dritten erfindungsgemäßen Ausführungsbeispiel wird folglich die Struktur zur Speicherelektrodenbildung aus einer einlagigen Fotoresistschicht erzeugt und nicht aus einer Mehrschichtstruktur mit einem Fotoresist und einer Hilfsschicht aus einem Material, dessen physikalische Eigenschaften sich von denjenigen des Fotoresist unterscheiden, wie dies in den ersten beiden erfindungsgemäßen Ausführungsbeispielen der Fall ist. Diese Maßnahme verkürzt die Prozeßdauer. Die Menge an gebildetem Polymer läßt sich in einfacher Weise innerhalb eines anisotropen Ätzprozesses, der mittels einer Plasmaätztechnik durchgeführt wird, durch Einstellen der einzelnen Gasanteile, der Temperatur und des Drucks in der Ätzkammer sowie der Ätzdauer steuern. Auf diese Weise läßt sich ein Speicherelektrodenabstand von 0,2 μm (oder weniger) erzeugen. Zudem kann das Polymer, wie im zweiten Beispiel gezeigt, als Ätzmaske zur Durchführung einer Schrägätzung der leitfähigen Schicht herangezogen werden.
  • Das erfindungsgemäße Verfahren zur Erzeugung einer feinen Struktur in einem Halbleiterbauelement zeichnet sich dadurch aus, daß eine einlagige Fotoresistschicht oder eine Schichtfolge, bestehend aus einem Fotoresist und einer Schicht aus einem Material, dessen physikalische Eigenschaften sich von demjenigen des Fotoresists unterscheiden, auf die zu strukturierende Schicht aufgebracht werden, wonach ein anisotroper Ätzprozeß mittels einer Plasmaätztechnik durchgeführt und die Schicht unter Verwendung eines Ätznebenproduktes strukturiert wird, welches sich an den Seitenwänden der einlagigen Schicht oder der Schichtfolge als Ätzmaske bildet. Auf diese Weise läßt sich eine feine Struktur unterhalb der an sich durch den verwendeten Stepper gesetzten Belichtungsgrenze erzeugen. Im Ergebnis ermöglicht dies die Herstellung eines hochintegrierten Halbleiterbauelementes mittels eines sehr einfachen, nicht kostenerhöhenden Prozesses. Es versteht sich, daß der Fachmann verschiedene Änderungen und Modifikationen der oben beschriebenen Ausführungsbeispiele im Rahmen der Erfindung, wie sie durch die beigefügten Patentansprüche festgelegt ist, vorzunehmen vermag.

Claims (8)

  1. Verfahren zur Erzeugung einer Struktur in einem Halbleiterbauelement mit den Schritten: – Aufbringen einer Hilfsschicht und anschließendes Aufbringen eines Fotoresists über einer auf einem Substrat (21) gebildeten, zu strukturierenden Schicht (22), – Strukturieren des Fotoresists in eine Fotoresiststruktur (25) mittels eines lithographischen Prozesses, – Durchführen eines anisotropen Ätzprozesses ganzflächig auf der mit der Fotoresiststruktur (25) versehenen Bauelementstruktur derart, dass sich an den Seitenwänden der Fotoresiststruktur (25) ein Ätznebenprodukt (26) abscheidet, das zusätzlich zur Fotoresiststruktur (25) als Ätzmaske bei einem anschließenden Ätzen der zu strukturierenden Schicht (22) zur Erzeugung einer feinen Schichtstruktur verwendet wird, und – Ätzen der zu strukturierenden Schicht (22) in die gewünschte Struktur unter Verwendung der Fotoresiststruktur (25) und des Ätznebenproduktes (26) als Ätzmaske.
  2. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, dass – die Hilfsschicht unter Verwendung der Fotoresiststruktur (25) als Ätzmaske anisotrop geätzt wird, um eine Hilfsschichtstruktur (23) zu erzeugen, und – das beim Ätzen der zu strukturierenden Schicht (22) als Ätzmaske dienende Ätznebenprodukt (26) während des anisotropen Ätzens der Hilfsschicht an den Seitenwänden der Hilfsschichtstruktur (23) gebildet wird.
  3. Verfahren nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass der anisotrope Ätzprozess zur Erzeugung des Ätznebenproduktes (26) mittels einer Plasmaätztechnik durchgeführt wird, bei der CF4-, CHF3- und Ar-Gas verwendet werden.
  4. Verfahren nach Anspruch 3, weiter dadurch gekennzeichnet, dass die Menge an gebildetem Ätznebenprodukt (26) durch Verändern der Anteile an CF4-, CHF3- bzw. Ar-Gas gesteuert wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet, dass das Ätzen der zu strukturierenden Schicht (22) unter Verwendung der Fotoresiststruktur (25) und des Ätznebenproduktes (26) als Ätzmaske mittels eines Schrägätzprozesses durchgeführt wird.
  6. Verfahren zur Erzeugung einer Struktur in einem Halbleiterbauelement, dadurch gekennzeichnet, dass es zur Herstellung eng benachbarter Kondensatorspeicherelektroden eines Halbleiterspeicherbauelementes folgende Schritte beinhaltet: – aufeinanderfolgendes Abscheiden einer unteren Isolationsschicht (5), einer zwischenliegenden Isolationsschicht (6), einer Ätzstoppschicht (7) und einer oberen Isolationsschicht (8) auf einem Halbleitersubstrat (1 ), auf dem Transistoren, die jeweils eine Gateelektrode (3) sowie ein Source- und ein Draingebiet (4) beinhalten, gebildet sind, – selektives Ätzen der oberen Isolationsschicht (8), der Ätzstoppschicht (7), der zwischenliegenden Isolationsschicht (6) und der unteren Isolationsschicht (5) zur Erzeugung von Kontaktlöchern zwecks Freilegung der jeweiligen Sourcegebiete (4), – Aufbringen einer leitfähigen Schicht (10) als die zu strukturierende Schicht ganzflächig auf die mit den Kontaktlöchern versehene resultierende Bauelementstruktur, – Durchführen eines Strukturerzeugungsprozesses, bei dem ein Fotoresist über der leitfähigen Schicht gebildet, das Fotoresist in eine Fotoresiststruktur (20) mittels eines lithographischen Prozesses strukturiert, ein anisotroper Ätzprozess ganzflächig auf der mit der Fotoresiststruktur versehenen Bauelementstruktur derart durchgeführt wird, dass sich an den Seitenwänden der Fotoresiststruktur ein Ätznebenprodukt (13) abscheidet, das zusätzlich zur Fotoresiststruktur als Ätzmaske beim Ätzen der zu strukturierenden Schicht zur Erzeugung einer feinen Schichtstruktur verwendet wird, und die zu strukturierende Schicht in die gewünschte Struktur unter Verwendung der Fotoresiststruktur und des Ätznebenproduktes als Ätzmaske geätzt wird, wobei durch das Ätzen der leitfähigen Schicht (10) unter Verwendung der Fotoresiststruktur (20) und des Ätznebenproduktes (13) als Ätzmaske Kondensatorspeicherelektroden (10c) mit einem geringen Abstand (B) voneinander erzeugt werden, und – Entfernen der oberen Isolationsschicht (8) zur Freilegung der Kondensatorspeicherelektroden.
  7. Verfahren nach Anspruch 6, weiter dadurch gekennzeichnet, dass im Strukturerzeugungsprozess der anisotrope Ätzprozess zur Bildung des Ätznebenproduktes vor dem Ätzen der zu strukturierenden Schicht in die gewünschte Struktur unter Verwendung der Fotoresiststruktur und des Ätznebenproduktes als Ätzmaske durchgeführt wird.
  8. Verfahren nach Anspruch 6 oder 7, weiter dadurch gekennzeichnet, dass der Strukturerzeugungsprozess durch das Verfahren gemäß einem der Ansprüche 1 bis 5 durchgeführt wird.
DE4413152A 1993-04-15 1994-04-15 Verfahren zur Strukturerzeugung in einem Halbleiterbauelement Expired - Lifetime DE4413152B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019930006337A KR960006822B1 (ko) 1993-04-15 1993-04-15 반도체장치의 미세패턴 형성방법
KR93-6337 1993-04-15

Publications (2)

Publication Number Publication Date
DE4413152A1 DE4413152A1 (de) 1994-10-20
DE4413152B4 true DE4413152B4 (de) 2004-01-29

Family

ID=19353990

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4413152A Expired - Lifetime DE4413152B4 (de) 1993-04-15 1994-04-15 Verfahren zur Strukturerzeugung in einem Halbleiterbauelement

Country Status (5)

Country Link
US (1) US5476807A (de)
JP (1) JPH06326061A (de)
KR (1) KR960006822B1 (de)
DE (1) DE4413152B4 (de)
FR (1) FR2704689B1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69622261T2 (de) * 1995-02-28 2003-03-27 Micron Technology Inc Verfahren zur herstellung einer struktur unter verwendung von wiederablagerung
KR0155831B1 (ko) * 1995-06-20 1998-12-01 김광호 셀프얼라인을 이용한 듀얼패드셀 반도체장치 및 그것의 제조방법
JPH09129612A (ja) * 1995-10-26 1997-05-16 Tokyo Electron Ltd エッチングガス及びエッチング方法
KR100207462B1 (ko) * 1996-02-26 1999-07-15 윤종용 반도체 장치의 커패시터 제조방법
JP2790110B2 (ja) * 1996-02-28 1998-08-27 日本電気株式会社 半導体装置の製造方法
US5731217A (en) * 1996-10-08 1998-03-24 Advanced Micro Devices, Inc. Multi-level transistor fabrication method with a filled upper transistor substrate and interconnection thereto
DE19646208C2 (de) * 1996-11-08 2001-08-30 Infineon Technologies Ag Verfahren zur Herstellung eines Kondensators und Speicherfeld
US5879985A (en) * 1997-03-26 1999-03-09 International Business Machines Corporation Crown capacitor using a tapered etch of a damascene lower electrode
US5994228A (en) * 1997-04-11 1999-11-30 Vanguard International Semiconductor Corporation Method of fabricating contact holes in high density integrated circuits using taper contact and self-aligned etching processes
US6027860A (en) 1997-08-13 2000-02-22 Micron Technology, Inc. Method for forming a structure using redeposition of etchable layer
TWI231293B (en) 1997-11-12 2005-04-21 Jsr Corp Transfer film
TW375777B (en) * 1998-04-08 1999-12-01 United Microelectronics Corp Etching process
US6541812B2 (en) 1998-06-19 2003-04-01 Micron Technology, Inc. Capacitor and method for forming the same
JP3287322B2 (ja) * 1998-12-28 2002-06-04 日本電気株式会社 半導体装置の製造方法
DE19919832A1 (de) * 1999-04-30 2000-11-09 Bosch Gmbh Robert Verfahren zum anisotropen Plasmaätzen von Halbleitern
KR100589490B1 (ko) * 2003-12-30 2006-06-14 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
JP2015002191A (ja) * 2013-06-13 2015-01-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
CN113659075B (zh) * 2020-05-12 2023-07-11 长鑫存储技术有限公司 电容打开孔的形成方法和存储器电容的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03188628A (ja) * 1989-12-18 1991-08-16 Mitsubishi Electric Corp パターン形成方法
EP0536968A2 (de) * 1991-10-08 1993-04-14 Nec Corporation Verfahren zum Erzeugen von Kontaktlöchern in der Herstellung von Halbleiteranordnungen

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4432132A (en) * 1981-12-07 1984-02-21 Bell Telephone Laboratories, Incorporated Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features
US4462882A (en) * 1983-01-03 1984-07-31 Massachusetts Institute Of Technology Selective etching of aluminum
JPS62128150A (ja) * 1985-11-29 1987-06-10 Nec Corp 半導体装置の製造方法
JPH01287956A (ja) * 1987-07-10 1989-11-20 Toshiba Corp 半導体記憶装置およびその製造方法
US4874723A (en) * 1987-07-16 1989-10-17 Texas Instruments Incorporated Selective etching of tungsten by remote and in situ plasma generation
US5183533A (en) * 1987-09-28 1993-02-02 Mitsubishi Denki Kabushiki Kaisha Method for etching chromium film formed on substrate
JPH01216577A (ja) * 1988-02-24 1989-08-30 Ricoh Co Ltd 半導体装置の製造方法
EP0416809A3 (en) * 1989-09-08 1991-08-07 American Telephone And Telegraph Company Reduced size etching method for integrated circuits
EP0449000B1 (de) * 1990-03-08 2004-08-18 Fujitsu Limited Schichtstruktur mit Kontaktierungsöffnung für flossenförmige Kondensatoren in DRAMS und Methode zur Herstellung desselben
JPH04142738A (ja) * 1990-10-04 1992-05-15 Sony Corp ドライエッチング方法
US5296095A (en) * 1990-10-30 1994-03-22 Matsushita Electric Industrial Co., Ltd. Method of dry etching
US5342481A (en) * 1991-02-15 1994-08-30 Sony Corporation Dry etching method
US5116460A (en) * 1991-04-12 1992-05-26 Motorola, Inc. Method for selectively etching a feature
JP3225559B2 (ja) * 1991-06-11 2001-11-05 ソニー株式会社 ドライエッチング方法
JP3215151B2 (ja) * 1992-03-04 2001-10-02 株式会社東芝 ドライエッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03188628A (ja) * 1989-12-18 1991-08-16 Mitsubishi Electric Corp パターン形成方法
EP0536968A2 (de) * 1991-10-08 1993-04-14 Nec Corporation Verfahren zum Erzeugen von Kontaktlöchern in der Herstellung von Halbleiteranordnungen

Also Published As

Publication number Publication date
KR960006822B1 (ko) 1996-05-23
JPH06326061A (ja) 1994-11-25
DE4413152A1 (de) 1994-10-20
FR2704689A1 (fr) 1994-11-04
FR2704689B1 (fr) 1995-09-15
US5476807A (en) 1995-12-19

Similar Documents

Publication Publication Date Title
DE4413152B4 (de) Verfahren zur Strukturerzeugung in einem Halbleiterbauelement
DE19526011C1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
DE4138842C2 (de) Gateelektrode und Verfahren zu deren Herstellung
DE4323363B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE102008007671B4 (de) Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
DE19523743C2 (de) Verfahren zur Herstellung eines Kondensators auf einem Halbleiterbauelement
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE4412089A1 (de) Verfahren zur Herstellung eines Kondensators für ein hochintegriertes Halbleiterspeicherbauelement
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE10052208C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mittels einer Justiertechnologie auf der Grundlage von Seitenwandabstandselementen
DE4222584A1 (de) Verfahren zur herstellung von halbleiterbausteinen
DE4113999A1 (de) Integrierte halbleitereinrichtung und herstellungsverfahren fuer diese
DE19522370C2 (de) Verfahren zur Herstellung von Stapelkondensatoren von Halbleitervorrichtungen
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE60032051T2 (de) Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizum-Struktur
DE19734837B4 (de) Verfahren zur Herstellung eines selbstausrichtenden Silicids
DE69721376T2 (de) Verbesserungen in oder in Bezug auf Halbleiteranordnungen
DE10137575A1 (de) Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE3411960A1 (de) Verfahren zur selbstausrichtung einer doppelten schicht aus polykristallinem silicium mittels oxydation in einer integrierten schaltung
DE3421127A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE19947082B4 (de) Integrierte Speicherzellenanordnung mit mindestens einem Kondensator und einem Transistor und Verfahren zur Herstellung einer integrierten Speicherzelle
DE10000003A1 (de) Verfahren zur Herstellung von Gräben für DRAM Zellanordnungen
DE10052131C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit einer vollständig selbstjustierenden Technologie
DE102004062956A1 (de) Verfahren zur Herstellung eines SRAM-Bauteiles

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR

8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right