DE69133410T2 - Schichtstruktur mit einem Kontaktloch für Flossenkondensatoren in Drams und Verfahren zur Herstellung derselben - Google Patents

Schichtstruktur mit einem Kontaktloch für Flossenkondensatoren in Drams und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE69133410T2
DE69133410T2 DE69133410T DE69133410T DE69133410T2 DE 69133410 T2 DE69133410 T2 DE 69133410T2 DE 69133410 T DE69133410 T DE 69133410T DE 69133410 T DE69133410 T DE 69133410T DE 69133410 T2 DE69133410 T2 DE 69133410T2
Authority
DE
Germany
Prior art keywords
layer
conductive
insulating layer
storage electrode
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69133410T
Other languages
English (en)
Other versions
DE69133410D1 (de
Inventor
Taji Kawasaki-shi Kanagawa Ema
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2054883A external-priority patent/JPH0824170B2/ja
Priority claimed from JP2234585A external-priority patent/JP2906350B2/ja
Priority claimed from JP2283370A external-priority patent/JPH04158515A/ja
Priority claimed from JP2283371A external-priority patent/JPH04158569A/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE69133410D1 publication Critical patent/DE69133410D1/de
Application granted granted Critical
Publication of DE69133410T2 publication Critical patent/DE69133410T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/014—Capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Die vorliegende Erfindung betrifft allgemein eine Schichtstruktur mit einem Kontaktloch, welche für Direktzugriffsspeicher mit feinen Kontaktlöchern geeignet ist, sowie ein Verfahren zur Herstellung einer solchen Schichtstruktur. Insbesondere befasst sich die vorliegende Erfindung mit einem Flossenkondensator mit einer solchen Schichtstruktur und einem Verfahren zur Bildung eines solchen Flossenkondensators. Außerdem befasst sich die vorliegende Erfindung mit einem Direktzugriffsspeicher mit einem solchen Flossenkondensator.
  • In letzter Zeit gab es eine beträchtliche Aktivität bezüglich der Entwicklung von 64 Mbit-Direktzugriffsspeichern (DRAM). Es sind DRAMs mit dreidimensionalen Stapelkondensatorzellen bekannt, die eine Speicherkapazität gleich oder höher als 64 Mbits vorsehen können (siehe die japanischen offengelegten Patentanmeldungen Nr. 1-137666, 1-147857 und 1-154549, das US-Patent 4,974,040 und T. Ema et al., „3-DIMENSIONAL STACKED CAPACITOR CELL FOR 16 M AND 64 M DRAMS", International Electron Devices Meetings, 592-IEDM 88, 11.–14. Dezember 1988). Um die Integrationsdichte zu erhöhen, ist es notwendig, die zweidimensionale Größe jeder Speicherzelle ohne Reduzieren der Kapazität jedes Stapelkondensators zu reduzieren.
  • Um 64 Mbit DRAMs herzustellen, ist eine Merkmalsgröße von etwa gleich 0,3 μm erforderlich. Jedoch kann die herkömmliche Photolithographietechnik nur eine Merkmalsgröße von etwa gleich einem Maximum von 0,5 μm verwirklichen. 64 Mbit DRAMs können durch Reduzieren der Größe jedes (gestapelten) Speicherkondensators realisiert werden. Zu diesem Zweck ist es notwendig, die Größe eines Kontaktfensters (einer Öffnung) für eine Speicherelektrode, welche Teil des Stapelkondensators ist, zu reduzieren. Da wie oben beschrieben die durch die herkömmliche Photolithographietechnik realisierte Merkmalsgröße etwa 0,5 μm beträgt, ist es unmöglich, das Kontaktfenster mit einer Größe etwa gleich 0,3 μm zu bilden. Es ist ebenfalls notwendig, die Größe eines Fensters (Kontaktloch) zu reduzieren, das zum Verbinden einer Wortleitung zum Beispiel aus Polysilizium und einer widerstandsarmen Verdrahtungsleitung (Wortleitungs-Nebenschlussschicht) aus Al oder einer Al-Legierung vorgesehen ist und auf das Verhindern des Auftretens einer Verzögerung der Signalübertragung in der Wortleitung gerichtet ist.
  • Die japanische offengelegte Patentanmeldung Nr. 63-119239 offenbart ein Verfahren zum Bilden eines feinen Musters, das enger als eine Merkmalsgrößengrenze der herkömmlichen Photolithographietechnik ist. Die Anmeldung lehrt ein Verfahren, bei welchem Polysilizium, PSG oder SiO2 auf eine SiO2-Maske mit einem Fenster, durch welches ein Substrat teilweise freigelegt ist, gewachsen wird, und ein gewachsener Film auf der Maske und die freigelegte Substratoberfläche anisotrop geätzt werden, sodass eine Seitenwand auf dem Substrat so gebildet wird, dass sie um die gesamte Innenwand des Fensters in der Maske gebildet wird. Der Abstand zwischen gegenüber liegenden Seiten der Seitenwand in dem Fenster ist geringer als die Merkmalsgrößengrenze. Somit wird ein Flächenbereich des Substrats kleiner als die Merkmalsgrößengrenze durch die Seitenwand in dem Fenster freigelegt. Dann wird das Substrat in einer solchen Weise geätzt, dass die Kombination der Seitenwand und der Maske als eine Ätzmaske funktioniert, sodass ein Loch in dem Substrat gebildet wird.
  • Die oben genannte Patentanmeldung offenbart eine Anordnung, in welcher die Maske aus SiO2 gebildet ist und ein zu bearbeitendes Element aus Si gebildet ist. Somit kann das Entfernen des Maskenmaterials einfach ausgeführt werden. Wenn jedoch eine Mehrschichtstruktur, wie beispielsweise DRAMs, hergestellt wird, ist es notwendig, drei Schichten Maskenmaterial, ein zu bearbeitendes Material und ein darunter liegendes Material, welches unter dem bearbeiteten Material positioniert ist und welches durch ein in dem bearbeiteten Material gebildetes Loch freigelegt ist, zu berücksichtigen. In diesem Fall ist es notwendig, eine Beschädigung des freigelegten Teils des darunter liegenden Materials während eines Prozesses, bei welchem das Maskenmaterial entfernt wird, zu verhindern. Falls das Maskenmaterial in den Endprodukten belassen wird, ist es ferner notwendig, dass aus der Existenz des belassenen Maskenmaterials kein Problem entsteht. Die oben genannte japanische Anmeldung legt die obigen Dinge nicht nahe.
  • Die japanische offengelegte Patentanmeldung Nr. 60-224218 offenbart die Verwendung einer Seitenwand, die auf das Bereitstellen eines Fensters (Kontaktloches) kleiner als die Merkmalsgrößengrenze der herkömmlichen Photolithographietechnik gerichtet ist. Die Seitenwand wird aus Al gebildet und auf einer SiO2-Schicht und um eine Innenwand eines in einer Siliziumnitrid (Si3N4)-Schicht, die ebenfalls auf der SiO2-Schicht gebildet ist, gebildeten Fensters gebildet. Die SiO2-Schicht wird selektiv in einer solchen Weise geätzt, dass die Al-Seitenwand und die Si3N4-Schicht als Maskenschichten funktionieren. Es ist jedoch sehr schwierig, die Al-Seitenwand in Kontakt mit der Innenwand des Fensters in der Si3N4-Schicht zu bilden, da Al eine schlechte Deckeigenschaft besitzt. Ferner ist es notwendig, die Si3N4-Schicht zu bilden, welche ausreichend dick ist, weil das selektive Ätzverhältnis von Si3N4 zu SiO2 klein ist.
  • Die japanische offengelegte Patentanmeldung Nr. 63-116430 (welche der am 28. Oktober 1986 eingereichten US-Patentanmeldung Nr. 924,223 entspricht) lehrt die Verwendung einer Seitenwand zum Bilden eines Loches kleiner als die Maßstabsgrenze der herkömmlichen Photolithographietechnik. Diese Anmeldung zeigt ein Abhebeverfahren zum Entfernen des Maskenmaterials. Jedoch hat das Abhebeverfahren ein Problem dahingehend, dass etwas des von dem Substrat getrennten Maskenmaterials wieder daran anhaftet. Dies verursacht häufig einen Musterfehler in einem nachfolgenden Prozess. Diese japanische Anmeldung offenbart keinen effektiven Schritt zum Bearbeiten des Maskenmaterials. Ferner zeigt die japanische Anmeldung eine auf der Seitenfläche eines photosensitiven Materials gebildete Seitenwand. Es ist notwendig, die Seitenwand wegen der thermischen Stabilität des photosensitiven Materials bei einer niedrigen Temperatur zu bilden. Somit gibt es eine starke Begrenzung bezüglich der Auswahl von Maskenmaterialien. Zusätzlich ist die in dieser japanischen Anmeldung gezeigte Struktur auf eine spezielle Anwendung begrenzt.
  • Ferner offenbart die europäische Patentanmeldung Nr. 0 010 596 ein Verfahren zum Bilden einer Struktur mit einem Kontaktloch. Das dritte Ausführungsbeispiel der EP 0 010 596 beschreibt gemäß 3A–3D ein Verfahren mit den Schritten:
    • (a) Bilden einer Isolierschicht (34, 35) auf einem Siliziumsubstrat (20);
    • (b) Bilden einer Polysiliziumschicht (23) auf der Isolierschicht (34, 35);
    • (c) Bilden einer Öffnung (26, 27) in der Polysiliziumschicht (23);
    • (d) Bilden einer Seitenwand (38) aus Siliziumdioxid; und
    • (e) selektives Ätzen der Isolierschicht (34, 35).
  • Die Seitenwand aus dem Isolierfilm bleibt bei dem letzten Schritt zurück, anstatt entfernt zu werden. Wenn in dem Fall, in dem die isolierende Seitenwand verwendet wird, eine darunter liegende Isolierschicht geätzt wird, um einen Kontakt darin zu bilden, wird die isolierende Seitenwand gleichzeitig mit der darunter liegenden Isolierschicht geätzt. Daher ist es sehr schwierig, das Ätzen der darunter liegenden Isolierschicht zu steuern.
  • Die DE 39 16 228 A1 offenbart eine Schichtstruktur gemäß dem Oberbegriff von Anspruch 22.
  • IBM Technical Disclosure Bulletin, Vol. 30, Nr. 8, Januar 1988, Seiten 252 und 253, offenbart ein Verfahren zum Bilden von kleinen Kontaktlöchern in einem Isolator mit Abmessungen, die kleiner sind als sie mit derzeitigen Lithographie aufgelöst werden können. Um ein kleines Loch in einem ersten Material zu erzielen, wird auf einem zweiten Material, das auf dem ersten Material gebildet ist und ein Lithographieloch aufweist, eine dünne Schicht gleichförmig abgeschieden. Falls das Material der Schicht eine kleinere Ätzrate als das erste Material besitzt oder das zweite Material viel dicker ist, wird reaktives Ionenätzen verwendet, um die dünne Schicht von allem außer den senkrechten Flächen zu entfernen, und das reaktive Ionenätzen wird fortgesetzt, um ein kleines Loch in dem ersten Material zu bilden.
  • Es ist die Aufgabe der vorliegenden Erfindung, eine Schichtstruktur mit einem Kontaktloch mit einer Öffnung kleiner als die durch Photolithographietechnik erzielbare minimale Öffnung sowie ein Verfahren zum Bilden einer solchen Struktur vorzusehen.
  • Die Aufgabe wird durch ein Verfahren zum Bilden einer Struktur nach Anspruch 1 sowie durch eine Schichtstruktur nach Anspruch 22 gelöst.
  • Gemäß der vorliegenden Erfindung ist auch ein dynamischer Direktzugriffsspeicher mit irgendeiner der oben genannten Strukturen vorgesehen.
  • Gemäß der vorliegenden Erfindung ist auch ein Flossenkondensator und ein Verfahren zur Herstellung eines solchen Flossenkondensators vorgesehen.
  • Weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung in Zusammenhang mit den beiliegenden Zeichnungen besser verständlich. Darin zeigen:
  • 1A bis 1H Querschnittsdarstellungen von Schritten eines verbesserten Verfahrens zur Herstellung einer Schichtstruktur mit einem Kontaktloch gemäß einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 eine Querschnittsdarstellung eines zweiten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung;
  • 3 eine Querschnittsdarstellung eines dritten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung;
  • 4 eine Querschnittsdarstellung eines vierten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung;
  • 5A bis 5N Querschnittsdarstellungen von Schritten eines DRAM-Herstellungsverfahrens gemäß einem fünften bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 6 eine Draufsicht eines DRAM, das durch das fünfte bevorzugte Ausführungsbeispiel der vorliegenden Erfindung hergestellt ist;
  • 7A bis 7E Querschnittsdarstellungen eines sechsten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung;
  • 8A und 8B Querschnittsdarstellungen einer ersten Variante des fünften bevorzugten Ausführungsbeispiels der vorliegenden Erfindung;
  • 9 eine Querschnittsdarstellung einer zweiten Variante des fünften bevorzugten Ausführungsbeispiels der vorliegenden Erfindung;
  • 10A bis 11J Querschnittsdarstellungen eines siebten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung;
  • 11A bis 11G Querschnittsdarstellungen eines achten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung;
  • 12A bis 12F Querschnittsdarstellungen einer Variante des achten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung; und
  • 13A bis 13G Querschnittsdarstellungen einer Modifikation der in 12A bis 12F dargestellten Variante.
  • Es folgt nun eine Beschreibung eines ersten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung unter Bezugnahme auf 1A bis 1H.
  • Bezug nehmend auf 1A ist eine Leitungsschicht 2 zum Beispiel aus Polysilizium auf einer Basis 1 aus einem Isolator wie beispielsweise SiO2 gebildet. Die Polysiliziumschicht 2 ist zum Beispiel eine Wortleitung eines DRAM. Eine Isolierschicht 3 zum Beispiel aus BPSG (Bor-Phosphosilikat-Glas) wird auf zum Beispiel 0,5 μm auf der gesamten Oberfläche durch ein CVD-Verfahren gewachsen. Die BPSG-Schicht 3 wird in einer nassen Atmosphäre bei 850°C für zehn Minuten erwärmt und aufgeschmolzen, sodass eine im Wesentlichen flache Oberfläche der BPSG-Schicht 3 gebildet werden kann. Dann wird ein Polysiliziumschicht 4 auf zum Beispiel 1.000 Å durch das CVD-Verfahren gewachsen. Danach wird ein Photolackfilm 5 aufgebracht und durch die herkömmliche Photolithographietechnik geätzt, sodass der als ein Ätzwiderstand funktionierender Photolackfilm 5 mit einem Lochmuster ausgebildet werden kann. Anschließend wird die Polysiliziumschicht 4 selektiv durch ein RIE (reaktives Ionenätzen)-Verfahren, bei welchem ein CCl4/O2-Gas benutzt wird und der Photolackfilm 5 als Ätzmaske funktioniert, selektiv geätzt. Dadurch wird eine erste Öffnung 6 mit einer Weite (einem Durchmesser) etwa gleich 0,5 μm in der Polysiliziumschicht 4 gebildet.
  • Wie in 1B dargestellt, wird eine Polysiliziumschicht 7 auf zum Beispiel 1.500 Å auf der gesamten Oberfläche einschließlich der ersten Öffnung 6 durch CVD gewachsen. Dann wird, wie in 1C dargestellt, die Polysiliziumschicht 7 durch das RIE-Verfahren unter Verwendung eines CCl4/O2-Gases selektiv geätzt, sodass eine Seitenwand 8 an einer Innenwand (Seitenwand) der in der Polysiliziumschicht 4 gebildeten ersten Öffnung 6 gebildet wird. Die Seitenwand 8 definiert eine zweite Öffnung 9 mit einer Weite etwa gleich 0,2 μm.
  • Wie in 1D dargestellt, wird die BPSG-Schicht 3 in einem RIE-Verfahren unter Verwendung eines CHF3/He-Gases selektiv geätzt, wobei die Polysiliziumschicht 4 und die Seitenwand 8 als Masken funktionieren. Dadurch wird ein Kontaktloch 10, durch welches die Polysiliziumschicht 2 teilweise freigelegt wird, in der BPSG-Schicht 3 gebildet.
  • Wie in 1E dargestellt, wird ein Photolackfilm 11 auf der gesamten Oberfläche einschließlich des Kontaktlochs 10 gebildet. Dann wird, wie in 1F dargestellt, die gesamte Oberfläche des Photolackfilms 11 belichtet und entwickelt. Während dieses Prozesses gelangt eine kleine Lichtmenge zu einem Bodenabschnitt des Kontaktlochs 10. Daher bleibt ein Teil des Photolackfilms 11 in dem Kontaktloch 10. Die Polysiliziumschicht 4 und die Seitenwand 8 werden in einer CF4/O2-Plasmaatmosphäre in einem Zustand trocken geätzt, in welchem die Polysiliziumschicht 2 aufgrund der Existenz des Photolackfilms 11 in dem Kontaktloch 10 gegen Trockenätzen geschützt ist. Während des Trockenätzverfahrens werden die Polysiliziumschicht 4 und die Seitenwand 8 isotrop geätzt. Danach wird der Photolackfilm 11 in einem O2-Plasma entfernt.
  • Danach wird eine Al-Legierung (oder Al) 12 auf der Oberfläche einschließlich dem Kontaktloch 10 durch ein Sputter-Verfahren abgeschieden. Dann wird die Al-Legierungsschicht 12 geätzt, sodass ein gewünschtes Al- (oder Al-Legierungs-) Muster gebildet wird. Dadurch wird die Polysilizium-Wortleitung 2 über das Kontaktloch 10 mit der Al-Legierungsschicht 12 verbunden. Es ist zu beachten, dass das Kontaktloch 10 eine Weite kleiner als die Merkmalsgrößengrenze der herkömmlichen Photolithographietechnik aufweist. Es ist ebenso zu beachten, dass das obige Herstellungsverfahren zum Bilden eines Kontaktlochs zur Verbindung der Wortleitung und der Wortleitungs-Nebenschlussschicht, welche zum Verhindern des Auftretens einer Verzögerung bei der Übertragung eines Signals über die Wortleitung vorgesehen ist, geeignet ist.
  • Die BPSG-Schicht 3 kann durch ein Stapelelement ersetzt werden, in welchem eine PSG-Schicht und eine SiO2-Schicht abwechselnd gestapelt sind. Es ist ebenfalls möglich, anstelle des in 1H dargestellten Schritts einen alternativen Schritt einzusetzen. In dem alternativen Schritt wird die BPSG-Schicht 3, nachdem die Polysiliziumschicht 4 und die Seitenwand 8 entfernt sind, durch Erwärmen der Vorrichtung in einer N2-Atmosphäre bei 850°C für 20 Minuten aufgeschmolzen, sodass eine Oberkante des Kontaktlochs 10 sanft gekrümmt wird. Die Existenz einer derart sanft gekrümmten Oberkante des Kontaktlochs 10 verbessert die Deckung der Al-Legierungsschicht 12.
  • Es folgt nun eine Beschreibung eines zweiten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung unter Bezugnahme auf 2. Eine in 2 dargestellte Schichtstruktur ist die gleiche wie die in 1B dargestellte, außer dass eine SiO2-Schicht 13 auf der Polysiliziumschicht 4 gebildet ist. Insbesondere wird der SiO2-Film 13 auf zum Beispiel etwa 200 Å auf der Polysiliziumschicht 4 durch CVD gewachsen. Dann wird der in 1A dargestellte Photolackfilm 5 auf der gesamten Oberfläche gebildet. Danach wird die erste Öffnung 6 in der SiO2-Schicht 13 und der Polysiliziumschicht 4 gebildet. Dann wird die Polysiliziumschicht 7 auf dem Photolackfilm 5 und in der ersten Öffnung 6 in der gleichen Weise wie in 1B dargestellt gebildet. Dann wird die Polysiliziumschicht 7 in der senkrechten Richtung anisotrop geätzt. Die SiO2-Schicht 13 funktioniert als Ätzstopper während des in 1C dargestellten Schritts, sodass es möglich ist, eine Verringerung der Dicke der Polysiliziumschicht 4 zu verhindern. Ferner wird es einfach, das Ende des Ätzens zu erfassen, da die SiO2-Schicht 13 freigelegt wird. Es ist zu beachten, dass die SiO2-Schicht 13 während des in 1E dargestellten Schritts zusammen mit der BPSG-Schicht 3 entfernt wird. Daher ist es nicht notwendig, einen speziellen Schritt zum Entfernen der SiO2-Schicht 13 vorzusehen.
  • Es wird nun ein dritten bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf 3 beschrieben, in welcher gleiche Teile, welche die gleichen wie jene in den vorherigen Figuren dargestellten sind, mit den gleichen Bezugsziffern versehen sind. In dem in 1G dargestellten Schritt werden die Polysiliziumschicht 4 und die Seitenwand 8 entfernt. Andererseits werden gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung, wie es in 3 gezeigt ist, die Polysiliziumschicht 4 und die Seitenwand 8 nicht entfernt, sondern auf der BPSG-Schicht 3 belassen. Nachdem die in 1D dargestellte Schichtstruktur erhalten ist, wird die Stapelschicht 16 auf der gesamten Oberfläche einschließlich der Polysiliziumschicht 4, der Seitenwand 8 und der freigelegten Oberfläche der Polysiliziumschicht 2 zum Beispiel durch CVD gebildet. Die Stapelschicht 16 besteht aus einer Ti-Schicht mit einer Dicke von 200 Å und einer TiN-Schicht mit einer Dicke von 1.000 Å. Nachfolgend wird die Stapelschicht 16 als eine Ti/TiN-Schicht 16 bezeichnet. Nachdem die Ti/TiN-Schicht 16 gebildet ist, wird die Al-Legierung (oder reines Al) 17 auf der Ti/TiN-Schicht 16 durch Sputtern abgeschieden. Danach werden die Polysiliziumschicht 4, die Ti/TiN-Schicht 16 und die Al-Legierungsschicht 17 durch Ätzen gemustert.
  • Es ist zu beachten, dass, falls die Al-Legierungsschicht (oder die reine Al-Schicht) 17 direkt auf der Polysiliziumschicht 4 und der Polysilizium-Seitenwand 8 abgeschieden wird, sie leicht mit dem Silizium in der Schicht 4 und der Seitenwand 8 zum Beispiel während eines nachfolgenden Glühverfahrens, in welchem eine Schutzbedeckung gebildet wird, reagiert. Die obige Reaktion erhöht den Widerstand der Al-Legierungsschicht 17. Die Ti/TiN-Schicht 16 funktioniert als Sperrschicht, welche die obige Reaktion verhindert. Die Sperrschicht 16 ist nicht auf die Ti/TiN-Schicht beschränkt.
  • Es wird nun ein viertes bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf 4 beschrieben, in welcher jene Teile, welche die gleichen wie jene in den vorherigen Figuren dargestellten sind, mit den gleichen Bezugsziffern versehen sind. Das in 4 dargestellte vierte Ausführungsbeispiel besitzt die belassene Polysiliziumschicht 4 und die Polysilizium-Seitenwand 8 und benutzt eine W (Wolfram)-Schicht, die als eine Verdrahtungsleitung funktioniert, anstelle der in 3 dargestellten Al-Legierungs- (oder der reinen Al-) Schicht 17. Die Verwendung der W-Schicht 18 benötigt nicht die Abscheidung der Ti/TiN-Schicht 16.
  • Nachdem die in 1D dargestellte Schichtstruktur erhalten ist, wird die W-Schicht 18 auf zum Beispiel 5.000 Å auf die gesamte Oberfläche einschließlich der Polysiliziumschicht 4, der Polysilizium-Seitenwand 8 und der freigelegten Oberfläche der Polysiliziumschicht 2 durch CVD gewachsen. Das Kontaktloch 10 wird mit Wolfram gefüllt, sodass die Bedeckung der W-Schicht 18 verbessert werden kann. Es ist zu beachten, dass es einfach ist, das Kontaktloch 10 mit Wolfram durch CVD zu füllen. Es ist zu beachten, dass Wolfram eine schlechte Adhäsion zu BPSG oder CO2 hat. Dagegen wird, wie in 4 dargestellt, die W-Schicht 18 auf der Polysiliziumschicht 4 und der Polysilizium-Seitenwand 18 gebildet. Somit kann das Adhäsionsproblem gelöst werden.
  • Es wird nun ein fünftes bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung unter Bezugnahme auf 5A bis 5N beschrieben. Das fünfte bevorzugte Ausführungsbeispiel der vorliegenden Erfindung sieht einen DRAM mit einem durch eine Seitenwand definierten Kontaktloch vor.
  • Bezug nehmend auf 5A wird eine Zwischenschichtisolations-Isolierschicht 22 auf zum Beispiel 4.000 Å auf ein p-dotiertes Siliziumsubstrat 21 durch ein selektives Wärmeoxidationsverfahren (ein Verfahren der lokalen Oxidation von Silizium: LOCOS), bei welchem eine Siliziumnitridschicht als eine oxidationsfeste Maske verwendet wird, gewachsen. Als nächstes wird die als oxidationsfeste Maske dienende Siliziumnitridschicht entfernt, sodass aktive Bereiche in dem p-dotierten Siliziumsubstrat 21 freigelegt sind. Dann wird eine Gate-Isolierschicht 23 mit einer Dicke gleich zum Beispiel 100 Å auf den freigelegten Flächen des p-dotierten Siliziumsubstrats 21 durch ein Wärmeoxidationsverfahren gebildet. Danach wird eine Polysiliziumschicht auf zum Beispiel 1.000 Å durch CVD gewachsen. Dann wird die Polysiliziumschicht durch ein Schutzverfahren und ein RIE-Verfahren in der Photolithographietechnik, bei welchem ein CCl4/O2-Gas verwendet wird, gemustert. Dadurch werden Wortleitungen WL gebildet. Danach werden As-Ionen in das p-dotierte Siliziumsubstrat 21 durch ein Ionenimplantationsverfahren eingebracht, bei welchem die Wortleitungen WL und die Zwischenschichtisolations-Isolierschicht 2 als Masken funktionieren. Dadurch werden ein n+-dotierter Source-Bereich 24 und ein n+-dotierter Drain-Bereich 25 eines Transfertransistors einer Speicherzelle in dem p-dotierten Siliziumsubstrat 21 gebildet. Die Dosis der As-Ionen ist gleich zum Beispiel 1 × 1015 Atome/cm2. Während einer anschließenden Wärmebehandlung werden der Source- und der Drain-Bereich 24 und 25 erwärmt. Danach wird eine Isolierschicht 26 aus SiO2 auf zum Beispiel auf 1.000 Å durch CVD gewachsen.
  • Wie in 5B dargestellt, wird der SiO2-Isolierfilm 26 in einem RIE-Prozess, bei welchem ein CHF3/H2-Gas verwendet wird, selektiv geätzt, sodass in dem SiO2-Isolierfilm 26 ein Bitleitungs-Kontaktloch 24A gebildet wird. Es ist zu beachten, dass, falls ein Positionierfehler in dem Bitleitungs-Kontaktfenster 24A auftritt und damit die Wortleitung WL teilweise freigelegt wird, ein freigelegter Abschnitt der Wortleitung WL ausgeglichen werden kann, wie später beschrieben wird. Somit ist es ausreichend, einen Ausrichtungsrand etwa gleich 0,1 μm vorzusehen, wenn das Bitleitungs-Kontaktfenster 24A etwa 0,5 μm im Durchmesser beträgt. Wie später angegeben, ist es bevorzugt, einen Teil der SiO2-Isolierschicht 26 in einem in einem Randabschnitt eines Chips definierten Ritzbereich zur gleichen Zeit, wenn das Bitleitungs-Kontaktloch 24A gebildet wird, zu entfernen.
  • Wie in 5C dargestellt, wird eine SiO2-Isolierschicht 41 auf zum Beispiel 1.000 Å auf die gesamte Oberfläche durch CVD gewachsen.
  • Danach wird, wie in 5D dargestellt, die SiO2-Isolierschicht 41 durch ein anisotropes Ätzverfahren, wie beispielsweise ein RIE-Verfahren unter Verwendung eines CHF3/H2-Gases, selektiv geätzt. Durch dieses RIE-Verfahren wird eine Seitenwand SW1 mit einer Dicke von etwa 0,1 μm so gebildet, dass sie eine senkrechte Innenwand des Bitleitungs-Kontaktfensters 24A und einen gekrümmten Teil der SiO2-Isolierschicht 26 umgibt. Die Seitenwand SW1 definiert die Weite des Bitleitungs-Kontaktlochs 24A, welche etwa gleich 0,3 μm ist. Es ist zu beachten, dass dieses Maß 0,3 μm deutlich kleiner als die Maßstabsgrenze durch die herkömmliche Photolithographietechnik (etwa 0,5 μm) ist. Die Bildung der Seitenwand SW1 trägt zu der Reduzierung des Ausrichtungsrandes bei. Selbst wenn die Wortleitung WL teilweise aufgrund des Positionierfehlers des Bitleitungs-Kontaktfensters 24A freigelegt wird, bedeckt die Seitenwand 24 die freigelegte Oberfläche der Wortleitung WL vollständig.
  • Das obige Kontaktloch-Bildungsverfahren unterscheidet sich von einer bekannten selbstausrichtenden Kontaktbildungsmethode. Bei der selbstausrichtenden Kontaktbildungsmethode werden eine Isolierschicht entsprechend der SiO2-Isolierschicht 26 und eine für die Wortleitungen WL vorgesehene Polysiliziumschicht in eine identische Form gemustert. Dann werden Seitenwände um Fenster gebildet. Somit werden die Fenster automatisch durch die Seitenwände definiert, sodass es keine Notwendigkeit für irgendeinen Ausrichtungsrand gibt. Normalerweise ist der Isolierfilm entsprechend der SiO2-Isolierschicht 26 2.000 Å dick und die zum Bilden der Wortleitungen WL vorgesehene, darunter liegende Polysiliziumschicht ist 1.000 Å dick. So ist die Seitenwand etwa 3.000 Å hoch und ist ein auf der Oberfläche des Substrats gebildeter großer Stufenabschnitt. Dagegen bildet der Prozess, der unter Bezug auf 5D beschrieben worden ist, keinen solchen großen Stufenflächenabschnitt. Es ist zu beachten, dass die Seitenwand SW1 auch auf einem Stufenabschnitt auf der Oberfläche des SiO2-Isolierfilms gebildet wird, sodass die Schräge des gekrümmten Oberflächenabschnitts der SiO2-Isolierschicht 26 verringert werden kann.
  • Es ist notwendig, nur die SiO2-Isolierschicht 41 zu ätzen. Wie zuvor beschrieben worden ist, wird der auf dem Randabschnitt des Chips während des in 5B dargestellten Prozesses freigelegt. Da die SiO2-Schicht 41 auf dem Ritzbereich gebildet wird, wird das Ätzen gestoppt, wenn der Ritzbereich, welcher ein Teil des p-dotierten Siliziumsubstrats 21 ist, erscheint. Diese Beurteilung, ob der Ritzbereich erschienen ist oder nicht, kann durch Erfassen einer Änderung eines Plasmaemissionszustandes während des RIE-Verfahrens oder durch Erfassen der Filmdicke des Ritzbereichs mittels eines Laserinterferenzinstruments ausgeführt werden.
  • Bezug nehmend auf 5E wird eine Polysiliziumschicht auf zum Beispiel 500 Å auf der gesamten Oberfläche durch CVD gewachsen. Dann werden As-Ionen in die Polysiliziumschicht durch ein Ionenimplantationsverfahren, bei welchem die Dosis der As-Ionen gleich 1 × 1015 Atome/cm2 ist, eingebracht. Danach wird ein WSi2-Film auf zum Beispiel 500 Å auf die mit Störstellen dotierte Polysiliziumschicht durch CVD gebildet. Dann werden die WSi2-Schicht und die mit Störstellen dotierte Polysiliziumschicht durch einen RIE-Prozess unter Verwendung eines CCl4/O2-Gases gemustert, sodass eine Bitleitung BL mit einer Zweischichtstruktur gebildet wird.
  • Wie in 5F dargestellt, werden eine Isolierschicht 27 aus Si3N4, eine Abstandsschicht 28 aus SiO2 und eine Polysiliziumschicht 29', welche einen Teil einer Speicherelektrode (Flossenelektrode) eines Stapelkondensators bildet, in dieser Reihenfolge durch CVD gewachsen. Die Si3N4-Isolierschicht 27, die SiO2-Abstandsschicht 28 und die Polysiliziumschicht 29' sind zum Beispiel 1.000, 500 bzw. 1.000 Å. Es ist zu beachten, dass die Polysiliziumschicht 29' die wichtige Rolle spielt, wie später beschrieben wird.
  • Wie in 5G dargestellt, wird die Polysiliziumschicht 29' durch das Schutzverfahren und das RIE-Verfahren unter Verwendung eines CCl4/O2-Gases in der konventionellen Photolithographietechnik selektiv geätzt, sodass eine Öffnung 29A mit dem gleichen Muster wie das Speicherelektroden-Kontaktfenster in der Polysiliziumschicht 29' gebildet wird. Während des selektiven Ätzprozesses ist es bevorzugt, einen Teil der Polysiliziumschicht 29' auf dem Ritzbereich in dem Chip-Randbereich zu entfernen. Die Öffnung 29A hat eine Weite gleich 0,5 μm, welches die durch die herkömmliche Photolithographietechnik erzielte Maßstabsgrenze ist.
  • Wie in 5H dargestellt, wird eine Polysiliziumschicht 32a auf zum Beispiel 1.000 Å durch CVD gewachsen. Dann wird, wie in 5I dargestellt, die Polysiliziumschicht durch ein RIE-Verfahren unter Verwendung eines CCl4/O2-Gases anisotrop geätzt. Dadurch wird eine Seitenwand 32 aus Polysilizium um die Innenfläche der Öffnung 29A in der Polysiliziumschicht auf der SiO2-Abstandsschicht belassen. Die Seitenwand 32 ist etwa 0,1 μm dick. Als Ergebnis wird die Öffnung 29A in eine Öffnung 32A mit einer Weite von etwa 0,3 μm umgeformt. Dieses Maß der umgeformten Öffnung 29A ist kleiner als die Maßstabsgrenze durch die herkömmliche Photolithographietechnik.
  • Die Polysiliziumschicht 29' und die Polysiliziumseitenwand 32 funktionieren als Masken, wenn die darunter liegenden Isolierschichten geätzt werden, um das Speicherelektroden-Kontaktfenster zu bilden. Es ist zu beachten, dass es keine spezielle Einschränkung für die Bildung der Polysiliziumschicht 29' und die Polysiliziumseitenwand 32 gibt, da sie aus Polysilizium gebildet werden. Es ist ebenfalls zu beachten, dass die Polysiliziumschicht 29' und die Polysiliziumseitenwand 32 während eines anschließenden Prozesses nicht entfernt werden und als Teile der Speicherelektrode des Stapelkondensators benutzt werden, wie später im Detail beschrieben wird.
  • Wie in 5J dargestellt, werden die SiO2-Abstandsschicht 28, die Si3N4-Isolierschicht 27, die SiO2-Isolierschicht 26 und die SiO2-Gate-Isolierschicht 23 durch ein RIE-Verfahren, bei welchem ein CHF3/H2 verwendet wird und die Polysiliziumschicht 29' und die Polysiliziumseitenwand 32 als die Ätzmasken funktionieren, selektiv geätzt. Durch das RIE-Verfahren wird ein Speicherelektrode-Kontaktloch 25A in den oben genannten Schichten gebildet, sodass der n+-dotierte Drain-Bereich 25 teilweise freigelegt wird.
  • Wie in 5K dargestellt, wird ein Polysiliziumschicht 29'' auf zum Beispiel 500 Å durch CVD gewachsen. Ein Teil der Polysiliziumschicht 29'' bedeckt vollständig die Innenwand des Speicherelektroden-Kontaktfensters 25A und die freigelegte Oberfläche des n+-dotierten Drain-Bereichs 25. Es ist wichtig, die Polysiliziumschicht 29'' in ganzem Kontakt mit der Si3N4-Isolierschicht 27 zu bilden. Dann werden As-Ionen in die Polysiliziumschichten 29'' und 29' durch ein Ionenimplantationsverfahren, bei welchem die Dosis der As-Ionen gleich zum Beispiel 8 × 1015 Atome/cm2 ist, eingebracht. Durch dieses Ionenimplantationsverfahren besitzt jede der Polysiliziumschichten 29'' und 29' einen verringerten Widerstand. Es ist zu beachten, dass die aus den Polysiliziumschichten 29' und 29'' bestehenden Schichten und die Seitenwand 32 dicker als der sich senkrecht erstreckende Abschnitt der Polysiliziumschicht 29'' sind.
  • Bezug nehmend auf 5L wird eine Abstandsschicht 33 aus SiO2 auf zum Beispiel 500 Å auf der gesamten Oberfläche durch CVD gewachsen. Danach wird die SiO2-Abstandsschicht 33 durch das Schutzverfahren und das RIE-Verfahren unter Verwendung eines CHF3/H2-Gases in der herkömmlichen Photolithographietechnik selektiv geätzt. Durch das RIE-Verfahren wird eine Öffnung 33A mit einer Gurtform in der SiO2-Abstandsschicht 33 gebildet. Es ist ausreichend, die Öffnung 33A so zu bilden, dass sie weiter als das Speicherelektroden-Kontaktfenster 25A ist, weil die Öffnung 33A zum Stapeln einer Polysiliziumschicht (Flosse) auf die aus den Schichten 29'' und 29' und der Polysiliziumseitenwand 32 bestehenden integrierten Polysiliziumschicht verwendet wird.
  • Bezug nehmend auf 5M wird eine Polysiliziumschicht auf zum Beispiel 1.000 Å durch CVD gewachsen. Danach werden As-Ionen in die Polysiliziumschicht durch ein Ionenimplantationsverfahren eingebracht, bei welchem die Dosis der As-Ionen gleich zum Beispiel 1 × 1015 Atome/cm2 ist. Dadurch wird der Widerstand der Polysiliziumschicht reduziert. Danach werden die obige Polysiliziumschicht, die SiO2-Abstandsschicht 33 und die Polysiliziumschichten 29'' und 29' in eine Elektrodenform durch das Photolackverfahren und das RIE-Verfahren unter Verwendung eines Gases von CCl4 + O2 oder CHF3 + H2 gemustert. Anschließend werden die SiO2-Abstandsschicht 33 und die SiO2-Abstandsschicht 28 durch ein Ätzverfahren vollständig entfernt, bei welchem die Vorrichtung in eine HF-Ätzflüssigkeit gesetzt wird. Dadurch werden Polysiliziumflossen 292 und 291 , die eine Speicherelektrode 25 des Stapelkondensators bilden, gebildet. Die Flosse 292 hat eine weiteren Fusskontaktbereich als das in 5J dargestellte Kontaktloch 25A.
  • Wie zuvor beschrieben, macht die Wand der Si3N4-Isolierschicht 27, welche ein Teil des Speicherelektroden-Kontaktfensters 25A ist, einen vollständigen Kontakt mit der Polysiliziumschicht 29', sodass es keine Möglichkeit gibt, dass die SiO2-Isolierschicht 26 und die SiO2-Zwischenschichtisolations-Isolierschicht 22 beschädigt werden.
  • Danach wird, wie in 5N dargestellt, ein dielektrischer Film 36 um eine freigelegte Fläche der Speicherelektrode 29 gebildet, und eine Zellenplatte 37 (Gegenelektrode) wird so gebildet, dass sie die gesamte Oberfläche bedeckt. Der dielektrische Film 36 wird zum Beispiel aus Si3N4 gebildet. Der Stapelkondensator ist aus der Speicherelektrode 29, dem dielektrischen Film 36 und der Zellenplatte 37 aufgebaut. Dann wird eine PSG-Schicht 38 auf der gesamten Oberfläche gebildet, und Wortleitungs-Nebenschlussschichten 39 aus zum Beispiel einer Al-Legierung werden auf der PSG-Schicht 38 gebildet. 6 ist eine Draufsicht des durch das oben genannte Herstellungsverfahren gefertigten DRAM. In 6 geben WL1 und WL2 Wortleitungen an, und BL1 und BL2 geben Bitleitungen an.
  • Die Wortleitungs-Nebenschlussschichten 39 sind mit den entsprechenden Wortleitungen WL über Kontaktlöcher (der Einfachheit halber nicht dargestellt) verbunden. Es ist bevorzugt, solche Kontaktlöcher durch die obigen ersten bis fünften Ausführungsbeispiele der vorliegenden Erfindung zu bilden.
  • Man kann aus 5K erkennen, dass die unterste Polysiliziumflosse 291 die Seitenwand 32 und die Polysiliziumschichten 29' und 29'' aufweist. Die Polysiliziumschicht 29'' ist dicker als die Polysiliziumschicht 29', und die größte Dicke der Seitenwand 32 ist etwa gleich der Dicke der Polysiliziumschicht 29'.
  • Es folgt nun eine Beschreibung eines sechsten Ausführungsbeispiels der vorliegenden Erfindung Bezug nehmend auf 7A bis 7E, in welchen jene Teile, welche die gleichen wie jene in den vorherigen Figuren gezeigten sind, mit den gleichen Bezugsziffern versehen sind. Das sechste Ausführungsbeispiel der vorliegenden Erfindung verwendet die Schritte, welche unter Bezugnahme auf 5A bis 5L beschrieben worden sind. Nach dem Schritt von 5L wird ein in 7A dargestellter Schritt ausgeführt. Eine Polysiliziumschicht wird zum Beispiel auf 1.000 Å auf der gesamten Oberfläche gewachsen.
  • Danach wird, wie in 7B dargestellt, eine Isolierschicht 34 aus SiO2 auf zum Beispiel 2.000 Å durch CVD gewachsen. Dann wird der SiO2-Isolierfilm 34 in die Form der Speicherelektrode durch das Schutzverfahren und das RIE-Verfahren unter Verwendung eines CHF3/H2-Gases der Photolithographietechnik gemustert, sodass Öffnungen in dem SiO2-Isolierfilm 34 gebildet werden. Jede der Öffnungen ist etwa 0,5 μm weit, was der Maßstabsgrenze der herkömmlichen Photolithographietechnik entspricht.
  • Dann wird eine Isolierschicht 35 aus SiO2 auf zum Beispiel 1.000 Å auf der gesamten Oberfläche durch CVD gewachsen. Anschließend wird die SiO2-Isolierschicht 35 durch ein RIE-Verfahren unter Verwendung eines CHF3 und H2-Gases anisotrop geätzt. Dadurch werden Seitenwände 35 um Innenwände der Öffnungen in der SiO2-Schicht 34 gebildet, und der Rest davon wird entfernt. Jede Seitenwand 35 definiert eine Öffnung 35A mit einer Weite etwa gleich 0,3 μm, was kleiner als die Maßstabsgrenze der herkömmlichen Photolithographietechnik ist.
  • Dann werden, wie in 7C dargestellt, die Polysiliziumschicht 42, die SiO2-Abstandsschicht 33 und die Polysiliziumschichten 29'' und 29' in die Form der Speicherelektrode durch ein RIE-Verfahren, in welchem ein CHF3/H2-Gas verwendet wird, gemustert, und die SiO2-Isolierschicht 34 und die SiO2-Seitenwände 15 funktionieren als Ätzmasken. Es ist zu beachten, dass der Abstand zwischen gegenüber liegenden Abschnitten der Polysiliziumschicht 42 etwa 0,3 μm beträgt. Analog beträgt auch der Abstand zwischen gegenüber liegenden Abschnitten der aus den Polysiliziumschichten 29'' und 29' bestehenden Polysiliziumschicht etwa 0,3 μm. Dies bedeutet, dass die benachbarten Speicherelektroden sehr nahe zueinander sind, und somit wird der Oberflächenbereich jeder Speicherelektrode erhöht, sodass jeder Stapelkondensator eine vergrößerte Kapazität besitzen kann.
  • Man beachte, dass während des Ätzens der SiO2-Abstandsschicht 33 auch die SiO2-Isolierschicht 34 und die SiO2-Seitenwände 35, die als Ätzmasken dienen, geätzt werden. Unter diesem Gesichtspunkt ist es für die Schicht 34 und die Seitenwände 35 notwendig, eine ausreichende Dicke zu haben. Ferner wird kein spezieller Schritt benötigt, um die SiO2-Isolierschicht 34 und die SiO2-Seitenwände zu entfernen, weil die SiO2-Isolierschicht 34 und die Seitenwände 35 während eines anschließenden Schritts entfernt werden, bei welchem die Vorrichtung in eine HF-Ätzflüssigkeit gesetzt wird, wie in 7D dargestellt.
  • Danach wird ein Verfahren identisch zu jenem, welches unter Bezugnahme auf 5N beschrieben worden ist, ausgeführt. 7E zeigt einen DRAM, der gemäß dem sechsten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung gefertigt ist. Eine Speicherelektrode 40 besitzt zwei gestapelte Polysiliziumflossen 401 und 402 . Die Polysiliziumflosse 40, entspricht den gemusterten Polysiliziumschichten 29'' und 29' und der Polysiliziumseitenwand 32, und die Polysiliziumflosse 402 entspricht der gemusterten Polysiliziumschicht 42. Man kann aus 5N und 7E sehen, dass die in 7E gezeigten benachbarten Stapelkondensatoren näher zueinander sind als jene, die in 5N gezeigt sind.
  • Es folgt nun eine Beschreibung einer ersten Variante des obigen fünften bevorzugten Ausführungsbeispiels der vorliegenden Erfindung unter Bezugnahme auf 8A und 8B, in welchen jene Teile, welche die gleichen wie die in den vorherigen Figuren gezeigten sind, mit den gleichen Bezugsziffern versehen sind. Die erste Variante hat eine Speicherelektrode mit nur der Polysiliziumflosse 291 , welche aus den Polysiliziumschichten 29'' und 29' und der Polysiliziumseitenwand 32 besteht. Nach dem Schritt, welcher unter Bezugnahme auf 5K beschrieben worden ist, wird die aus den Polysiliziumschichten 29'' und 29' und der Polysiliziumseitenwand 32 bestehende Polysiliziumschicht in die Form der Speicherelektrode gemustert. Danach wird die Vorrichtung in eine HF-Ätzflüssigkeit gesetzt, sodass die Isolierschicht 28 vollständig entfernt wird, wie in 8A dargestellt. Dann wird das Verfahren, welches zuvor unter Bezugnahme auf 5N beschrieben worden ist, ausgeführt, sodass man einen in 8B dargestellten DRAM erhalten kann. Man beachte, dass die Isolierschicht 27 aus SiO2 oder Si3N4 gebildet werden kann. Wie in 8B dargestellt, ist die Flosse 29, dicker als ein senkrecht verlaufender Abschnitt der Speicherelektrode.
  • 9 veranschaulicht eine zweite Variante des obigen fünften bevorzugten Ausführungsbeispiels der vorliegenden Erfindung. In 9 sind jene Teile, welche die gleichen wie jene in den vorherigen Figuren gezeigten sind, mit den gleichen Bezugsziffern versehen. Die aus den Polysiliziumschichten 29'' und 29' und der Polysiliziumseitenwand 32 bestehende Polysiliziumflosse 29, ist direkt auf der Isolierschicht 27 aus SiO2 oder Si3N4 gebildet. Die in 5F dargestellte Polysiliziumschicht 29' wird auf der Isolierschicht ohne Bilden der Isolierschicht 28 gewachsen. Dann werden die gleichen Schritte, wie sie unter Bezugnahme auf 5G bis 5K und 5N beschrieben worden sind, ausgeführt. Es ist ebenfalls möglich, die Polysiliziumflosse 292 auf der Polysiliziumflosse 291 in der gleichen Weise zu bilden, wie dies unter Bezugnahme auf 5L und 5M beschrieben worden ist.
  • Es folgt nun eine Beschreibung eines siebten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung unter Bezugnahme auf 10A bis 10J, in welchen jene Teile, die die gleichen wie in den vorherigen Figuren gezeigten sind, mit den gleichen Bezugsziffern versehen sind. Eine in 10B dargestellte Struktur ist die gleiche wie die in 5E dargestellte. Schritte zum Erzielen der in 10B dargestellten Struktur sind die gleichen wie jene, welche Bezug nehmend auf 5A bis 5E beschrieben worden sind.
  • Wie in 10C dargestellt, werden die Si3N4-Isolierschicht 27, die SiO2-Abstandsschicht 28, die mit Störstellen dotierte Polysiliziumschicht 29', eine Abstandsschicht 45 aus SiO2 und eine mit Störstellen dotierte Polysiliziumschicht 46' in dieser Reihenfolge durch CVD gebildet. Zum Beispiel ist jede dieser Schichten 500 Å dick. Dann werden die Polysiliziumschicht 46', die SiO2-Abstandsschicht 45 und die Polysiliziumschicht 29' durch das Schutzverfahren und das RIE-Verfahren selektiv geätzt, sodass eine Öffnung 29A mit einer Dicke gleich zum Beispiel 0,6 μm darin gebildet wird. Während des obigen RIE-Verfahrens wird ein CCl4/O2-Gas für die Polysiliziumschichten 46' und 29' verwendet, und ein CHF3/He-Gas wird für die SiO2-Abstandsschicht 45 verwendet.
  • Wie in 10D dargestellt, wird eine Polysiliziumschicht 47' auf zum Beispiel 2.000 Å auf der gesamten Oberfläche durch CVD gewachsen. Danach wird, wie in 10E dargestellt, die Polysiliziumschicht 47' durch ein RIE-Verfahren, bei welchem ein CCl4/O2-Gas oder ein NBr/He-Gas verwendet wird, anisotrop geätzt. Dadurch wird eine Polysiliziumseitenwand 47 um eine Innenfläche der Öffnung 29A gebildet, und der übrige Teil der Polysiliziumschicht 47' wird entfernt. Die Seitenwand 47 definiert eine neue Öffnung 46A mit einer Weite etwa gleich 0,2 bis 0,3 μm, was kleiner als die Weite der in 10C dargestellten Öffnung 29A ist.
  • Danach werden, wie in 10F dargestellt, die SiO2-Abstandsschicht 28, die Si3N4-Isolierschicht 27, die SiO2-Isolierschicht 26 und die SiO2-Gate-Isolierschicht 23 durch ein RIE-Verfahren, bei welchem ein CHF3/H3-Gas verwendet wird und die Polysiliziumschicht 46' und Polysiliziumseitenwand 47 als Ätzmasken funktionieren, teilweise entfernt. Durch dieses RIE-Verfahren wird die Oberfläche des n+-dotierten Drain-Bereichs 25 teilweise durch ein Kontaktloch 28A freigelegt.
  • Es ist zu beachten, dass die Weite der Öffnung 46A sehr klein und gleich etwa 0,2 bis 0,3 μm ist, und dass die Polysiliziumschicht 46' und die Polysiliziumschicht 47, die als die Ätzmasken funktionieren, einen Teil der Speicherelektrode bilden, ohne entfernt zu werden. Daher ist es nicht notwendig, einen speziellen Schritt zum Entfernen der Polysiliziumschicht 46' und der Polysiliziumseitenwand 47, die als die Ätzmasken funktionieren, vorzusehen.
  • Wie in 10G dargestellt, wird eine Polysiliziumschicht 46'' auf zum Beispiel 500 Å durch CVD gewachsen. Während dieses Schritts werden die Polysiliziumschichten 46'' und 46' sowie die Polysiliziumseitenwand 47 integriert.
  • Dann werden, wie in 10N dargestellt, die Polysiliziumschichten 46'' und 46', die SiO2-Abstandsschicht 45 und die Polysiliziumschicht 29' durch das Schutzverfahren unter Verwendung einer einzigen Maske und das RIE-Verfahren in der herkömmlichen Photolithographietechnik in dieser Reihenfolge in die Form der Speicherelektrode gemustert.
  • Danach wird, wie in 101 dargestellt, die in 10N dargestellte Vorrichtung in eine HF-Ätzflüssigkeit gesetzt, sodass die freigelegten SiO2-Isolierschichten isotrop geätzt werden, sodass eine Speicherelektrode 50 mit zwei Polysiliziumflossen 501 und 502 gebildet wird. Die Flosse 501 wird aus der gemusterten Polysiliziumschicht 29' gebildet, und die Flosse 502 wird aus den gemusterten Polysiliziumschichten 46'' und 46' gebildet. Die Flossen 501 und 502 sind durch die Polysiliziumseitenwand 47 verbunden. Die Polysiliziumschicht 46'', welche ein Teil der Flosse 502 ist, erstreckt sich senkrecht von ihrem Abschnitt auf der Polysiliziumschicht 46' und macht mit dem n+-dotierten Drain-Bereich 25 Kontakt. Ein senkrechter Abschnitt 503 der Speicherelektrode 50 besteht aus der Polysiliziumseitenwand 47 und der Polysiliziumschicht 46''. Der senkrechte Abschnitt 503 , die Polysiliziumschicht 46'' und die Flosse 502 haben zueinander unterschiedliche Dicken t1, t2 bzw. t3. Der senkrechte Abschnitt 503 ist dicker als die Polysiliziumschicht 46'' und die Flosse 502 .
  • Schließlich werden, wie in 10J dargestellt, der dielektrische Film 36, die Zellenplatte 37, die PSG-Passivierungsschicht 38 und die Wortleitungs-Nebenschlussschichten 39 in der gleichen Weise gebildet, wie zuvor unter Bezugnahme auf 5N beschrieben worden ist.
  • Es folgt nun eine Beschreibung eines achten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung Bezug nehmend auf 11A bis 11G, in welchen jene Teile, welche die gleichen wie jene in den vorherigen Figuren dargestellten sind, mit den gleichen Bezugziffern versehen sind.
  • Die in 11A und 11B dargestellten Herstellungsschritte werden in der gleichen Weise wie jene in 10A und 10B dargestellten ausgeführt. Danach werden, wie in 11C dargestellt, die Si3N4-Isolierschicht 27, die SiO2-Abstandsschicht 28, die mit Störstellen dotierte Polysiliziumschicht 29', die SiO2-Abstandsschicht 45 und die mit Störstellen dotierte Polysiliziumschicht 46' in dieser Reihenfolge durch CVD gebildet. Jede dieser Schichten ist zum Beispiel 500 Å dick. Dann werden die Polysiliziumschicht 46', die SiO2-Abstandsschicht 45, die Polysiliziumschicht 29' und die SiO2-Abstandsschicht 28 durch das Schutzverfahren und das RIE-Verfahren selektiv geätzt, sodass eine Öffnung 28A darin gebildet wird. Man beachte, dass die SiO2-Schicht 28 geätzt wird, wie in 11C dargestellt, während die in 10C dargestellte SiO2-Schicht 28 nicht geätzt wird.
  • Danach wird, wie in 11D dargestellt, eine Polysiliziumschicht 47' auf zum Beispiel 2.000 Å durch CVD gewachsen. Danach wird, wie in 11E dargestellt, die Polysiliziumschicht 47' durch ein RIE-Verfahren unter Verwendung eines CCl4/O2-Gases selektiv geätzt, sodass eine Polysiliziumseitenwand 47a so gebildet wird, dass sie die Innenwand der Öffnung 28A umgibt. Der übrige Teil der Polysiliziumschicht 47' wird vollständig entfernt. Die Polysiliziumseitenwand 47a definiert eine neue Öffnung 46A enger als die Öffnung 28A.
  • Anschließend werden, wie in 11F dargestellt, die Si3N4-Isolierschicht 27, die SiO2-Isolierschicht 26 und die SiO2-Gate-Isolierschicht 23 durch ein RIE-Verfahren, in welchem ein CHF3/He-Gas verwendet wird und die Polysiliziumschicht 46' und die Seitenwand 47a als Ätzmasken funktionieren, selektiv geätzt. Durch dieses RIE-Verfahren wird die Oberfläche des n+-dotierten Drain-Bereichs 25 teilweise durch ein Durchgangsloch 27a mit der gleichen Weite wie die Öffnung 46A freigelegt. Danach werden die vorgenannten Herstellungsschritte ausgeführt, sodass man einen in 11G dargestellten DRAM erhalten kann.
  • Die Länge der in dem achten Ausführungsbeispiel der vorliegenden Erfindung benutzten Seitenwand 37a ist größer als jene der in dem siebten Ausführungsbeispiel der vorliegenden Erfindung benutzten Seitenwand 37. Somit funktioniert die Seitenwand 47a als Maske stabiler als die Seitenwand 47. Andererseits ist der Abstand zwischen der Seitenwand 37a und der Wortleitung WL enger als der entsprechende Abstand, den man im siebten Ausführungsbeispiel der vorliegenden Erfindung erzielt. Somit ist die Durchbruchspannung des in 11G dargestellten DRAM etwas kleiner als jene des in 11J dargestellten DRAM.
  • Es folgt nun eine Beschreibung einer Variante des achten bevorzugten Ausführungsbeispiels der vorliegenden Erfindung unter Bezugnahme auf 12A bis 12F, in welchen jene Teile, welche die gleichen wie jene in den vorherigen Figuren dargestellt sind, mit den gleichen Bezugsziffern versehen sind. 12A und 12B sind die gleichen wie 10A und 10B. Dann werden, wie in 12C dargestellt, die Si3N4-Isolierschicht 27, die SiO2-Schicht 28, die mit Störstellen dotierte Polysiliziumschicht 29', die SiO2-Abstandsschicht 45 und die mit Störstellen dotierte Polysiliziumschicht 46' in dieser Reihenfolge durch den oben genannten Prozess gebildet.
  • Dann wird eine SiO2-Isolierschicht 48 auf zum Beispiel 200 Å durch CVD gewachsen.
  • Dann werden mittels des Schutzverfahrens und des RIE-Verfahrens in der Photolithographietechnik die SiO2-Schicht 48, die Polysiliziumschicht 46', die SiO2-Abstandsschicht 45, die Polysiliziumschicht 29' und die SiO2-Abstandsschicht 28 selektiv entfernt, sodass die Oberfläche der Si3N4-Schicht 27 teilweise durch die Öffnung 28A freigelegt wird.
  • Dann wird, wie in 12D dargestellt, die Polysiliziumschicht 47' auf zum Beispiel 2.000 Å durch CVD gewachsen. Danach wird, wie in 12E dargestellt, die Polysiliziumschicht 47' durch RIE selektiv geätzt, sodass eine Seitenwand 42b um eine Innenwand der Öffnung 28A gebildet wird.
  • Danach werden, wie in 12F dargestellt, die Si3N4-Schicht 27, die SiO2-Schicht 26 und die SiO2-Gate-Isolierschicht 23 über die durch die Seitenwand 47b definierte Öffnung selektiv geätzt. Die SiO2-Schicht 48 wird zur gleichen Zeit entfernt wie die SiO2-Isolierschicht 26 entfernt wird.
  • Man beachte, dass die SiO2-Schicht 48 zum Schützen der Polysiliziumschicht 46' gegen den RIE-Prozess zur Bildung der Seitenwand 47b funktioniert. Ferner funktioniert die SiO2-Schicht 48 während der Zeit, wenn die Si3N4-Isolierschicht 27 geätzt wird, als Maske stabiler.
  • Es folgt nun eine Beschreibung einer Modifikation der in 12A bis 12F dargestellten Variante unter Bezugnahme auf 13A bis 13G, in welchen jene Teile, welche die gleichen wie jene in den vorherigen Figuren dargestellten sind, mit den gleichen Bezugsziffern versehen sind. 13A und 13B sind die gleichen wie 10A bzw. 10B.
  • Nach dem Bilden der Bitleitung BL, wie in 13C dargestellt, wird eine SOG (Aufschleuder-Glas)-Schicht 49 auf der gesamten Oberfläche gebildet, sodass die Oberfläche der SOG-Schicht 49 im Wesentlichen flach genug ist, um das Wachstum von Rückständen während eines nachfolgenden Prozesses zu verhindern. Es gibt eine Möglichkeit, dass Rückstände auf einer rauen Oberfläche nach dem selektiven Ätzverfahren gebildet werden können. Zum Beispiel kann in der Variante, welche Bezug nehmend auf 12A bis 12F beschrieben worden ist, die SiO2-Schicht 48 teilweise auf einem rauen Oberflächenabschnitt der Polysiliziumschicht 46' befassen werden. Der Einfachheit halber zeigt 13C, dass die SOG-Schicht 49 komplett flach ist. Man kann aus 13C sehen, dass die SOG-Schicht 49 eine Rauheit der in 13B dargestellten Oberfläche aufnimmt. Es ist auch möglich, anstelle der SOG-Schicht 49 eine PSG-Rückflussschicht zu bilden. Danach werden die Schichten 28, 29', 45, 46' und 48 in der gleichen Weise gebildet, wie dies zuvor beschrieben worden ist. Dann werden diese Schichten selektiv geätzt, sodass die Öffnung 28A gebildet wird, wie in 13C dargestellt.
  • Dann wird, wie in 13D dargestellt, die Polysiliziumschicht 47' auf zum Beispiel 2.000 Å durch CVD gewachsen und durch das RIE-Verfahren selektiv geätzt, sodass eine Seitenwand 47b gebildet wird, wie in 13E dargestellt. Anschließend werden, wie in 13F dargestellt, die Si3N4-Isolierschicht 27, die SOG-Schicht 49, die SiO2-Schicht 26 und die SiO2-Schicht 23 selektiv geätzt, sodass der n+-dotierte Drain-Bereich 25 teilweise durch die Öffnung 27A freigelegt wird. Schließlich wird ein in 13G dargestellter DRAM durch das obige Verfahren hergestellt, welches unter Bezugnahme auf 5N beschrieben worden ist.
  • Die vorliegende Erfindung ist nicht auf die speziell offenbarten Ausführungsbeispiele beschränkt, und Varianten und Modifikationen können ohne Verlassen des Schutzumfangs der vorliegenden Erfindung vorgenommen werden.

Claims (48)

  1. Verfahren zum Bilden einer Struktur mit einem Kontaktloch (10, 25A, 28A, 27A), mit den Schritten: (a) Bilden einer Isolierschicht (3, 27) auf einem ersten leitenden Bereich (2, 25); (b) Bilden einer zweiten Leitungsschicht (4, 29', 46') über der Isolierschicht; (c) Bilden einer Öffnung (6, 29A, 28A) in der zweiten Leitungsschicht; (d) Bilden einer leitenden Seitenwand (8, 32, 47, 47a, 47b) um eine Innenwand der zweiten Leitungsschicht, welche die Öffnung definiert, wobei die Seitenwand (8, 32, 47, 47a, 47b) gebildet wird durch: (d1) Bilden einer zusätzlichen Leitungsschicht (32a) auf der Oberfläche einschließlich der Öffnung (6, 29A, 28A) in der zweiten Leitungsschicht; und (d2) anisotropes Ätzen der zusätzlichen Leitungsschicht (32a), um die waagrecht verlaufenden Bereiche dieser Schicht 132a) zu entfernen und senkrecht verlaufende Teile, welche die Seitenwand (8, 32, 47, 47a, 47b) bilden, zurück zu lassen; (e) selektives Ätzen der Isolierschicht in einem Zustand, in welchem die zweite Leitungsschicht und die leitenden Seitenwand als Ätzmasken funktionieren, sodass das Kontaktloch (10, 25A, 28A, 27A) mit einer Weite kleiner als jene der Öffnung und durch die leitende Seitenwand definiert in der Isolierschicht gebildet wird und der erste leitende Bereich durch das Kontaktloch freigelegt wird; (f) Bilden einer dritten Leitungsschicht (17, 29'', 46'') auf der zweiten Leitungsschicht, wobei die leitende Seitenwand und der erste leitende Bereich durch das Kontaktloch freigelegt sind; und (g) Mustern der dritten Leitungsschicht und der zweiten Leitungsschicht gleichzeitig, um ein gegebenes Muster zu bilden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Verfahren zwischen Schritt (e) und Schritt (f) den Schritt aufweist: (e-1) Bilden einer Sperrschicht (16) auf der zweiten Leitungsschicht (4), wobei die leitende Seitenwand (8) und der erste leitende Bereich (2) durch das Kontaktloch (10) freigelegt sind; und in Schritt (f) die dritte Leitungsschicht (17) auf der Sperrschicht gebildet wird, wobei die Sperrschicht ein Reagieren der dritten Leitungsschicht mit der zweiten Leitungsschicht und der leitenden Seitenwand verhindert.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Sperrschicht (16) eine Doppelschichtstruktur mit einer Titanschicht und einer Titannitridschicht aufweist; und dass die dritte Leitungsschicht (17) Aluminium aufweist.
  4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die zweite Leitungsschicht (4) Polysilizium aufweist; und dass die dritte Leitungsschicht (17) Polysilizium aufweist.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Leitungsschicht (4) Polysilizium aufweist; dass die leitende Seitenwand (8) Polysilizium aufweist; und dass die dritte Leitungsschicht (18) Wolfram aufweist.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass das Kontaktloch (10) mit Wolfram der dritten Leitungsschicht (18) gefüllt wird.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Verfahren ein Verfahren zur Herstellung eines Flossenkondensators in einem dynamischen Direktzugriffsspeicher ist; dass der erste leitende Bereich (25) ein Diffusionsbereich eines Halbleitersubstrats ist; dass in Schritt (d) die leitende Seitenwand (32) eine zweite Öffnung (32A) mit einer Weite kleiner als jene der ersten Öffnung (29A) definiert; dass in Schritt (e) das in der Isolierschicht (23, 26, 27, 28) gebildete Kontaktloch (25A) eine Weite im Wesentlichen identisch zu jener der zweiten Öffnung besitzt; dass in Schritt (g) die zweite Leitungsschicht (29') und die dritte Leitungsschicht (29'') in eine Form einer Speicherelektrode (29) eines Flossenkondensators gemustert werden; und dass das Verfahren nach Schritt (g) ferner die Schritte aufweist: (h) Bilden eines dielektrischen Films (36) um eine freigelegte Fläche der Speicherelektrode; und (i) Bilden einer Zellenplatte (37) um die durch den dielektrischen Film bedeckte Speicherelektrode.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass Schritt (a) die Schritte aufweist: Bilden einer ersten Isolierschicht (23, 26, 27) direkt auf dem Halbleitersubstrat; und Bilden einer zweiten Isolierschicht (28) auf dem Halbleitersubstrat, wobei die Isolierschicht (23, 26, 27, 28) die erste und die zweite Isolierschicht aufweist; und dass das Verfahren ferner den Schritt aufweist: isotropes Ätzen der zweiten Isolierschicht, sodass die Speicherelektrode von der ersten Isolierschicht beabstandet ist.
  9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Verfahren ein Verfahren zur Herstellung eines Flossenkondensators in einem dynamischen Direktzugriffsspeicher ist; dass der erste leitende Bereich (25) ein Diffusionsbereich eines Halbleitersubstrats ist; dass in Schritt (d) die leitende Seitenwand (32) eine zweite Öffnung (32A) mit einer Weite kleiner als jene der ersten Öffnung (29A) definiert; dass in Schritt (e) das in der Isolierschicht (23, 26, 27, 28) gebildete Kontakt loch (25A) eine Weite im Wesentlichen identisch zu jener der zweiten Öffnung besitzt; dass das Verfahren zwischen Schritt (f) und Schritt (g) die Schritte aufweist: (f-1) Bilden einer zweiten Isolierschicht (33) mit einer dritten Öffnung (33A) mit einer Weite im Wesentlichen identisch zu jener der ersten Öffnung auf der dritten Leitungsschicht (29''); und (f-2) Bilden einer vierten Leitungsschicht (292 ) auf der zweiten Isolierschicht und der dritten Leitungsschicht, die durch die dritte Öffnung freigelegt sind; dass in Schritt (g) die zweite und die dritte Leitungsschicht (29', 29'') und die zweite Isolierschicht (33) in eine Form einer Speicherelektrode eines Flossenkondensators gemustert werden; und dass das Verfahren nach Schritt (g) ferner die Schritte aufweist: (h) isotropes Ätzen der zweiten Isolierschicht, sodass die zweite Isolierschicht entfernt wird; (i) Bilden eines dielektrischen Films (36) um eine freigelegte Fläche der Speicherelektrode; und (j) Bilden einer Zellenplatte (37) um die durch den dielektrischen Film bedecke Speicherelektrode.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass Schritt (a) die Schritte aufweist: Bilden einer dritten Isolierschicht (23, 26) direkt auf dem Halbleitersubstrat; Bilden einer vierten Isolierschicht (49) auf der dritten Isolierschicht; und Bilden einer fünften Isolierschicht (27) auf der vierten Isolierschicht, wobei die erste Isolierschicht (23, 26, 27, 28) die dritte und die vierte Isolierschicht aufweist; dass die fünfte Isolierschicht aus einem Material identisch zu jenem des dritten Isoliermaterials gebildet wird; und dass die fünfte Isolierschicht während Schritt (h) entfernt wird, sodass die Speicherelektrode von der vierten Isolierschicht beabstandet ist.
  11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass Schritt (g) die Schritte aufweist: Bilden einer dritten Isolierschicht (34) mit einer vierten Öffnung (34A) auf der vierten Leitungsschicht (292 ), wobei die vierte Öffnung an einer Position unterschiedlich zu jener der ersten Öffnung (25A) angeordnet ist; Bilden einer isolierenden Seitenwand (35) um eine die vierte Öffnung definierende Innenfläche der vierten Isolierschicht (49), wobei die eine fünfte Öffnung (35A) definierende isolierende Seitenwand eine Weite kleiner als jene der vierten Öffnung besitzt; und Ätzen der zweiten, der dritten und der vierten Leitungsschicht (29', 29'', 292 ) und der zweiten und der dritten Isolierschicht (33, 34) in einem Zustand, in welchem die vierte Isolierschicht und die isolierende Seitenwand als Ätzmasken funktionieren.
  12. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Verfahren ein Verfahren zur Herstellung eines Flossenkondensators in einem dynamischen Direktzugriffsspeicher ist; dass der erste leitende Bereich (25) ein Diffusionsbereich eines Halbleitersubstrats ist; dass in Schritt (b) mehrere Stapelschichtstrukturen (28, 29'; 45, 46') gebildet werden, wobei eine unterste (28, 29') der Stapelschichtstrukturen auf der Isolierschicht (23, 26, 27) gebildet wird, wobei jede der Stapelschichtstrukturen eine Abstandsschicht (28, 45) und die zweite Leitungsschicht (29', 46') aufweist; dass in Schritt (c) die Öffnung (29A) in den Stapelschichtstrukturen außer der Abstandsschicht (28) der untersten der Stapelschichtstrukturen (29') gebildet wird; dass in Schritt (d) die leitende Seitenwand (47) um eine die Öffnung definierende Innenwand der Stapelschichtstrukturen gebildet wird und eine zweite Öffnung (46A) mit einer Weite kleiner als jene der ersten Öffnung (29A) definiert; dass in Schritt (e) auch die Abstandsschicht (28) der untersten der Stapelschichtstrukturen selektiv in einem Zustand geätzt wird, in welchem die zweite Leitungsschicht (46') einer obersten der Stapelschichtstrukturen und die leitende Seitenwand (47) als Ätzmasken funktionieren, und das Kontaktloch (28A) in der Abstandsschicht der untersten der Stapelschichtstrukturen und der Isolierschicht gebildet wird; dass in Schritt (f) die dritte Leitungsschicht (46'') auf der zweiten Leitungsschicht (46') der obersten der Stapelschichtstrukturen, der leitenden Seitenwand und dem Diffusionsbereich gebildet wird; dass in Schritt (g) die dritte Leitungsschicht (46'') und die Stapelschichtstrukturen außer der Abstandsschicht (28) der untersten der Stapelschichtstrukturen in eine Form einer Speicherelektrode (50) eines Flossenkondensators gemustert werden; und dass das Verfahren nach Schritt (g) ferner die Schritte aufweist: (h) isotropes Ätzen der Abstandsschicht (28, 45) jeder der Stapelschichtstrukturen, sodass die Abstandsschicht entfernt wird; (i) Bilden eines dielektrischen Films (36) um die Speicherelektrode; und (j) Bilden einer Zellenplatte (37) um die durch den dielektrischen Film bedeckte Speicherelektrode.
  13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Verfahren ein Verfahren zur Herstellung eines Flossenkondensators in einem dynamischen Direktzugriffsspeicher ist; dass der erste leitende Bereich (25) ein Diffusionsbereich eines Halbleitersubstrats ist; dass in Schritt (b) mehrere Stapelschichtstrukturen (28, 29'; 45, 46') gebildet werden, wobei eine unterste (28, 29') der Stapelschichtstrukturen auf der Isolierschicht (23, 26, 27) gebildet wird, wobei jede der Stapelschichtstrukturen eine Abstandsschicht (28, 45) und die zweite Leitungsschicht (29', 46') aufweist; dass in Schritt (c) die Öffnung (29A) in den Stapelschichtstrukturen gebildet wird; dass in Schritt (d) die leitende Seitenwand (47a, 47b) um eine die Öffnung definierende Innenwand der Stapelschichtstrukturen gebildet wird und eine zweite Öffnung (46A) mit einer Weite kleiner als jene der ersten Öffnung (29A) definiert; dass in Schritt (e) die zweite Leitungsschicht (46') einer obersten der Stapelschichtstrukturen und die leitende Seitenwand als Ätzmasken funktionieren; dass in Schritt (f) die dritte Leitungsschicht (46'') auf der zweiten Leitungsschicht (46') der obersten der Stapelschichtstrukturen, der leitenden Seitenwand und dem Diffusionsbereich gebildet wird; dass in Schritt (g) die dritte Leitungsschicht (46'') und die Stapelschichtstrukturen in eine Form einer Speicherelektrode (50) eines Flossenkondensators gemustert werden; und dass das Verfahren nach Schritt (g) ferner die Schritte aufweist: (h) isotropes Ätzen der Abstandsschicht (28, 45) jeder der Stapelschichtstrukturen, sodass die Abstandsschicht entfernt wird; (i) Bilden eines dielektrischen Films (36) um die Speicherelektrode; und (j) Bilden einer Zellenplatte (37) um die durch den dielektrischen Film bedeckte Speicherelektrode.
  14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass das Verfahren zwischen Schritt (b) und Schritt (c) ferner den Schritt aufweist: Bilden einer zweiten Isolierschicht (48) auf der zweiten Leitungsschicht (46') der obersten der Stapelschichtstrukturen; und dass die zweite Isolierschicht während Schritt (e) entfernt wird.
  15. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass Schritt (a) die Schritte aufweist: Bilden einer zweiten Isolierschicht (23, 26) auf dem Halbleitersubstrat; Bilden einer dritten Isolierschicht (49) auf der zweiten Isolierschicht; Erwärmen der dritten Isolierschicht, sodass die dritte Isolierschicht eine im Wesentlichen flache Oberfläche besitzt; und Bilden einer vierten Isolierschicht (27) auf der im Wesentlichen flachen Oberfläche der dritten Isolierschicht; und dass die zweite, die dritte und die vierte Isolierschicht die Isolierschicht (23, 26, 27) bilden.
  16. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass die zweite Leitungsschicht (29', 46') Polysilizium aufweist; und dass die Abstandsschicht (28, 45) Siliziumoxid aufweist.
  17. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die zweite und die vierte Isolierschicht (23, 26, 27) Siliziumoxid aufweisen; und dass die dritte Isolierschicht (49) eine von einer Aufschleuderglasschicht und einer Phosphorsilikatglasschicht aufweist.
  18. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Verfahren ein Verfahren zur Herstellung eines Flossenkondensators in einem dynamischen Direktzugriffsspeicher ist; dass der erste leitende Bereich (25) ein Diffusionsbereich eines Halbleitersubstrats ist; dass in Schritt (b) mehrere Stapelschichtstrukturen (63–68) gebildet werden, wobei eine unterste (63, 64) der Stapelschichtstrukturen auf der Isolierschicht (23, 26, 62) gebildet wird, wobei jede der Stapelschichtstrukturen eine Abstandsschicht (63, 65, 671 und die zweite Leitungsschicht (64, 66, 68) aufweist; dass in Schritten (c), (d) und (e) das Kontaktloch (62A) in den Stapelschichtstrukturen und der Isolierschicht gebildet wird, sodass der Diffusionsbereich durch das Kontaktloch freigelegt wird; dass in Schritt (f) die dritte Leitungsschicht (75) auf der zweiten Leitungsschicht (68) einer obersten der Stapelschichtstrukturen gebildet wird; dass in Schritt (g) die dritte Leitungsschicht (75) und die Stapelschichtstrukturen in eine Form einer Speicherelektrode (90) eines Flossenkondensators gemustert werden; und dass das Verfahren nach Schritt (g) ferner die Schritte aufweist: (h) isotropes Ätzen der Abstandsschicht (63, 65, 67) jeder der Stapelschichtstrukturen, sodass die Abstandsschicht entfernt wird; (i) Bilden eines dielektrischen Films (36) um die Speicherelektrode; und (j) Bilden einer Zellenplatte (37) um die durch den dielektrischen Film bedeckte Speicherelektrode.
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass Schritt (a) die Schritte aufweist: Bilden einer zweiten Isolierschicht (23, 26) auf dem Halbleitersubstrat; Bilden einer dritten Isolierschicht (62) auf der zweiten Isolierschicht; Erwärmen der dritten Isolierschicht, sodass die dritte Isolierschicht eine im Wesentlichen flache Oberfläche besitzt; und Bilden einer vierten Isolierschicht (64) auf der im Wesentlichen flachen Oberfläche der dritten Isolierschicht; und dass die vierte Isolierschicht während Schritt (h) entfernt wird.
  20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass die zweite und die vierte Isolierschicht (26, 63) Siliziumoxid aufweisen; dass die dritte Isolierschicht (62) Siliziumnitrid aufweist; und dass die zweite und die dritte Leitungsschicht Polysilizium aufweisen.
  21. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass Schritte (c) bis (e) die Schritte aufweisen: Bilden einer vierten Leitungsschicht (70) oben auf den Stapelschichtstrukturen; Bilden einer zweiten Isolierschicht (71) auf der vierten Leitungsschicht; Bilden eines Photolackfilms (72) mit einem Fenstermuster auf der zweiten Isolierschicht; Ätzen der zweiten Isolierschicht und der vierten Leitungsschicht, sodass ein erstes Fenster in der vierten Leitungsschicht und der zweiten Isolierschicht gebildet wird; und Entfernen des Photolackfilms; und dass die leitende Seitenwand (74) um eine das Fenster definierende Innenwand der vierten Leitungsschicht gebildet wird, wobei das durch die Schritte (c) bis (e) gebildete Kontaktloch eine durch die leitende Seitenwand definierte Größe besitzt.
  22. Schichtstruktur, mit einem ersten leitenden Bereich (2, 25); einer Isolierschicht (3, 27), die auf dem ersten leitenden Bereich gebildet ist und ein Kontaktloch (10, 25A, 28A, 27A) aufweist, wobei der erste leitende Bereich durch das Kontaktloch freigelegt ist; einer zweiten Leitungsschicht (4, 29', 46'), die über der Isolierschicht gebildet ist und eine Öffnung (6, 29A, 28A) mit einer Weite von etwa 0,5 μm besitzt, was die durch die herkömmliche Photolithographietechnik erzielte Maßgrenze und größer als jene des Kontaktlochs ist, wobei die Öffnung (6, 29A, 28A) das Kontaktloch (10, 25A, 28A, 27A) umgibt; einer leitenden Seitenwand (8, 32, 47, 47a, 47b), die über der durch die Öffnung freigelegten Isolierschicht gebildet ist und um eine die Öffnung definierende Innenwand der zweiten Leitungsschicht gebildet ist, wobei der Teil der leitenden Seitenwand, welcher am entferntesten von der zweiten Leitungsschicht ist, den Umriss des Kontaktlochs definiert; und einer dritten Leitungsschicht (17, 29'', 46''), die auf der zweiten Leitungsschicht gebildet ist, wobei die leitende Seitenwand und der erste leitende Bereich durch das Kontaktloch freigelegt sind.
  23. Schichtstruktur nach Anspruch 22, dadurch gekennzeichnet, dass die Schichtstruktur ferner aufweist: eine Sperrschicht (16), die auf der zweiten Leitungsschicht (4), der leitenden Seitenwand 18) und dem ersten leitenden Bereich (2) gebildet ist, die durch das Kontaktloch (10) freigelegt sind; und dass die dritte Leitungsschicht (17) auf der Sperrschicht gebildet ist, wobei die Sperrschicht ein Reagieren der dritten Leitungsschicht mit der zweiten Leitungsschicht und der leitenden Seitenwand verhindert.
  24. Schichtstruktur nach Anspruch 22, dadurch gekennzeichnet, dass die dritte Leitungsschicht (17) Aluminium aufweist; dass der erste leitende Bereich (2) und die zweite Leitungsschicht (4) Polysilizium aufweisen; und dass die leitende Seitenwand (8) Polysilizium aufweist.
  25. Schichtstruktur nach Anspruch 23, dadurch gekennzeichnet, dass die Sperrschicht (16) eine Doppelstruktur mit einer Titanschicht und einer Titannitridschicht aufweist.
  26. Schichtstruktur nach Anspruch 22, dadurch gekennzeichnet, dass die dritte Leitungsschicht (18) ein Material aufweist, welches keine Reaktion mit der zweiten Leitungsschicht (4) und der leitenden Seitenwand (8) bewirkt.
  27. Schichtstruktur nach Anspruch 26, dadurch gekennzeichnet, dass die dritte Leitungsschicht (18) Wolfram aufweist; dass die zweite Leitungsschicht (4) Polysilizium aufweist; und dass die leitende Seitenwand (8) Polysilizium aufweist.
  28. Schichtstruktur nach Anspruch 22, dadurch gekennzeichnet, dass die Schichtstruktur ein dynamischer Direktzugriffsspeicher ist; dass der erste leitende Bereich (25) ein erster Diffusionsbereich eines Halbleitersubstrats (21) mit dem ersten Diffusionsbereich (25) und einem zweiten Diffusionsbereich (24) eines Transfertransistors ist; dass die Isolierschicht (23, 26, 27) ferner ein zweites Kontaktloch (24A) besitzt, das den zweiten Diffusionsbereich freilegt; dass die Schichtstruktur ferner aufweist: eine durch die Isolierschicht bedeckte Wortleitung (WL); einen Stapelkondensator (29, 36, 37), welcher mit dem ersten Diffusionsbereich durch das erste Kontaktloch in Kontakt steht; eine Bitleitung (BL), welche mit dem zweiten Diffusionsbereich durch das zweite Kontaktloch in Kontakt steht; und eine den Stapelkondensator bedeckende zweite Isolierschicht (38); und dass der Stapelkondensator eine Speicherelektrode (29, 40), einen dielektrischen Film (36) und eine Zellenplatte (37) aufweist; dass die Speicherelektrode, welche mit dem ersten Diffusionsbereich durch das erste Kontaktloch in Kontakt steht, eine erste Flosse (291 , 401 ) mit der zweiten Leitungsschicht (29'), der leitenden Seitenwand (32) und der dritten Leitungsschicht (29'') aufweist; und dass eine zweite Öffnung (32A) durch den zweiten Teil mit einer Weite im Wesentlichen identisch zu jener des ersten Kontaktlochs gebildet ist.
  29. Schichtstruktur nach Anspruch 22, dadurch gekennzeichnet, dass die Schichtstruktur ein Flossenkondensator ist; dass der erste leitende Bereich (25) ein Diffusionsbereich eines Halbleitersubstrats (21) ist; dass die Schichtstruktur ferner aufweist: eine Speicherelektrode (29, 40) mit einer freigelegten Oberfläche; einen dielektrischen Film (36), der um die freigelegte Oberfläche der Speicherelektrode gebildet ist; und eine Zellenplatte (37), die die durch den dielektrischen Film umgebene Speicherelektrode bedeckt; und dass die Speicherelektrode mit dem Diffusionsbereich (25) durch das in der auf dem Halbleitersubstrat gebildeten Isolierschicht (23, 26, 27) gebildete Kontaktloch in Kontakt steht; dass die Speicherelektrode eine erste Flosse (291 , 292 ) mit der zweiten Leitungsschicht (29'), der leitenden Seitenwand (32) und der dritten Leitungsschicht (29'') aufweist; und dass eine zweite Öffnung (32A) durch den zweiten Teil mit einer Weite im Wesentlichen identisch zu jener des Kontaktlochs (25A) gebildet ist.
  30. Schichtstruktur nach Anspruch 28 oder 29, dadurch gekennzeichnet, dass die Speicherelektrode eine zweite Flosse (292 , 402 ) mit einem Kontaktbereich aufweist, in welchem die zweite Flosse mit der ersten Flosse (291 , 401 ) in Kontakt steht; dass der Kontaktbereich weiter als das Kontaktloch (25A) ist; und dass die erste und die zweite Flosse voneinander beabstandet sind.
  31. Schichtstruktur nach Anspruch 28 oder 29, dadurch gekennzeichnet, dass die erste Flosse (291 , 401 ) von der Isolierschicht (27) beabstandet ist.
  32. Schichtstruktur nach Anspruch 28 oder 29, dadurch gekennzeichnet, dass die erste Flosse (291 , 401 ) der Speicherelektrode auf der Isolierschicht (27) gebildet ist.
  33. Schichtstruktur nach Anspruch 30, dadurch gekennzeichnet, dass die erste Flosse (291 , 401 ) der Speicherelektrode dicker als die dritte Leitungsschicht (29'') davon ist.
  34. Schichtstruktur nach Anspruch 28 oder 29, dadurch gekennzeichnet, dass die Speicherelektrode, die die erste Flosse (291 , 401 ) mit der zweiten Leitungsschicht, der leitenden Seitenwand und der dritten Leitungsschicht aufweist, Polysilizium aufweist.
  35. Schichtstruktur nach Anspruch 22, dadurch gekennzeichnet, dass die Schichtstruktur ein dynamischer Direktzugriffsspeicher ist; dass der erste leitende Bereich (25) ein erster Diffusionsbereich eines Halbleitersubstrats (21) mit dem ersten Diffusionsbereich (25) und einem zweiten Diffusionsbereich (24) eines Transfertransistors ist; dass die Isolierschicht (23, 26, 27) ferner ein zweites Kontaktloch (24A) besitzt, das den zweiten Diffusionsbereich freilegt; dass die Schichtstruktur ferner aufweist: eine durch die Isolierschicht bedeckte Wortleitung (WL); einen Stapelkondensator (29, 36, 37), welcher mit dem ersten Diffusions bereich durch das erste Kontaktloch in Kontakt steht; eine Bitleitung (BL), welche mit dem zweiten Diffusionsbereich durch das zweite Kontaktloch in Kontakt steht; und eine zweite Isolierschicht (38), die den Stapelkondensator bedeckt; und dass der Stapelkondensator eine Speicherelektrode (50), einen dielektrischen Film (36) und eine Zellenplatte (37) aufweist; und dass die Speicherelektrode, welche mit dem ersten Diffusionsbereich durch das erste Kontaktloch in Kontakt steht, mehrere der zweiten Leitungsschichten (29', 46') aufweist, wobei die leitende Seitenwand (47, 47a, 47b) die zweiten Leitungsschichten miteinander verbindet und sich die dritte Leitungsschicht (46'') auf einer obersten (46') der zweiten Leitungsschichten und der leitenden Seitenwand erstreckt.
  36. Schichtstruktur nach Anspruch 35, dadurch gekennzeichnet, dass die leitende Seitenwand (47) der Speicherelektrode von der ersten Isolierschicht (27) beabstandet ist; und dass eine unterste (29') der zweiten Leitungsschichten der Speicherelektrode von der ersten Isolierschicht beabstandet ist.
  37. Schichtstruktur nach Anspruch 35, dadurch gekennzeichnet, dass die leitende Seitenwand (47a, 47b) der Speicherelektrode mit der ersten Isolierschicht (27) in Kontakt steht; und dass eine unterste (29') der zweiten Leitungsschichten der Speicherelektrode von der ersten Isolierschicht beabstandet ist.
  38. Schichtstruktur nach Anspruch 37, dadurch gekennzeichnet, dass die Speicherelektrode (50) eine im Wesentlichen flache Oberfläche besitzt, welche sich über der Wortleitung (WL) erstreckt.
  39. Schichtstruktur nach Anspruch 35, dadurch gekennzeichnet, dass die Speicherelektrode (50, 36, 37) Polysilizium aufweist.
  40. Schichtstruktur nach Anspruch 22, dadurch gekennzeichnet, dass die Schichtstruktur ein Flossenkondensator ist; dass der erste leitende Bereich (25) ein Diffusionsbereich eines Halbleitersubstrats (21) ist; dass die Schichtstruktur ferner aufweist: eine Speicherelektrode (50) mit einer freigelegten Oberfläche; einen dielektrischen Film (36), der um die freigelegte Oberfläche der Speicherelektrode gebildet ist; und eine Zellenplatte (37), die die durch den dielektrischen Film umgebene Speicherelektrode bedeckt; und dass die Speicherelektrode mit dem Diffusionsbereich (25) durch das in der auf dem Halbleitersubstrat gebildeten Isolierschicht (23, 26, 27) gebildete Kontaktloch (25A) in Kontakt steht; dass die Speicherelektrode mehrere der zweiten Leitungsschichten (29', 46') aufweist, wobei die leitende Seitenwand (47, 47a, 47b) die zweiten Leitungsschichten miteinander verbindet und sich die dritte Leitungsschicht (46'') auf einer obersten (46') der zweiten Leitungsschichten und der leitenden Seitenwand erstreckt.
  41. Schichtstruktur nach Anspruch 40, dadurch gekennzeichnet, dass die leitende Seitenwand (47) der Speicherelektrode von der Isolierschicht (27) beabstandet ist; und dass eine unterste (29') der zweiten Leitungsschichten der Speicherelektrode von der Isolierschicht beabstandet ist.
  42. Schichtstruktur nach Anspruch 40, dadurch gekennzeichnet, dass die leitende Seitenwand (47a, 47b) der Speicherelektrode mit der Isolierschicht (27) in Kontakt steht; und dass eine unterste (29') der zweiten Leitungsschichten der Speicherelektrode von der Isolierschicht beabstandet ist.
  43. Schichtstruktur nach Anspruch 42, dadurch gekennzeichnet, dass die Isolierschicht (27) eine im Wesentlichen flache Oberfläche besitzt, auf welcher die leitende Seitenwand (47b) der Speicherelektrode gebildet ist.
  44. Schichtstruktur nach Anspruch 22, dadurch gekennzeichnet, dass die Schichtstruktur ein dynamischer Direktzugriffsspeicher ist; dass der erste leitende Bereich (25) ein erster Diffusionsbereich eines Halbleitersubstrats (21) mit dem ersten Diffusionsbereich (25) und einem zweiten Diffusionsbereich (24) eines Transfertransistors ist; dass die Isolierschicht (23, 26, 62) ferner ein zweites Kontaktloch (24A) besitzt, das den zweiten Diffusionsbereich freilegt; dass die Schichtstruktur ferner aufweist: eine Wortleitung (WL), die durch die Isolierschicht bedeckt ist; einen Stapelkondensator (90, 36, 37), welcher mit dem ersten Diffusionsbereich durch das erste Kontaktloch (62A) in Kontakt steht; eine Bitleitung (BL), welche mit dem zweiten Diffusionsbereich durch das zweite Kontaktloch in Kontakt steht; und eine zweite Isolierschicht (38), die den Stapelkondensator bedeckt; und dass der Stapelkondensator eine Speicherelektrode (90), einen dielektrischen Film (36) und eine Zellenplatte (37) aufweist; und dass die Speicherelektrode, welche mit dem ersten Diffusionsbereich durch das erste Kontaktloch in Kontakt steht, mehrere der zweiten Leitungsschichten (64 (901 ), 66 (902 ), 68) aufweist, wobei die leitende Seitenwand (75) die zweiten Leitungsschichten miteinander verbindet und sich auf einer obersten (68) der zweiten Leitungsschichten erstreckt.
  45. Schichtstruktur nach Anspruch 22, dadurch gekennzeichnet, dass die Schichtstruktur ein Flossenkondensator ist; dass der erste leitende Bereich (25) ein Diffusionsbereich eines Halbleitersubstrats (21) ist; dass die Schichtstruktur ferner aufweist: eine Speicherelektrode (90, 36, 37) mit einer freigelegten Oberfläche; einen dielektrischen Film (36), der um die freigelegte Oberfläche der Speicherelektrode gebildet ist; und eine Zellenplatte (37), die die durch den dielektrischen Film umgebene Speicherelektrode bedeckt; und dass die Speicherelektrode mit dem Diffusionsbereich (25) durch das in der auf dem Halbleitersubstrat gebildeten Isolierschicht (23, 26, 62) gebildete Kontaktloch (62A) in Kontakt steht; und dass die Speicherelektrode mehrere der zweiten Leitungsschichten (64 (901 ), 66 (902 ), 68) aufweist, wobei die leitende Seitenwand (75) die zweiten Leitungsschichten miteinander verbindet und sich auf einer obersten (68) der zweiten Leitungsschichten erstreckt.
  46. Schichtstruktur nach Anspruch 44 oder 45, dadurch gekennzeichnet, dass eine unterste (64, 901 ) der zweiten Leitungsschichten von der Isolierschicht (62) beabstandet ist.
  47. Schichtstruktur nach Anspruch 44 oder 45, dadurch gekennzeichnet, dass eine unterste (64, 901 ) der zweiten Leitungsschichten mit der Isolierschicht (62) in Kontakt steht.
  48. Schichtstruktur nach Anspruch 40, 44 oder 45, dadurch gekennzeichnet, dass die Speicherelektrode (90) Polysilizium aufweist.
DE69133410T 1990-03-08 1991-03-06 Schichtstruktur mit einem Kontaktloch für Flossenkondensatoren in Drams und Verfahren zur Herstellung derselben Expired - Fee Related DE69133410T2 (de)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP5488390 1990-03-08
JP2054883A JPH0824170B2 (ja) 1990-03-08 1990-03-08 半導体記憶装置及びその製造方法
JP23458590 1990-09-06
JP2234585A JP2906350B2 (ja) 1990-09-06 1990-09-06 半導体記憶装置及びその製造方法
JP28337090 1990-10-23
JP2283370A JPH04158515A (ja) 1990-10-23 1990-10-23 半導体装置の製造方法
JP2283371A JPH04158569A (ja) 1990-10-23 1990-10-23 半導体記憶装置及びその製造方法
JP28337190 1990-10-23

Publications (2)

Publication Number Publication Date
DE69133410D1 DE69133410D1 (de) 2004-09-23
DE69133410T2 true DE69133410T2 (de) 2005-09-08

Family

ID=27463125

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69133410T Expired - Fee Related DE69133410T2 (de) 1990-03-08 1991-03-06 Schichtstruktur mit einem Kontaktloch für Flossenkondensatoren in Drams und Verfahren zur Herstellung derselben
DE69133534T Expired - Fee Related DE69133534T2 (de) 1990-03-08 1991-03-06 Schichtstruktur mit Kontaktöffnung und Verfahren zur Herstellung derselben

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69133534T Expired - Fee Related DE69133534T2 (de) 1990-03-08 1991-03-06 Schichtstruktur mit Kontaktöffnung und Verfahren zur Herstellung derselben

Country Status (4)

Country Link
US (4) US5705420A (de)
EP (3) EP0449000B1 (de)
KR (1) KR950014854B1 (de)
DE (2) DE69133410T2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0449000B1 (de) * 1990-03-08 2004-08-18 Fujitsu Limited Schichtstruktur mit Kontaktierungsöffnung für flossenförmige Kondensatoren in DRAMS und Methode zur Herstellung desselben
EP0782195B1 (de) * 1991-07-25 1999-10-13 Fujitsu Limited Herstellungsverfahren für Kondensator mit gestapelter Flossenstruktur und mit reduzierter Flossendicke
DE4345300B4 (de) * 1992-11-27 2005-02-10 Mitsubishi Denki K.K. Verfahren zum Herstellen einer MOS-Halbleitervorrichtung
JP2787646B2 (ja) 1992-11-27 1998-08-20 三菱電機株式会社 半導体装置の製造方法
DE4345413C2 (de) * 1992-11-27 2003-09-18 Mitsubishi Electric Corp Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierschicht, in der ein Kontaktloch gebildet ist
KR960006822B1 (ko) * 1993-04-15 1996-05-23 삼성전자주식회사 반도체장치의 미세패턴 형성방법
US6110833A (en) * 1998-03-03 2000-08-29 Advanced Micro Devices, Inc. Elimination of oxynitride (ONO) etch residue and polysilicon stringers through isolation of floating gates on adjacent bitlines by polysilicon oxidation
US5543339A (en) * 1994-08-29 1996-08-06 Motorola, Inc. Process for forming an electrically programmable read-only memory cell
US5963840A (en) * 1996-11-13 1999-10-05 Applied Materials, Inc. Methods for depositing premetal dielectric layer at sub-atmospheric and high temperature conditions
KR100233832B1 (ko) * 1996-12-14 1999-12-01 정선종 반도체 소자의 트랜지스터 및 그 제조방법
JPH11261025A (ja) * 1998-03-13 1999-09-24 Fujitsu Ltd 半導体装置の製造方法
JP2000031273A (ja) * 1998-07-13 2000-01-28 Nec Corp 半導体装置およびその製造方法
US6083790A (en) * 1999-02-11 2000-07-04 Taiwan Semiconductor Manufacturing Company Ltd. Method for making y-shaped multi-fin stacked capacitors for dynamic random access memory cells
US20040077174A1 (en) * 2002-10-18 2004-04-22 Chartered Semiconductor Manufacturing Ltd. Method for forming a high aspect ratio via
DE102004001853B3 (de) * 2004-01-13 2005-07-21 Infineon Technologies Ag Verfahren zum Herstellen von Kontaktierungsanschlüssen
US20090096003A1 (en) * 2007-10-11 2009-04-16 International Business Machines Corporation Semiconductor cell structure including buried capacitor and method for fabrication thereof
JP5348238B2 (ja) * 2009-02-25 2013-11-20 日本電気株式会社 キャパシタの製造方法、キャパシタ製造装置、キャパシタ製造プログラム及び記録媒体
KR101442373B1 (ko) * 2010-03-12 2014-09-17 가부시키가이샤 브리지스톤 규소 미립자 함유 발광체 및 규소 미립자 발광체의 제조 방법
US9117690B2 (en) * 2011-12-02 2015-08-25 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
KR101934426B1 (ko) * 2012-11-26 2019-01-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
JPS566628A (en) * 1979-06-26 1981-01-23 Hitachi Ltd Power decision signal generator circuit
JPS57199221A (en) * 1981-06-02 1982-12-07 Toshiba Corp Manufacture of semiconductor device
JPS60106163A (ja) * 1983-11-15 1985-06-11 Fujitsu Ltd 半導体装置の製造方法
JPS60224218A (ja) * 1984-04-20 1985-11-08 Toshiba Corp 半導体装置の製造方法
US4589196A (en) * 1984-10-11 1986-05-20 Texas Instruments Incorporated Contacts for VLSI devices using direct-reacted silicide
JPS61193477A (ja) * 1985-02-22 1986-08-27 Hitachi Ltd 半導体記憶装置
DE3751873T2 (de) 1986-04-09 1997-02-13 Genzyme Corp Genetisch transformierte Tiere, die ein gewünschtes Protein in Milch absondern
US4707218A (en) * 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
JPS63119239A (ja) * 1986-11-06 1988-05-23 Fujitsu Ltd 半導体装置の製造方法
EP0280587A1 (de) * 1987-01-20 1988-08-31 Thomson Components-Mostek Corporation VLSI-Verfahren unter Verwendung einer Maske mit Distanzstücken
JPS63253661A (ja) * 1987-04-10 1988-10-20 Oki Electric Ind Co Ltd 半導体記憶装置の製造方法
JPS63291437A (ja) * 1987-05-25 1988-11-29 Toshiba Corp 半導体装置
EP0750347B1 (de) 1987-06-17 2002-05-08 Fujitsu Limited Dynamisches Speicherbauteil mit wahlfreiem Zugriff und Verfahren zu seiner Herstellung
JP2627515B2 (ja) * 1987-12-10 1997-07-09 富士通株式会社 半導体記憶装置及びその製造方法
JP2642364B2 (ja) * 1987-12-03 1997-08-20 富士通株式会社 半導体記憶装置及びその製造方法
JPS6422057A (en) * 1987-07-17 1989-01-25 Matsushita Electric Ind Co Ltd Manufacture of multi-layer planar type capacitor
JP2534273B2 (ja) * 1987-09-07 1996-09-11 富士通株式会社 半導体装置
JP2772375B2 (ja) * 1987-11-25 1998-07-02 富士通株式会社 半導体記憶装置
KR910009805B1 (ko) * 1987-11-25 1991-11-30 후지쓰 가부시끼가이샤 다이나믹 랜덤 액세스 메모리 장치와 그의 제조방법
JPH01140761A (ja) * 1987-11-27 1989-06-01 Nec Corp 半導体装置
JP2590171B2 (ja) * 1988-01-08 1997-03-12 株式会社日立製作所 半導体記憶装置
JPH01189949A (ja) * 1988-01-26 1989-07-31 Fujitsu Ltd 半導体記憶装置の製造方法
US4872050A (en) * 1988-03-15 1989-10-03 Mitsubishi Denki Kabushiki Kaisha Interconnection structure in semiconductor device and manufacturing method of the same
JP2670288B2 (ja) * 1988-03-24 1997-10-29 株式会社東芝 半導体装置の製造方法
JPH01265556A (ja) * 1988-04-15 1989-10-23 Fujitsu Ltd 半導体記憶装置及びその製造方法
JP2776826B2 (ja) * 1988-04-15 1998-07-16 株式会社日立製作所 半導体装置およびその製造方法
JPH01270343A (ja) * 1988-04-22 1989-10-27 Fujitsu Ltd 半導体装置の製造方法
DE3916228C2 (de) * 1988-05-18 1995-06-22 Toshiba Kawasaki Kk Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
KR910010167B1 (ko) * 1988-06-07 1991-12-17 삼성전자 주식회사 스택 캐패시터 dram셀 및 그의 제조방법
JPH0744186B2 (ja) * 1989-03-13 1995-05-15 株式会社東芝 半導体装置の製造方法
KR900015320A (ko) * 1989-03-17 1990-10-26 정몽헌 트렌치 미세패턴 형성방법
JPH02250239A (ja) * 1989-03-23 1990-10-08 Tohoku Gakuin Univ 陰極線管
US4970562A (en) * 1989-05-22 1990-11-13 Xerox Corporation Color image processing apparatus
JPH0338061A (ja) * 1989-07-05 1991-02-19 Fujitsu Ltd 半導体記憶装置
US5279990A (en) * 1990-03-02 1994-01-18 Motorola, Inc. Method of making a small geometry contact using sidewall spacers
EP0449000B1 (de) * 1990-03-08 2004-08-18 Fujitsu Limited Schichtstruktur mit Kontaktierungsöffnung für flossenförmige Kondensatoren in DRAMS und Methode zur Herstellung desselben
KR920001760A (ko) * 1990-06-29 1992-01-30 김광호 디램셀의 적층형 캐패시터 제조방법
US5262352A (en) * 1992-08-31 1993-11-16 Motorola, Inc. Method for forming an interconnection structure for conductive layers
JP3271094B2 (ja) * 1993-07-05 2002-04-02 ソニー株式会社 積層配線基板及びその製造方法
US5874359A (en) * 1995-04-27 1999-02-23 Industrial Technology Research Institute Small contacts for ultra large scale integration semiconductor devices without separation ground rule

Also Published As

Publication number Publication date
DE69133410D1 (de) 2004-09-23
EP0764974B1 (de) 2006-06-14
US20030134470A1 (en) 2003-07-17
DE69133534D1 (de) 2006-07-27
EP0449000A3 (en) 1992-11-25
EP0764974A1 (de) 1997-03-26
EP0449000A2 (de) 1991-10-02
US6144058A (en) 2000-11-07
EP0449000B1 (de) 2004-08-18
US5705420A (en) 1998-01-06
DE69133534T2 (de) 2006-12-28
EP1465248A1 (de) 2004-10-06
KR950014854B1 (ko) 1995-12-16
US6528369B1 (en) 2003-03-04

Similar Documents

Publication Publication Date Title
DE69133410T2 (de) Schichtstruktur mit einem Kontaktloch für Flossenkondensatoren in Drams und Verfahren zur Herstellung derselben
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE4016686C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE102020111648B4 (de) Halbleiterspeichervorrichtungen
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
DE19718721C2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
EP0899790A2 (de) DRAM-Zellanordnung und Verfahren zu deren Herstellung
DE4113932A1 (de) Dram mit peripherieschaltung, in der der source-drain-verdrahtungskontakt eines mos-transistors durch eine pad-schicht klein gehalten wird und herstellungsverfahren hierfuer
DE4445796C2 (de) Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung
DE4336003A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102004030806B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE4238081A1 (en) Stacked capacitor for semiconductor DRAM storage cell - has step in upper surface of lower electrode, with field insulation film formed on silicon substrate, e.g. by LOCOS process
DE4232621C1 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
DE10109564A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE3930639C2 (de)
DE4203565A1 (de) Dram und verfahren zu dessen herstellung
DE10162905B4 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
DE19610272A1 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
EP1202333B1 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DE19750895C2 (de) Halbleitereinrichtung mit Speicherzellen und Herstellungsverfahren derselben
DE102005001904A1 (de) Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung
DE19820488A1 (de) Herstellungsverfahren einer Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee