DE19852852A1 - Lithographieverfahren zur Emitterstrukturierung von Bipolartransistoren - Google Patents
Lithographieverfahren zur Emitterstrukturierung von BipolartransistorenInfo
- Publication number
- DE19852852A1 DE19852852A1 DE1998152852 DE19852852A DE19852852A1 DE 19852852 A1 DE19852852 A1 DE 19852852A1 DE 1998152852 DE1998152852 DE 1998152852 DE 19852852 A DE19852852 A DE 19852852A DE 19852852 A1 DE19852852 A1 DE 19852852A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- auxiliary
- emitter
- auxiliary layer
- emitter window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 230000008569 process Effects 0.000 title claims abstract description 15
- 238000005530 etching Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 title claims abstract description 9
- 239000004922 lacquer Substances 0.000 title abstract 2
- 238000003631 wet chemical etching Methods 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 238000001459 lithography Methods 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 6
- 230000003667 anti-reflective effect Effects 0.000 claims description 5
- 238000011161 development Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 239000004642 Polyimide Substances 0.000 claims 2
- 229920001721 polyimide Polymers 0.000 claims 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 83
- 230000000694 effects Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 5
- 239000006117 anti-reflective coating Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000006884 silylation reaction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
Abstract
Die Erfindung bezieht sich auf ein Lithographieverfahren zur Emitterstrukturierung von Bipolartransistoren. Aufgabe der Erfindung ist es, ein Lithographieverfahren zur Emitterstrukturierung vorzuschlagen, bei dem die CD-Schwankungen der Emittergeometrie und folglich die Schwankungen des Kollektorstroms verringert und die Reproduzierbarkeit statischer und dynamischer Transistorparameter verbessert werden. Das erfindungsgemäße Verfahren basiert auf den Verfahrensschritten Abscheidung einer Hilfsschicht aus Si¶3¶N¶4¶ oder polykristallinen Si auf einem im Halbleiterprozeß bearbeiteten Si-Substrat mit Epitaxieschicht und elektrisch isolierender Emitterfensterschicht, vorzugsweise SiO¶2¶-Schicht, Herstellung einer organischen Antireflexionsschicht (BARC-Schicht) auf die Hilfsschicht, sofern die Hilfsschicht nicht selbst antireflektierend ist, Herstellung einer Fotolackschicht als Resistschicht auf die Antireflexionsschicht durch Aufschleudern und fotolithographische Strukturierung, Übertragung der Strukturen in die Antireflexionsschicht mit dem Entwicklungsprozeß oder durch einen Trockenätzprozeß, Übertragung der Strukturen durch einen Trockenätzschritt in die Hilfsschicht mit gutem Ätzstopp auf der Emitterfensterschicht, Resistentfernung und Antireflexionsschichtentfernung sowie naßchemisches Ätzen des Emitterfensters mittels Hilfsschicht, weitere übliche Verfahrensschritte zur Herstellung des Transistors.
Description
Die Erfindung bezieht sich auf ein Lithographieverfahren zur Emitterstrukturierung von
Bipolartransistoren.
Es werden hohe Anforderungen an die Reproduzierbarkeit der Emitterfläche insbesondere bei
HF-tauglichen SiGe-Heterobipolartransistoren gestellt, da Geometrieschwankungen zu
unakzeptablen Schwankungen des Kollektorstroms und des Frequenzverhaltens insbesondere
der maximalen Schwingfrequenz fmax führen. Ein großes Problem für die Reproduzierbarkeit
elektrischer Parameter von Bipolartransistoren sind sogenannte CD-Schwankungen (critical
dimension) bei der Herstellung der Emitter. Diese CD-Schwankungen entstehen durch
optische Effekte stehender Wellen und durch naßchemische Ätzung. Bei den optischen
Effekten werden die CD-Schwankungen durch die Veränderung der Energieeinkopplung
verursacht, die durch Schichtdickenänderungen des Planarisierungseffektes hervorgerufen
wird. Die Reflexionen vom Substrat und von der Grenzfläche Resist/Luft bei der
Fotolithografie führen zum Effekt der stehenden Wellen im Resist durch Interferenz der
einfallenden und der reflektierten Wellen im Resist. In Verbindung mit inhärenten
Planarisationseffekten beim Auftreten von Topographien führt dieser Effekt durch den Swing
der eingekoppelten Energie durch die Veränderung der Resistdicke zu unzulässigen
CD-Abweichungen. Ursachen der CD-Toleranzen bei der Lithographie eines realen Layouts sind
die unterschiedliche Lage der Emitter im aktiven Gebiet durch den Schaltkreisentwurf,
unterschiedliche Lage der Emitter bei Multi-Emitter-Bauelementen, Lagefehler der
Lithographie sowie nichtlineare Planarisierungseffekte.
Die bei der naßchemischen Ätzung hervorgerufenen CD-Schwankungen werden durch
schlechte bzw. unreproduzierbare Hafteigenschaften von organischen Schichten verursacht.
Eine naßchemische Ätzung ist aber zur Vermeidung von Strahlenschäden beim Trockenätzen
und wegen der Forderung nach geringen Basis-Emitter-Widerständen notwendig. Eine
naßchemische Ätzung mittels Resistmaske oder allgemein mit Masken aus organischen
Schichten verursacht im Ätzmedium eine unreproduzierbare Unterätzung und somit
CD-Schwankungen bzw. eine Ablösung dieser Schichten. Immer weniger Resists sind für
Naßprozesse geeignet, da die neuentwickelten Resists mehr und mehr nur noch für
Trockenätzprozesse eingesetzt werden.
Insbesondere im Strukturbereich < 0,5 µm können derartige Technologich nicht angewandt
werden.
Weitere bekannte Verfahren nutzen sogenannte anorganische ARC-Schichten (antireflectiv
coating). Diese Schichten müssen antireflektierend wirken, einen Ätzstopp für das
Trockenätzen dieser Schicht zur Emitterfenster-Schicht und eine Ätzselektivität zum
naßchemisch zu ätzenden Material der Emitterfenster-Schicht aufweisen sowie, falls es keine
funktionellen Schichten sind, leicht und selektiv entfernbar sein. Problematisch dabei ist
insbesondere die Realisierung der antireflektierenden Wirkung, da für die bisher zur
Verfügung stehenden Materialien eine Optimierung in Abhängigkeit des Untergrundes
aufgrund der Interferenzeffekte erfolgen muß.
Anorganische Materialien, die analoge optische Eigenschaften wie die organischen
BARC-Schichten (bottom antircflective coating) besitzen, zeigen hervorragende optische
Eigenschaften hinsichtlich der Entspiegelung. Bisher sind für die sogenannte i-Linien-
Lithographie SiOxNy:H-Schichten z. B. aus US 5,710,067 und EP 0 588 087 A2 bekannt.
Diese Schichten haben jedoch den Nachteil, daß sie in bestimmten Technologien nicht
selektiv genug entfernt werden können und der Plasmaätzstopp schwer und nur mit hohem
Aufwand zu realisieren ist. Bei einer funktionellen Nutzung der Schichten für die
Emitterstrukturierung widersprechen sich jedoch physikalisch die Forderung nach einer
geringen parasitären Kapazität und die für eine Antireflexion notwendigen hohen
Dielektrizitätskonstanten.
Weitere bekannte Verfahren wenden eine Planarisation, z. B. mittels CMP (chemical
mechanical polishing) auf die Topologien hervorgerufen durch die Isolationsgebiete vor der
Emitterstrukturierung an. Hierbei entfallen die Lithographieprobleme durch eine Topologie
(Resistplanarisierung). Für Epitaxieschichtdicken unter 30 nm ergeben sich jedoch aufgrund
des unterschiedlichen Reflexionsvermögens im Isolationsbereich im Vergleich zum aktiven
Gebiet auch Unterschiede im Effekt der stehenden Wellen bzw. in der Energieeinkopplung bei
der Resistentwicklung und somit CD-Toleranzen. Ebenso sind die Probleme des Naßätzens
analog vorhanden.
Eine weitere Möglichkeit besteht in der Anwendung des sogenannten Surface Imaging
Process, wobei bei dieser Technologie mit dem Resist ideal planarisiert wird und nur ein
oberflächennaher Bereich belichtet wird. Durch selektive Silylierung und eine nachfolgende
Trockenentwicklung erfolgt die Strukturierung des Resists. Dieser Prozeß ist ebenfalls mit
den Problemen beim Naßätzen verbunden.
Aufgabe der Erfindung ist es, ein Lithographieverfahren zur Emitterstrukturierung
vorzuschlagen, bei dem die genannten Nachteile des Standes der Technik beseitigt werden
und die CD-Schwankungen der Emittergeometrie und folglich die Schwankungen des
Kollektorstroms verringert und die Reproduzierbarkeit statischer und dynamischer
Transistorparameter verbessert werden.
Das erfindungsgemäße Verfahren basiert auf den Verfahrensschritten:
A: - Abscheidung einer Hilfsschicht aus Si3N4 oder polykristallinem Si auf einem
im Halbleiterprozeß bearbeiteten Si-Substrat mit Epitaxieschicht und elektrisch
isolierender Emitterfensterschicht, vorzugsweise SiO2-Schicht,
B: - Herstellung einer organischen Antireflexionsschicht (BARC-Schicht) auf die Hilfsschicht, sofern die Hilfsschicht nicht selbst antireflektierend ist,
C: - Herstellung einer Fotolackschicht als Resistschicht auf die Antireflexions schicht durch Aufschleudern und fotolithographische Strukturierung,
D: - Übertragung der Strukturen in die Antireflexionsschicht mit dem Entwicklungsprozeß oder durch einen Trockenätzprozeß,
E: - Übertragung der Strukturen durch einen Trockenätzschritt in die Hilfsschicht mit gutem Ätzstopp auf der Emitterfensterschicht,
F: - Resistentfernung und Antireflexionsschichtentfernung sowie naßchemisches Ätzen des Emitterfensters mittels Hilfsschicht,
G: - weitere übliche Verfahrensschritte zur Herstellung des Transistors.
B: - Herstellung einer organischen Antireflexionsschicht (BARC-Schicht) auf die Hilfsschicht, sofern die Hilfsschicht nicht selbst antireflektierend ist,
C: - Herstellung einer Fotolackschicht als Resistschicht auf die Antireflexions schicht durch Aufschleudern und fotolithographische Strukturierung,
D: - Übertragung der Strukturen in die Antireflexionsschicht mit dem Entwicklungsprozeß oder durch einen Trockenätzprozeß,
E: - Übertragung der Strukturen durch einen Trockenätzschritt in die Hilfsschicht mit gutem Ätzstopp auf der Emitterfensterschicht,
F: - Resistentfernung und Antireflexionsschichtentfernung sowie naßchemisches Ätzen des Emitterfensters mittels Hilfsschicht,
G: - weitere übliche Verfahrensschritte zur Herstellung des Transistors.
Sollte die Hilfsschicht nicht als funktionelle Schicht dienen, wird sie naßchemisch und
selektiv zum Untergrund (Basis- und Emitterfensterschicht) entfernt.
Da die Antireflexionsschichten nicht vollständig die rückreflektierte Welle auslöschen, ist es
günstig, optimierte Hilfsschichten einzusetzen. In einer vorteilhaften Ausführungsform
besteht die Hilfsschicht aus einer für die Wellenlänge der Lithographie nichttransparenten
Schicht, insbesondere aus einer polykristallinen Si-Schicht mit einer Schichtdicke von
mindestens 30 nm für die i-Linien-Fotolithografie. Diese Schichten sind optimal, wenn
zwischen der Grenzfläche, die aus der BARC-Schicht und der Hilfsschicht gebildet wird,
minimale Reflexionen auftreten sollen, d. h. die Brechzahldifferenz minimiert werden soll.
In einer weiteren vorteilhaften Ausführungsform besteht die Hilfsschicht aus einer für die
Wellenlänge der Lithographie transparenten Schicht, insbesondere aus einer Si3N4-Schicht.
Diese Schicht sollte aus interferenzoptischer Sicht durch Berechnungen optimiert werden.
Optimale Schichtdicken ergeben sich für die Reflexionsminima der in den Resist
rücklaufenden Wellen periodische somit nach der Formel λ/2nSi3 N4 zu 70 nm, 156 nm, 243 nm
usw. (i-Linie: λ = 365 nm).
Bei der Anwendung von BARC-Schichten ergibt sich weiterhin das Problem, daß diese
Schichten bei einer nachfolgenden naßchemischen Ätzung nicht bzw. nur unzureichend
haften. Somit kommt es zu Unterätzungen und zu Abhebungen der Ätzmaske. Dies wird
durch die Hilfsschicht ebenfalls verhindert. Somit können alle Vorteile der BARC-Schicht,
nämlich die einfache Entfernbarkeit, die relative Unabhängigkeit vom Substrat und gute
optische Eigenschaften genutzt werden.
Mit dem Ziel der Entwicklung eines kostengünstigen Transistors ist es erforderlich, die
Hilfsschicht funktionell einzubinden. Beispielsweise läßt sich die Hilfsschicht, insbesondere
eine Si3N4-Schicht, als Oxidationsmaske für Oxidationen vor oder nach der
Emitterstrukturierung verwenden.
In einer zweiten Ausführungsform wird die Hilfsschicht, insbesondere eine Schicht aus
Materialien mit niedrigem ε-Wert, insbesondere Spin-On-Glas (SOG) aus Silicat, Siloxan,
Silsesquioxan oder Polyamid zur Verringerung der Basis-Emitter-Kapazität eingesetzt.
In einer weiteren Ausführungsform wird die Hilfsschicht, insbesondere eine polykristalline
Si-Schicht, als Stufe für eine Spacerbildung mit Ätzstopp auf der Emitterfensterschicht
verwendet.
Weiterhin liegt es im Bereich der Erfindung, die Hilfsschicht als Ätzstopp einzusetzen. Eine
polykristalline Si-Schicht dient beispielsweise als Ätzstopp für eine SiO2-RIE-Schicht.
Eine letzte Anwendungsmöglichkeit der Hilfsschicht sind Widerstände. Beispielsweise läßt
sich eine entsprechend dotierte polykristalline Si-Schicht nach entsprechender Kontaktierung
als Widerstand einsetzen.
Die Merkmale der Erfindung gehen außer aus den Ansprüchen auch aus der Beschreibung und
den Zeichnungen hervor, wobei die einzelnen Merkmale jeweils für sich allein oder zu
mehreren in Form von Unterkombinationen schutzfähige Ausführungen darstellen, für die hier
Schutz beansprucht wird. Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen
dargestellt und wird im folgenden näher erläutert.
Die Zeichnungen Fig. 1 bis 4 zeigen den Herstellungsprozeß eines Transistors in
verschiedenen Stadien.
In Fig. 1 ist ein Si-Substrat 1, eine SiO2-Feldisolationsschicht 2, eine Epitaxieschicht in Form
einer Si/SiGe-Schicht 3 und eine aus SiO2 bestehende Emitterfensterschicht 4 dargestellt, die
in bekannter Weise hergestellt wurden. Anschließend wird eine Hilfsschicht 5 aus
polykristallinem Silizium abgeschieden und danach eine organische Antireflexionsschicht 6
(BARC-Schicht) auf der Hilfsschicht 5 hergestellt. Jetzt erfolgt die Herstellung einer
Fotolackschicht als Resistschicht 7 auf die Antireflexionsschicht 6 durch Aufschleudern und
fotolithographische Strukturierung. Die Übertragung der Strukturen in die
Antireflexionsschicht 6 erfolgt in diesem Ausführungsbeispiel durch einen Trockenätzprozeß,
es ist aber auch möglich, die Strukturen mit der Entwicklung der Resistschicht 7 zu
übertragen.
In Fig. 2 ist dargestellt, wie anschließend die Strukturen durch einen Trockenätzschritt in die
Hilfsschicht 5 mit gutem Ätzstopp auf der Emitterfensterschicht 4 übertragen werden.
In Fig. 3 wurden die Resistschicht 7 und die Antireflexionsschicht 6 entfernt und das
Emitterfenster 8 naßchemisch mittels Hilfsschicht 5 geätzt.
Abschließend erfolgen, wie in Fig. 4 dargestellt, die Entfernung der Hilfsschicht 5, die
Beschichtung mit einer polykristallinen Siliziumschicht und die Strukturierung des Emitters 9
aus dieser polykristallinen Siliziumschicht sowie weitere bekannte Verfahrensschritte bis zur
Fertigstellung des Transistors. Im allgemeinen sollte aber aus ökonomischen Gründen die
Hilfsschicht 5 nicht entfernt, sondern als funktionelle Schicht verwendet werden.
In der vorliegenden Erfindung wurde anhand eines konkreten Ausführungsbeispiels ein
Lithographieverfahren zur Emitterstrukturierung erläutert. Es sei aber vermerkt, daß die
vorliegende Erfindung nicht auf die Einzelheiten der Beschreibung im Ausführungsbeispiel
eingeschränkt ist, da im Rahmen der Patentansprüche Änderungen und Abwandlungen
beansprucht werden.
Claims (17)
1. Lithographieverfahren zur Emitterstrukturierung von Bipolartransistoren
gekennzeichnet durch die Verfahrensschritte:
- A: - Abscheidung einer Hilfsschicht (5) auf einem im Halbleiterprozeß bearbeiten Si-Substrat (1) mit Epitaxieschicht als Basisschicht (3) und Emitterfensterschicht (4),
- B: - Herstellung einer organischen Antireflexionsschicht (6) (BARC-Schicht) auf die Hilfsschicht (5), sofern die Emitterfensterschicht (4) nicht selbst antireflektierend ist,
- C: - Herstellung einer Fotolackschicht als Resistschicht (7) auf die Antireflexions schicht (6) durch Aufschleudern und fotolithographische Strukturierung,
- D: - Übertragung der Strukturen in die Antireflexionsschicht (6),
- E: - Übertragung der Strukturen durch einen Trockenätzschritt in die Hilfsschicht (5) mit gutem Ätzstopp auf der Emitterfensterschicht (4),
- F: - Entfernung der Resistschicht (7) und der organischen Antireflexionsschicht (6) sowie naßchemisches Ätzen des Emitterfensters (8) mittels Hilfsschicht (5) und
- G: - weitere übliche Verfahrensschritte zur Herstellung des Transistors.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß im Verfahrensschritt A eine
Hilfsschicht (5) aus Si3N4, amorphem oder polykristallinem Silizium abgeschieden
wird.
3. Verfahren nach Anspruch 1 oder 2 dadurch gekennzeichnet, daß als Epitaxieschicht
eine Basisschicht (3) aus Si oder SiGe und als Emitterfensterschicht (4) eine
SiO2-Schicht verwendet wird.
4. Verfahren nach Anspruch 1 oder 2 dadurch gekennzeichnet, daß als
Emitterfensterschicht (4) ein Material mit niedrigem ε-Wert, insbesondere
Spin-On-Glas aus Silikat, Siloxan, Silsesquioxan oder Polyimid verwendet wird.
5. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß im Verfahrensschritt D die Übertragung der Strukturen in die
Antireflexionsschicht (6) mit dem Entwicklungsprozeß oder durch einen
Trockenätzprozeß erfolgt.
6. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß im Verfahrensschritt F die Entfernung der Resistschicht (7) und
der organischen Antireflexionsschicht (6) vor dem naßchemischen Ätzen des
Emitterfensters (8) mittels Hilfsschicht (5) erfolgt.
7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet,
daß im Verfahrensschritt F die Entfernung der Resistschicht (7) und der organischen
Antireflexionsschicht (6) nach dem naßchemischen Ätzen des Emitterfensters (8)
mittels Hilfsschicht (5) erfolgt.
8. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß die Hilfsschicht (5) im Verfahrensschritt G naßchemisch und
selektiv zum Untergrund, bestehend aus Basisschicht (3) und Emitterfensterschicht (4),
entfernt wird.
9. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß im Verfahrensschritt B eine Hilfsschicht (5) aus einer für die
Wellenlänge der Lithographie nichttransparenten Schicht, insbesondere einer amorphen
oder polykristallinen Si-Schicht mit einer Schichtdicke von mindestens 30 nm
hergestellt wird.
10. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß im Verfahrensschritt B eine Hilfsschicht (5) aus einer für die
Wellenlänge der Lithographie transparenten Schicht, insbesondere aus einer
Si3N4-Schicht besteht.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die im Verfahrensschritt B
hergestellte Hilfsschicht (5) eine optimale Schichtdicke aufweist, die sich für die
Reflexionsminima der in den Resist rücklaufenden Wellen periodisch nach der Formel
λ/2n (n = Brechzahl der Hilfsschicht (5), λ = Wellenlänge) ergibt.
12. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß die Hilfsschicht (5), insbesondere eine Si3N4-Schicht, als
Oxidationsmaske für Oxidationen vor oder nach der Emitterstrukturierung verwendet
wird.
13. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß die Hilfsschicht (5), insbesondere Spin-On-Glas aus Silikat,
Siloxan, Silsesquioxan oder Polyimid beinhaltend, zur Verringerung der Basis-Emitter-
Kapazität verwendet wird.
14. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß die Hilfsschicht (5), insbesondere eine polykristalline Si-Schicht,
als Stufe für eine Spacerbildung verwendet wird.
15. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß die Hilfsschicht (5), insbesondere eine polykristalline Si-Schicht
zwecks gutem Ätzstopp, auf SiO2 verwendet wird.
16. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß die Hilfsschicht (5), insbesondere eine entsprechend dotierte
polykristalline Si-Schicht als Widerstand verwendet wird.
17. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß die Hilfsschicht (5), insbesondere eine amorphe oder
polykristalline Si-Schicht als Keimschicht für die Herstellung des Emitters (9)
verwendet wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1998152852 DE19852852A1 (de) | 1998-11-11 | 1998-11-11 | Lithographieverfahren zur Emitterstrukturierung von Bipolartransistoren |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1998152852 DE19852852A1 (de) | 1998-11-11 | 1998-11-11 | Lithographieverfahren zur Emitterstrukturierung von Bipolartransistoren |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19852852A1 true DE19852852A1 (de) | 2000-05-18 |
Family
ID=7887991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1998152852 Withdrawn DE19852852A1 (de) | 1998-11-11 | 1998-11-11 | Lithographieverfahren zur Emitterstrukturierung von Bipolartransistoren |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19852852A1 (de) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6818520B1 (en) * | 2002-02-04 | 2004-11-16 | Newport Fab, Llc Dba Jazz Semiconductor | Method for controlling critical dimension in an HBT emitter |
| US7678462B2 (en) | 1999-06-10 | 2010-03-16 | Honeywell International, Inc. | Spin-on-glass anti-reflective coatings for photolithography |
| US8344088B2 (en) | 2001-11-15 | 2013-01-01 | Honeywell International Inc. | Spin-on anti-reflective coatings for photolithography |
| US8557877B2 (en) | 2009-06-10 | 2013-10-15 | Honeywell International Inc. | Anti-reflective coatings for optically transparent substrates |
| US8864898B2 (en) | 2011-05-31 | 2014-10-21 | Honeywell International Inc. | Coating formulations for optical elements |
| US9069133B2 (en) | 1999-06-10 | 2015-06-30 | Honeywell International Inc. | Anti-reflective coating for photolithography and methods of preparation thereof |
| US10544329B2 (en) | 2015-04-13 | 2020-01-28 | Honeywell International Inc. | Polysiloxane formulations and coatings for optoelectronic applications |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1439153A (en) * | 1972-08-23 | 1976-06-09 | Hewlett Packard Co | Semiconductor devices |
| DE2911503A1 (de) * | 1979-03-23 | 1980-09-25 | Siemens Ag | Verfahren zur herstellung von strukturen aus positiv-photolackschichten ohne stoerende interferenzeffekte |
| DD234316A1 (de) * | 1985-01-30 | 1986-03-26 | Ilmenau Tech Hochschule | Antireflexionsschichtsysteme mit absorbierenden komponenten fuer die fotolithografische strukturuebertragung |
| DE3435750A1 (de) * | 1984-09-28 | 1986-04-10 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum erzielen einer konstanten masshaltigkeit von leiterbahnen in integrierten schaltkreisen |
| WO1990003598A1 (en) * | 1988-09-28 | 1990-04-05 | Brewer Science, Inc. | Multifunctional photolithographic compositions |
| EP0379604A1 (de) * | 1989-01-23 | 1990-08-01 | Siemens Aktiengesellschaft | Verfahren zum Herstellen einer Siliziumnitridschicht, wie sie als Antireflexschicht in Photolithographieprozessen bei der Herstellung hochintegrierter Halbleiterschaltungen verwendet wird |
| US5117271A (en) * | 1990-12-07 | 1992-05-26 | International Business Machines Corporation | Low capacitance bipolar junction transistor and fabrication process therfor |
| EP0573212A2 (de) * | 1992-06-03 | 1993-12-08 | AT&T Corp. | Ätzverfahren für eine antireflektierende Beschichtung |
| DE4231312A1 (de) * | 1992-09-18 | 1994-03-24 | Siemens Ag | Antireflexschicht und Verfahren zur lithografischen Strukturierung einer Schicht |
| US5378659A (en) * | 1993-07-06 | 1995-01-03 | Motorola Inc. | Method and structure for forming an integrated circuit pattern on a semiconductor substrate |
| WO1996017376A1 (en) * | 1994-11-29 | 1996-06-06 | Advanced Micro Devices, Inc. | Structure and method for exposing photoresist |
| US5580701A (en) * | 1994-06-16 | 1996-12-03 | United Microelectronics Corporation | Process for elimination of standing wave effect of photoresist |
| WO1997012389A1 (en) * | 1995-09-29 | 1997-04-03 | Analog Devices, Incorporated | Double-spacer technique for forming a bipolar transistor with a very narrow emitter |
| DE19643903A1 (de) * | 1995-12-20 | 1997-06-26 | Korea Electronics Telecomm | Verfahren zur Herstellung eines Bipolartransistors mit Heteroübergang |
| US5674356A (en) * | 1994-04-05 | 1997-10-07 | Sony Corporation | Method for forming a semiconductor device in which an anti reflective layer is formed by varying the composition thereof |
| EP0810645A2 (de) * | 1996-05-13 | 1997-12-03 | Trw Inc. | Verfahren zur Herstellung eines Heterobipolartransistors mittels zweischichtiger Photolacks |
| EP0818810A2 (de) * | 1996-07-10 | 1998-01-14 | Trw Inc. | Verfahren zur Herstellung von Heteroübergang-Bipolartransistoren mit hoher Verstärkung |
-
1998
- 1998-11-11 DE DE1998152852 patent/DE19852852A1/de not_active Withdrawn
Patent Citations (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1439153A (en) * | 1972-08-23 | 1976-06-09 | Hewlett Packard Co | Semiconductor devices |
| DE2911503A1 (de) * | 1979-03-23 | 1980-09-25 | Siemens Ag | Verfahren zur herstellung von strukturen aus positiv-photolackschichten ohne stoerende interferenzeffekte |
| DE3435750A1 (de) * | 1984-09-28 | 1986-04-10 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum erzielen einer konstanten masshaltigkeit von leiterbahnen in integrierten schaltkreisen |
| DD234316A1 (de) * | 1985-01-30 | 1986-03-26 | Ilmenau Tech Hochschule | Antireflexionsschichtsysteme mit absorbierenden komponenten fuer die fotolithografische strukturuebertragung |
| WO1990003598A1 (en) * | 1988-09-28 | 1990-04-05 | Brewer Science, Inc. | Multifunctional photolithographic compositions |
| EP0379604A1 (de) * | 1989-01-23 | 1990-08-01 | Siemens Aktiengesellschaft | Verfahren zum Herstellen einer Siliziumnitridschicht, wie sie als Antireflexschicht in Photolithographieprozessen bei der Herstellung hochintegrierter Halbleiterschaltungen verwendet wird |
| US5117271A (en) * | 1990-12-07 | 1992-05-26 | International Business Machines Corporation | Low capacitance bipolar junction transistor and fabrication process therfor |
| EP0573212A2 (de) * | 1992-06-03 | 1993-12-08 | AT&T Corp. | Ätzverfahren für eine antireflektierende Beschichtung |
| DE4231312A1 (de) * | 1992-09-18 | 1994-03-24 | Siemens Ag | Antireflexschicht und Verfahren zur lithografischen Strukturierung einer Schicht |
| US5747388A (en) * | 1992-09-18 | 1998-05-05 | Siemens Aktiengesellschaft | Antireflection layer and process for lithographically structuring a layer |
| US5639687A (en) * | 1993-07-06 | 1997-06-17 | Motorola Inc. | Method for forming an integrated circuit pattern on a semiconductor substrate using silicon-rich silicon nitride |
| US5378659A (en) * | 1993-07-06 | 1995-01-03 | Motorola Inc. | Method and structure for forming an integrated circuit pattern on a semiconductor substrate |
| US5674356A (en) * | 1994-04-05 | 1997-10-07 | Sony Corporation | Method for forming a semiconductor device in which an anti reflective layer is formed by varying the composition thereof |
| US5831321A (en) * | 1994-04-05 | 1998-11-03 | Sony Corporation | Semiconductor device in which an anti-reflective layer is formed by varying the composition thereof |
| US5580701A (en) * | 1994-06-16 | 1996-12-03 | United Microelectronics Corporation | Process for elimination of standing wave effect of photoresist |
| WO1996017376A1 (en) * | 1994-11-29 | 1996-06-06 | Advanced Micro Devices, Inc. | Structure and method for exposing photoresist |
| WO1997012389A1 (en) * | 1995-09-29 | 1997-04-03 | Analog Devices, Incorporated | Double-spacer technique for forming a bipolar transistor with a very narrow emitter |
| DE19643903A1 (de) * | 1995-12-20 | 1997-06-26 | Korea Electronics Telecomm | Verfahren zur Herstellung eines Bipolartransistors mit Heteroübergang |
| EP0810645A2 (de) * | 1996-05-13 | 1997-12-03 | Trw Inc. | Verfahren zur Herstellung eines Heterobipolartransistors mittels zweischichtiger Photolacks |
| EP0818810A2 (de) * | 1996-07-10 | 1998-01-14 | Trw Inc. | Verfahren zur Herstellung von Heteroübergang-Bipolartransistoren mit hoher Verstärkung |
Non-Patent Citations (5)
| Title |
|---|
| CIRELLI,R.A., et.al.: A multilayer inorganic antireflective system for use in 248 nm deep ultraviolet lithography. In: J. Vac. Sci. Technol. B 14 (6), Nov./Dec. 1996, S.4229-4233 * |
| GOCHO,Tetsuo, et.al.: Chemical Vapor Deposition of Anti-Reflective Layer Film for Excimer Laser Lithography. In: Jpn. J. Appl. Phys., Vol.33, 1994, S.486-490 * |
| HAFIZI,Madjid: New Submicron HBT IC Technology Demonstrates Ultra-Fast, Low-Power Integrated Circuits. In: IEEE Transactions On Electron Devices, Vol.45, No.9, Sep. 1998, S.1862-1868 * |
| MIMURA,Yoshiaki, et.al.: A Silicon Oxide Antireflective Layer For Optical Lithography Using Electron Cyclotron Resonance Plasma Deposition. In: Jpn. J. Appl. Phys., Vol.35, 1996, S.2863-2869 * |
| NAKAMURA,Tohru, NISHIZAWA,Hirotaka: Recent Progress in Bipolar Transistor Technology. In: IEEE Transactions On Electron Devices, Vol.42, * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7678462B2 (en) | 1999-06-10 | 2010-03-16 | Honeywell International, Inc. | Spin-on-glass anti-reflective coatings for photolithography |
| US9069133B2 (en) | 1999-06-10 | 2015-06-30 | Honeywell International Inc. | Anti-reflective coating for photolithography and methods of preparation thereof |
| US8344088B2 (en) | 2001-11-15 | 2013-01-01 | Honeywell International Inc. | Spin-on anti-reflective coatings for photolithography |
| US6818520B1 (en) * | 2002-02-04 | 2004-11-16 | Newport Fab, Llc Dba Jazz Semiconductor | Method for controlling critical dimension in an HBT emitter |
| US8557877B2 (en) | 2009-06-10 | 2013-10-15 | Honeywell International Inc. | Anti-reflective coatings for optically transparent substrates |
| US8784985B2 (en) | 2009-06-10 | 2014-07-22 | Honeywell International Inc. | Anti-reflective coatings for optically transparent substrates |
| US8864898B2 (en) | 2011-05-31 | 2014-10-21 | Honeywell International Inc. | Coating formulations for optical elements |
| US10544329B2 (en) | 2015-04-13 | 2020-01-28 | Honeywell International Inc. | Polysiloxane formulations and coatings for optoelectronic applications |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112012005734B4 (de) | Lithographieprozess und Lithographische Struktur mit doppelter Hartmaske | |
| DE10207131B4 (de) | Verfahren zur Bildung einer Hartmaske in einer Schicht auf einer flachen Scheibe | |
| EP1444724B1 (de) | Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte | |
| DE102007028800B4 (de) | Maskensubstrat, Photomaske und Verfahren zur Herstellung einer Photomaske | |
| DE112005000394B4 (de) | Halbleiterbauelement mit Mehrgatestruktur und Verfahren zu seiner Herstellung | |
| US20110159691A1 (en) | Method for fabricating fine patterns of semiconductor device utilizing self-aligned double patterning | |
| DE102016118062B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit einem nichtflüchtigen Speicher und einer Logikschaltung | |
| DE102010000033A1 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
| EP0453644B1 (de) | Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern | |
| DE102017116221A1 (de) | Halbleiter-Bauelement und Verfahren zu dessen Herstellung | |
| DE4404757A1 (de) | Verfahren zur Herstellung eines einem Graben benachbarten Diffusionsgebietes in einem Substrat | |
| DE102019204967A1 (de) | Angeschrägte Austauschgatestrukturen | |
| DE19852852A1 (de) | Lithographieverfahren zur Emitterstrukturierung von Bipolartransistoren | |
| DE102013108872B4 (de) | Fotomasken für extrem ultraviolettes Licht (EUV) sowie Herstellungsverfahren dieser | |
| EP0656651A2 (de) | Verfahren zur Herstellung einer integrierten Schaltungsanordnung | |
| EP0637062A2 (de) | Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM | |
| DE102013112137A1 (de) | Verfahren zum Verarbeiten eines Dies | |
| JP3313776B2 (ja) | 半導体素子の微細パターンの形成方法 | |
| EP0012863A2 (de) | Verfahren zur Herstellung von Halbleiteranordnungen mit herabgesetzter parasitärer Kapazität | |
| WO2005045941A2 (de) | Verfahren zur herstellung einer antireflektierenden oberfläche auf optischen integrierten schaltkreisen | |
| WO1999016125A1 (de) | Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat | |
| DE4442648A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE112006002971B4 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
| EP1347264B1 (de) | Verfahren zur Herstellung eines SPM-Sensors | |
| DE10213082B4 (de) | MOS-Transistor und Verfahren zu seiner Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8139 | Disposal/non-payment of the annual fee |