DE3587617T2 - Verfahren zur herstellung von bipolaren halbleiteranordnungen. - Google Patents

Verfahren zur herstellung von bipolaren halbleiteranordnungen.

Info

Publication number
DE3587617T2
DE3587617T2 DE85903877T DE3587617T DE3587617T2 DE 3587617 T2 DE3587617 T2 DE 3587617T2 DE 85903877 T DE85903877 T DE 85903877T DE 3587617 T DE3587617 T DE 3587617T DE 3587617 T2 DE3587617 T2 DE 3587617T2
Authority
DE
Germany
Prior art keywords
film
polycrystalline silicon
base region
emitter
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE85903877T
Other languages
English (en)
Other versions
DE3587617D1 (de
Inventor
Norio Hasegawa
Hirotaka Nishizawa
Shinji Okazaki
Kazuhiko Sagara
Toshihiko Takakura
Yoichi Tamaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of DE3587617D1 publication Critical patent/DE3587617D1/de
Publication of DE3587617T2 publication Critical patent/DE3587617T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/98—Utilizing process equivalents or options

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

    Technisches Gebiet:
  • Diese Erfindung betrifft allgemein ein Verfahren zum Herstellen eines Halbleiterbauelements, spezieller ein Verfahren zum einfachen Herstellen eines Halbleiterbauelements, mit dem ein bipolares Halbleiterbauelement mit hoher Pakkungsdichte hergestellt werden kann.
    • Hintergrund-Stand der Technik:
  • Viele Verfahren zum Herstellen bipolarer Halbleiterbauelemente wurden bis zu diesem Tag vorgeschlagen, um die Betriebsgeschwindigkeit und die Packungsdichte der Bauelemente zu erhöhen, was im Stand der Technik wohlbekannt ist.
  • Zum Beispiel wurde ein Verfahren vorgeschlagen, das einen Basiskontakt und einen Emitter durch Selbstausrichtung ausbildet, um die Packungsdichte zu verbessern (T. Sakai et al, JJAP, Bd. 20-1, 155, 1981).
  • Da der Basiskontakt und der Emitter, wie oben angegeben, durch Selbstausrichtung ausgebildet werden können, weist dieses Verfahren ein kennzeichnendes Merkmal dahingehend auf, daß ein Bipolartransistor mit extrem kleiner besetzter Fläche, jedoch mit hohem Leistungsvermögen ohne Verwendung feiner Lithographie erhalten werden kann.
  • Jedoch ist dieses Verfahren nicht ohne Nachteile, und zwar dahingehend, daß der Herstellprozeß kompliziert ist und daß bipolare Transistoren mit gleichförmigen Eigenschaften nicht auf einfache Weise hergestellt werden können, da die Wahrscheinlichkeit von Veränderungen des Emitterbereichs besteht. Daher war ein Verfahren erwünscht, das auf einfachere und leichtere Weise ausgeübt werden kann.
  • JP-A-59-105363 offenbart ein Verfahren zum Herstellen eines bipolaren Halbleiterbauelements, das Verfahrensschritte beinhaltet, die den Schritten (a) bis (c) sowie (g) bis (k) ähnlich sind, wie sie in Anspruch 1 definiert sind. Beim Stand der Technik wird der Basisbereich jedoch in einem späteren Stadium ausgebildet. Ferner wird bei dem bekannten Prozeß nach dem Abscheiden eines polykristallinen Siliziumfilms auf einem Substrat und dem Ausbilden eines Lochs im Film zum Festlegen eines Bereichs, in dem das Halbleiterbauelement auszubilden ist, ein zweites Loch zum Kontaktieren des Basisbereichs mit Schritten hergestellt, die das Ausrichten einer Maske in bezug auf das erste Loch erfordern und zu denen ferner das Ausfüllen des zweiten Lochs mit Polysilizium und ein anschließendes Polieren des Siliziumbereichs gehören.
  • Es ist eine Aufgabe der Erfindung, ein Verfahren zum Herstellen eines bipolaren Halbleiterbauelements anzugeben, das die Schwierigkeiten vermeidet, wie sie bei den oben beschriebenen Verfahren aus dem Stand der Technik auftreten, und das es erlaubt, bipolare Halbleiterbauelemente mit hoher Packungsdichte mit hoher Ausbeute herzustellen.
  • Diese Aufgabe wird durch das in Anspruch 1 dargelegte Verfahren gelöst.
  • Im Gegensatz zu dem aus JP-A-59-105363 bekannten Verfahren verwendet der erfindungsgemäße Prozeß Schritte, die für sich beim Herstellen von Halbleiterbauelementen üblich sind, ohne daß eine neue Ausrichtung zwischen zwei aufeinanderfolgenden Masken erforderlich ist und ohne daß es auf einen Polierschritt angewiesen ist.
  • Bei einem bevorzugten Ausführungsbeispiel der Erfindung wird die folgende Lithographietechnik verwendet.
  • Ein Film, dessen Löslichkeit sich ändert, wenn er mit Licht, einem Elektronenstrahl oder Röntgenstrahlen bestrahlt wird (d. h. ein Resistfilm), wird auf die gesamte Oberfläche eines zu bearbeitenden Materials, wie ein Halbleitersubstrat, einen isolierenden Film, einen Metallfilm oder einen polykristallinen Siliziumfilm aufgetragen, und das Licht, der Elektronenstrahl oder die Röntgenstrahlen werden dann selektiv auf gewünschte Abschnitte des Resistfilms eingestrahlt, um die Löslichkeit der bestrahlten Abschnitte zu ändern. Wenn der Resist vom Negativtyp ist, sinkt die Löslichkeit der bestrahlten Abschnitte, während sie dann, wenn er vom positiven Typ ist, zunimmt.
  • Diejenigen Abschnitte des Resistfilms, die hohe Löslichkeit aufweisen, werden durch Entwicklung beseitigt, und die freigelegten Abschnitte des zu bearbeitenden Materials werden geätzt.
  • Auf diese Weise können die gewünschten Abschnitte des zu bearbeitenden Materials selektiv geätzt werden, und es kann ein gewünschtes Muster ausgebildet werden.
  • Ein Verfahren, bei dem Licht eingestrahlt wird, um die Löslichkeit eines Resistfilms zu ändern, wird als "Photolithographie" bezeichnet. Auf ähnliche Weise werden entsprechend Verfahren, bei denen ein Elektronenstrahl oder Röntgenstrahlen eingestrahlt werden, als "Elektronenstrahllithographiell bzw. "Röntgenlithographie" bezeichnet.
    • Kurze Beschreibung der Zeichnungen
  • Fig. 1 ist ein Prozeßablaufdiagramm, das ein Verfahren zum Herstellen eines bipolaren Halbleiterbauelements zeigt;
  • Fig. 2, 3 und 4 sind ein Querschnitt, eine Draufsicht bzw. ein Diagramm, die zum Erläutern der Positionsabweichung eines Emitters von Nutzen sind;
  • Fig. 5 ist ein Prozeßablaufdiagramm, das ein anderes Ausführungsbeispiel der Erfindung zeigt; und
  • Fig. 6 ist ein Querschnitt, der ein anderes Ausführungsbeispiel der Erfindung zeigt.
    • Beispiel 1
  • Gemäß den Fig. 1(a) bis 1(f) wird eine vergrabene Kollektorschicht 2 vom Leitungstyp, der demjenigen eines Siliziumsubstrats 1 entgegengesetzt ist, durch bekannte Verfahren auf der Oberfläche des Siliziumsubstrats 1 ausgebildet, wie dies in Fig. 1(a) dargestellt ist, und dann wird auf der Substratoberfläche eine 1 um dicke Siliziumepitaxieschicht 3 ausgebildet, deren Leitungstyp demjenigen des Siliziumsubstrats 1 entgegengesetzt ist.
  • Durch thermische Oxidation wird auf der Oberfläche der Siliziumepitaxieschicht 3 ein SiO&sub2;-Film 4 ausgebildet, und auf diesem wird mit der bekannten CVD-Technik ein Si&sub3;N&sub4;-Film 5 abgeschieden. Nichterforderliche Abschnitte werden selektiv durch Photoätzen entfernt, wodurch isolierte Muster gebildet werden, die aus den laminierten Si&sub3;N&sub4;/SiO&sub2;-Filmen 4, 5 bestehen.
  • Die Oberfläche des freigelegten Abschnitts der Epitaxieschicht 3 wird mit einer Dicke im Bereich von 0,3 bis 0,5 um durch Ätzen entfernt, und dann wird eine thermische Oxidationsbehandlung unter Verwendung des oben genannten Si&sub3;N&sub4;- Films 5 als Maske ausgeführt, um einen etwa 1 um dicken Oxidisolierfilm 6 auszubilden, wie dies in Fig. l(b) dargestellt ist. Danach werden der restliche Si&sub3;N&sub4;-Film 5 und der SiO&sub2;-Film 4 entfernt.
  • Nachdem ein fremdstoffdotierter Bereich 7 für einen externen Kollektor durch selektives Eindotieren eines Fremdstoffs desselben Leitungstyps, wie ihn die vergrabene Kollektorschicht 2 aufweist, ausgebildet wurde, wird ein 30 bis 60 nm dicker Siliziumdioxid (SiO&sub2;)-Film 8 erneut durch thermische Oxidation auf der Oberfläche der Epitaxieschicht 3 ausgebildet, und dann wird Ionenimplantation unter Verwendung des Resistfilms 9 als Maske ausgeführt, um eine Basis 10 auszubilden, die den Leitungstyp aufweist, der demjenigen der Epitaxieschicht 3 entgegengesetzt ist.
  • Nachdem der Resistfilm 9 entfernt ist, wird ein Si&sub3;N&sub4;-Film 11 auf der gesamten Oberfläche ausgebildet, wie dies in Fig. 1(c) dargestellt ist, und gewünschte Abschnitte werden selektiv durch Photoätzen entfernt, um ein Kontaktloch 12 für eine externe Basis auszubilden. In diesem Fall ist es möglich, eine gewöhnliche Photolithographietechnik unter Verwendung von Ultraviolettstrahlen zu verwenden, wenn jedoch die gewünschten Abschnitte des Si&sub3;N&sub4;-Films 11 selektiv durch Elektronenstrahllithographie entfernt werden, kann ein extrem feines Kontaktloch 12 ausgebildet werden, das weniger als etwa 0,5 um breit ist.
  • Nachfolgend wird ein polykristalliner Siliziumfilm 13 ausgebildet, wie dies in Fig. 1(d) dargestellt ist, und ein Fremdstoff mit demselben Leitungstyp wie dem der Basis 10 wird eindotiert. Anschließend wird derjenige Abschnitt, in dem der Emitter auszubilden ist, selektiv geätzt und entfernt, und ein Emitterloch 14 wird ausgebildet. Übrigens werden diejenigen Abschnitte des polykristallinen Siliziumfilms 13, die für die externe Basis nicht erforderlich sind, in diesem Fall gleichzeitig geätzt und entfernt. Wenn die bekannte Elektronenstrahllithographie auf dieselbe Weise verwendet wird wie im Fall für das Kontaktloch der externen Basis, kann ein extrem feines Emitterloch ausgebildet werden, das weniger als etwa 0,5 um breit ist. Das heißt, daß nach dem Ausbilden eines Resistfilms auf der gesamten Oberfläche gewünschte Abschnitte bestrahlt und dann entwickelt werden, und der freigelegte polykristalline Siliziumfilm entfernt wird. Es ist offensichtlich, daß bei dieser Behandlung übliche Photolithographie verwendet werden kann.
  • Danach wird, wie dies in Fig. 1(e) dargestellt ist, die Oberfläche des polykristallinen Siliziumfilms 13 oxidiert, um einen SiO&sub2;-Film 15 auszubilden. Die oben beschriebenen freigelegten Abschnitte des Si&sub3;N&sub4;-Films und des SiO&sub2;-Films werden dann gerichtet durch reaktives Ionenätzen unter Verwendung eines Resistfilms 16 mit einem Loch, das etwas größer ist als das Loch 14 geätzt, wodurch ein Emitterkontaktloch 17 gebildet wird.
  • Wie in Fig. 1(f) dargestellt, wird innerhalb des Emitterlochs 17 ein polykristalliner Siliziumfilm 18 zum Ausbilden eines Emitters ausgebildet, in den große Mengen eines Fremdstoffs eindotiert sind, dessen Leitungstyp demjenigen der Basis entgegengesetzt ist, und dann wird dieser Film erhitzt, um den Fremdstoffin den polykristallinen Siliziumfilm 18 unter dem Basisbereich 10 einzudiffundieren, um dadurch einen Emitter 19 auszubilden. In diesem Fall wird der in der externen Basis 13 enthaltene Fremdstoff, der denselben Leitungstyp aufweist wie die Basis 10, gleichzeitig in die Epitaxieschicht 3 eindiffundiert, wodurch eine veredelte Basisschicht 20 mit hoher Fremdstoffkonzentration gebildet wird. Daher kann die elektrische Verbindung zwischen dem internen Basisbereich 10 und dem polykristallinen Siliziumfilm (externe Basis) zuverlässig erstellt werden.
  • Schließlich werden eine Basiselektrode 21, eine Emitterelektrode 22 und eine Kollektorelektrode 23 ausgebildet, um einen bipolaren Transistor zu vervollständigen.
  • Schwankungen der Emitterabmessung bei auf diese Weise hergestellten Bipolartransistoren betragen etwa 5%. Die Schwankung der Emitterabmessung bei herkömmlichen Bipolartransistoren, die unter Verwendung von Selbstausrichtung nicht nur für den Basiskontakt, sondern auch für den Emitter hergestellt werden, beträgt etwa 30%. Daher kann das obige Verfahren die Genauigkeit der Emitterausbildung bemerkenswert verbessern und kann die Transistoreigenschaften stabilisieren. Die Ausbeute kann nahezu verdoppelt werden.
  • Das Loch zum Ausbilden des Emitters wird durch Lithographie hergestellt, wie oben beschrieben.
  • Daher kann ein Emitter mit hoher Abmessungsgenauigkeit mit einem einfache Prozeß ausgebildet werden, jedoch kommt es unvermeidlicherweise zum Zeitpunkt der Maskenausrichtung zu Positionsabweichungen.
  • Fig. 2 zeigt die Struktur des Transistors, wenn das Emitterkontaktloch ausgebildet wird, wenn die Maske nach links in Beziehung zum Kontaktloch für die externe Basis fehlausgerichtet ist und der Emitter 19 nach links fehlausgerichtet ist.
  • Die Bedingung, bei der eine Schwierigkeit, wie ein Leckstrom am Basis/Emitter-Übergang nicht auftritt, wird durch die folgende Gleichung (1) wiedergegeben, wie dies durch Fig. 2 veranschaulicht ist:
  • c > a+b . . . (1)
  • Dabei ist a der Abstand vom Kontaktloch für die externe Basis zum Endabschnitt der veredelten Basis 20, b ist der Abstand zwischen dem Emitterkontaktloch und dem Endabschnitt des Emitters 19, und c ist der Abstand zwischen dem Kontaktloch für die externe Basis und dem Emiterkontaktloch.
  • Wenn z. B. a = 0,1 um und b = 0,2 um sind, tritt die oben beschriebene Schwierigkeiten nicht auf, wenn c mindestens 0,3 im ist. Wenn angenommen wird, daß der zu diesem Zeitpunkt auftretende Maskenausrichtungsfehler 0,2 um beträgt, besteht keine Möglichkeit, daß der veredelte Basisbereich 20 in Kontakt mit dem Emitter 19 kommt, wenn c mindestens 0,5 um beträgt.
  • Eine andere Schwierigkeit, die aus der Positionsabweichung zum Zeitpunkt der Maskenausrichtung herrührt, ist die Zunahme des Basiswiderstands.
  • Wenn z. B. die Positionsabweichung des Emitters in einem Transistor mit planarer Struktur auftritt, wie in Fig. 3 dargestellt, schwankt der Basiswiderstand, wie dies in Fig. 4 dargestellt ist.
  • In Fig. 3 repräsentiert ein Bezugszeichen 24 ein Isoliermuster, 25 ist ein Muster für ein Kontaktloch für eine externe Basis, 26 ist ein Emitterlochmuster und 27 ist ein Basiskontaktmuster. Die Abmessung des Emitterlochmusters 26 beträgt 0,7 um·2,0 um.
  • Wenn der Ausrichtungsfehler zum Zeitpunkt der Maskenausrichtung in der durch einen Pfeil a angezeigten Richtung auftritt, ergibt sich aus Fig. 4 deutlich, daß die Änderung des Basiswiderstandes, der vom Ausrichtungsfehler herrührt, innerhalb des Bereichs von +5% bis -10% liegt.
  • Eine Maskenausreichtungsgenauigkeit von 0,2 um kann mit Photolithographie unter Verwendung von Licht erzielt werden, wenn jedoch Elektronenstrahllithographie verwendet wird, kann der Ausrichtungsfehler weiter verringert werden, und damit kann die Änderung des Basiswiderstandes weiter verringert werden.
  • Wenn der Abstand zwischen dem Kontaktloch für die externe Basis und dem Emitterkontaktloch der obigen Gleichung (1) genügt, kann das Auftreten anomaler Eigenschaften, wie eines Leckstroms, verhindert werden, und selbst wenn ein Maskenausrichtungsfehler mit gewissem Ausmaß auftritt, ist die Auswirkung auf die Transistoreigenschaften extrem klein, so daß ein zufriedenstellender bipolarer Transistor hergestellt werden kann.
    • Beispiel 2
  • Beim oben beschriebenen Beispiel 1 werden sowohl das Kontaktloch für die externe Basis als auch das Emitterkontaktloch durch Lithographie unter Verwendung einer Maske hergestellt, jedoch kann das Kontaktloch für die externe Basis ohne Verwendung einer Feinlithographietechnik ausgebildet werden.
  • Zunächst wird, wie dies in Fig. 5(a) dargestellt ist, ein SiO&sub2;-Film 29 auf einem Siliziumsubstrat 28 ausgebildet, und dann wird Ionenimplantation unter Verwendung eines Photoresistfilms als Maske vorgenommen, um einen internen Basisbereich 30 auszubilden.
  • Ein Si&sub3;N&sub4;-Film 31 und ein polykristalliner Siliziumfilm 32 werden aufeinanderfolgend abgeschieden, und ein Fremdstoff mit demselben Leitungstyp wie dem der Basis 30 (z. B. Bor, wenn die Basis vom p-Typ ist) wird in den polykristallinen Siliziumfilm 32 eindotiert. Danach wird der polykristalline Siliziumfilm 32 auf der Basis selektiv abgeätzt und entfernt.
  • Anschließend wird thermische Oxidation ausgeführt, um einen SiO&sub2;-Film 33 auf der Oberfläche des polykristallinen Siliziumfilms 32 auszubilden, wie dies in Fig. 5(b) dargestellt ist, und ferner wird auf dem SiO&sub2;-Film 33 ein undotierter, polykristalliner Siliziumfilm 34 ausgebildet, in den im wesentlichen kein Fremdstoff eindotiert ist. Der undotierte, polykristalline Siliziumfilm 34 wird dann auf solche Weise entfernt, daß ein Bereich verbleibt, der um 0,5-1,0 um größer ist als der offene Abschnitt.
  • Nachdem der SiO&sub2;-Film 33 unter Verwendung einer gepufferten HF-Lösung abgeätzt und entfernt wurde, wird der freigelegte Abschnitt des Si&sub3;N&sub4;-Films unterhalb des Überhangs des undotierten, polykristallinen Siliziumfilms 34 unter Verwendung heißer Phosphorsäure abgeätzt und entfernt.
  • Der undotierte, polykristalline Siliziumfilm 34 wird unter Verwendung einer Ätzlösung zum Ätzen undotierten, polykristallinen Siliziums (z. B. Hydrazin, wenn der eindotierte Fremdstoff Bor ist) selektiv entfernt, wie dies in Fig. 5(d) dargestellt ist, ohne daß das fremdstoffdotierte, polykristalline Silizium abgeätzt wird, und dann wird der freigelegte Abschnitt des SiO&sub2;-Films 29 entfernt. So wird ein Kontaktloch für die externe Basis ausgebildet, das 0,2 bis 0,4 um breit ist.
  • Auf der gesamten Oberfläche wird ein polykristalliner Siliziumfilm 35 ausgebildet, wie dies in Fig. 5(e) dargestellt ist, und es wird ein Fremdstoff vom selben Leitungstyp wie dem der Basis 30 eindotiert. Gewünschte Abschnitte des polykristallinen Siliziums 35 werden selektiv durch eine bekannte Photoätztechnik entfernt, und es wird ein Emitterloch 36 ausgebildet.
  • Die anschließenden Schritte sind dieselben wie beim Beispiel 1. Wie es in Fig. 5(f) dargestellt ist, wird ein polykristalliner Siliziumfilm 18, in den große Mengen eines Fremdstoffs des dem Leitungstyp der Basis entgegengesetzten Leitungstyps eindotiert sind, auf solche Weise ausgebildet, daß mindestens das Emitterloch 36 abgedeckt wird, und dann erfolgt ein Aufheizen, um einen Emitter 19 und eine veredelte Basis 20 zu erzeugen.
  • Danach werden mit einem bekannten Verfahren ein Schutzfilm und Verdrahtungen ausgebildet, um einen Bipolartransistor fertigzustellen.
  • Es wird bestätigt, daß auch dieses Beispiel dieselben Transistoreigenschaften liefern kann wie das von Beispiel 1.
    • Beispiel 3
  • Dieses Beispiel zielt darauf hin, die Bipolartransistoren, wie sie gemäß Beispiel 1 oder 2 hergestellt werden, unter Verwendung eines Grabens mit U-förmigem Querschnitt abzutrennen. Die Querschnittsstruktur ist in Fig. 6 dargestellt.
  • Anders gesagt, werden bei diesem Beispiel SiO&sub2;-Filme 36, 39, ein Si&sub3;N&sub4;-Film 37 und ein polykristalliner Siliziumfilm 38 in einen Graben gepackt, der im Bauelement-Isolierbereich ausgebildet ist, um die Bauelemente (Transistoren) voneinander zu isolieren. Dieses Beispiel ist insbesondere wirkungsvoll, um die erforderliche Fläche und parasitäre Kapazitäten zu verkleinern.
  • Bei den oben angegebenen Beispielen wird polykristallines Silizium für die externe Basis verwendet, jedoch können Silizide verschiedener Metalle, wie W, Mo, Ni und dergleichen, verwendet werden, und der Basiswiderstand kann weiter verringert werden, wenn so vorgegangen wird. Dies gilt auch für das bei der Emitterdiffusion verwendete polykristalline Silizium, und gute Ergebnisse können unter Verwendung von Siliziden verschiedener Metalle erhalten werden. In jedem Fall können außerordentlich zufriedenstellende Ergebnisse dann erzielt werden, wenn eine Erwärmung erfolgt, während eine polykristalline Siliziumschicht zwischen das Halbleitersubstrat und die Silizidschicht eingefügt ist. Der Emitter kann selbstverständlich durch Ionenimplantation statt durch thermische Diffusion hergestellt werden.
    • Industrielle Anwendbarkeit:
  • Mit der Erfindung kann leicht und einfach ein Emitter mit hoher Abmessungsgenauigkeit hergestellt werden, weswegen eine viel größere Ausbeute als bei herkömmlichen Herstellverfahren erzielt werden kann, bei denen der Basiskontakt und der Emitter durch ein Selbstausrichtungsverfahren ausgebildet werden.
  • Da der Emitter durch eine übliche Lithographietechnik ausgebildet wird, tritt auf unvermeidliche Weise zum Zeitpunkt der Maskenausrichtung ein Positionsfehler auf, jedoch ist die vom Positionsfehler herrührende Auswirkung auf die Transistoreigenschaften vernachlässigbar, und bipolare Transistoren mit hohem Leistungsvermögen können auf zuverlässige Weise und mit hoher Produktivität hergestellt werden.

Claims (6)

1. Verfahren zum Herstellen eines bipolaren Halbleiterbauelements, mit der folgenden Schrittfolge:
(a) Ausbilden eines ersten Siliziumdioxidfilms (29) auf der Oberfläche eines Halbleitersubstrats (28) und anschließendes Eindotieren eines Fremdstoffs von erstem Leitungstyp in einen gewünschten Abschnitt des Oberflächenbereichs des Halbleitersubstrats, um einen Basisbereich (30) auszubilden;
(b) Ausbilden eines Siliziumnitridfilms (31) auf der gesamten Oberfläche des ersten Siliziumdioxidfilms (29) und Abscheiden eines polykristallinen Siliziumfilms (32) auf diesem, in den ein Fremdstoff vom ersten Leitungstyp eindotiert wird, und der ein erstes Loch über dem Basisbereich aufweist;
(c) Oxidieren der Oberfläche des ersten polykristallinen Siliziumfilms (32), um einen zweiten Siliziumdioxidfilm (33) auszubilden;
(d) Ausbilden eines undotierten, zweiten polykristallinen Siliziumfilms (34) auf der gesamten Oberfläche der Struktur und anschließendes Entfernen eines unerwünschten Abschnitts desselben, um den zweiten polykristallinen Siliziumfilm (34) im ersten Loch und auf einem Abschnitt des zweiten Siliziumdioxidfilms (33) zu belassen, der das erste Loch umgibt;
(e) Entfernen des zweiten Siliziumdioxidfilms (33) durch Ätzen;
(f) Entfernen des freigelegten Abschnitts des Siliziumnitridfilms (31), des zweiten polykristallinen Films (34) und des freigelegten Abschnitts des ersten Siliziumdioxidfilms (29) durch Ätzen, um dadurch ein zweites Loch auf dem Basisbereich (30) an einer Stelle auszubilden, an der der externe Basisbereich in Kontakt mit dem Basisbereich (30) auszubilden ist;
(g) Ausbilden eines dritten, mit Fremdstoffen vom ersten Leitungstyp dotierten polykristallinen Siliziumfilms (35) auf der gesamten Oberfläche der Struktur und Kontaktieren des Basisbereichs (30) durch das zweite Loch;
(h) Ausbilden eines Resistfilms auf der gesamten Oberfläche des dritten polykristallinen Siliziumfilms (35) und selektives Erhöhen der Löslichkeit eines gewünschten Abschnitts des Resistfilms über dem Basisbereich (30) an einer Stelle, an der ein Emitterbereich (19) im Basisbereich auszubilden ist;
(i) Entfernen des Abschnitts hoher Löslichkeit des Resistfilms durch Entwickeln und Entfernen des entwickelten Abschnitts des dritten polykristallinen Siliziumfilms (35);
(j) Oxidieren (15) der Oberfläche des dritten polyristallinen Siliziumfilms (35); und
(k) Entfernen der freigelegten Abschnitte des Siliziumnitridfilms (31) und des ersten Siliziumdioxidfilms (29), um ein drittes Loch (36) auf dem Basisbereich (30) auszubilden, und Eindotieren eines Fremdstoffs vom zweiten Leitungstyp, der dem ersten Leitungstyp entgegengesetzt ist, in einen Abschnitt des Oberflächenbereichs des Basisbereichs (30), um einen Emitterbereich (19) auszubilden.
2. Verfahren nach Anspruch 1, bei dem im Schritt (g) statt des dritten polykristallinen Siliziumfilms (35) ein Metallsilizidfilm auf der gesamten Oberfläche der Strukturoberfläche ausgebildet wird.
3. Verfahren nach Anspruch 1 oder Anspruch 2, bei dem die Zunahme der Löslichkeit des Resistfilms im Schritt (h) durch Bestrahlen mit Licht oder mit einem Elektronenstrahl oder mit Röntgenstrahlen bewirkt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem der Emitterbereich (19) im Schritt (k) durch Eindotieren aus einem polykristallinen Siliziumfilm (18) oder einem Metallsilizidfilm ausgebildet wird.
5. Verfahren nach Anspruch 4, bei dem im Schritt (k) zusammen mit dem Emitterbereich (19) ein veredelter Basisbereich (20) ausgebildet wird.
6. Verfahren nach einem der Ansprüche 1 bis 3, bei dem der Emitter (19) im Schritt (k) durch Ionenimplantation gebildet wird.
DE85903877T 1984-08-10 1985-07-31 Verfahren zur herstellung von bipolaren halbleiteranordnungen. Expired - Fee Related DE3587617T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59166355A JPS6146063A (ja) 1984-08-10 1984-08-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3587617D1 DE3587617D1 (de) 1993-11-11
DE3587617T2 true DE3587617T2 (de) 1994-02-10

Family

ID=15829845

Family Applications (1)

Application Number Title Priority Date Filing Date
DE85903877T Expired - Fee Related DE3587617T2 (de) 1984-08-10 1985-07-31 Verfahren zur herstellung von bipolaren halbleiteranordnungen.

Country Status (6)

Country Link
US (1) US4729965A (de)
EP (1) EP0189486B1 (de)
JP (1) JPS6146063A (de)
KR (1) KR940001891B1 (de)
DE (1) DE3587617T2 (de)
WO (1) WO1986001338A1 (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0654795B2 (ja) * 1986-04-07 1994-07-20 三菱電機株式会社 半導体集積回路装置及びその製造方法
US4812417A (en) * 1986-07-30 1989-03-14 Mitsubishi Denki Kabushiki Kaisha Method of making self aligned external and active base regions in I.C. processing
JP2503460B2 (ja) * 1986-12-01 1996-06-05 三菱電機株式会社 バイポ−ラトランジスタおよびその製造方法
EP0270703B1 (de) * 1986-12-12 1991-12-18 Deutsche ITT Industries GmbH Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE3681291D1 (de) * 1986-12-18 1991-10-10 Itt Ind Gmbh Deutsche Kollektorkontakt eines integrierten bipolartransistors.
US4789885A (en) * 1987-02-10 1988-12-06 Texas Instruments Incorporated Self-aligned silicide in a polysilicon self-aligned bipolar transistor
JPS63253664A (ja) * 1987-04-10 1988-10-20 Sony Corp バイポ−ラトランジスタ
US4816423A (en) * 1987-05-01 1989-03-28 Texas Instruments Incorporated Bicmos process for forming shallow npn emitters and mosfet source/drains
US5059546A (en) * 1987-05-01 1991-10-22 Texas Instruments Incorporated BICMOS process for forming shallow NPN emitters and mosfet source/drains
US5214302A (en) * 1987-05-13 1993-05-25 Hitachi, Ltd. Semiconductor integrated circuit device forming on a common substrate MISFETs isolated by a field oxide and bipolar transistors isolated by a groove
US4784966A (en) * 1987-06-02 1988-11-15 Texas Instruments Incorporated Self-aligned NPN bipolar transistor built in a double polysilicon CMOS technology
US4774204A (en) * 1987-06-02 1988-09-27 Texas Instruments Incorporated Method for forming self-aligned emitters and bases and source/drains in an integrated circuit
US4818713A (en) * 1987-10-20 1989-04-04 American Telephone And Telegraph Company, At&T Bell Laboratories Techniques useful in fabricating semiconductor devices having submicron features
JP2728671B2 (ja) * 1988-02-03 1998-03-18 株式会社東芝 バイポーラトランジスタの製造方法
KR900001034A (ko) * 1988-06-27 1990-01-31 야마무라 가쯔미 반도체장치
US5059544A (en) * 1988-07-14 1991-10-22 International Business Machines Corp. Method of forming bipolar transistor having self-aligned emitter-base using selective and non-selective epitaxy
EP0383610B1 (de) * 1989-02-17 1997-10-08 Matsushita Electronics Corporation Verfahren zum Herstellen einer Halbleitervorrichtung
US5227317A (en) * 1989-04-21 1993-07-13 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit bipolar transistor device
JPH02280340A (ja) * 1989-04-21 1990-11-16 Hitachi Ltd 半導体集積回路装置の製造方法
JPH07114210B2 (ja) * 1990-01-26 1995-12-06 株式会社東芝 半導体装置の製造方法
US4992848A (en) * 1990-02-20 1991-02-12 At&T Bell Laboratories Self-aligned contact technology
JP2895166B2 (ja) * 1990-05-31 1999-05-24 キヤノン株式会社 半導体装置の製造方法
US5138366A (en) * 1991-05-23 1992-08-11 Eastman Kodak Company Method of printing color borders with color prints and prints with integral borders
JP3132101B2 (ja) * 1991-11-20 2001-02-05 日本電気株式会社 半導体装置の製造方法
US5352617A (en) * 1992-04-27 1994-10-04 Sony Corporation Method for manufacturing Bi-CMOS transistor devices
JPH07193075A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体装置およびその製造方法
US5846154A (en) 1996-10-15 1998-12-08 Handycare Single speed gear assembly for a wheelchair
US5786623A (en) * 1996-10-22 1998-07-28 Foveonics, Inc. Bipolar-based active pixel sensor cell with metal contact and increased capacitive coupling to the base region
US6043130A (en) * 1999-05-17 2000-03-28 National Semiconductor Corporation Process for forming bipolar transistor compatible with CMOS utilizing tilted ion implanted base
US6262472B1 (en) 1999-05-17 2001-07-17 National Semiconductor Corporation Bipolar transistor compatible with CMOS utilizing tilted ion implanted base
DE10134089A1 (de) * 2001-07-13 2003-01-30 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors mit Polysiliziumemitter
US7880166B2 (en) * 2006-05-10 2011-02-01 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier
US8669554B2 (en) 2006-05-10 2014-03-11 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier
US7795103B2 (en) * 2006-05-19 2010-09-14 Ho-Yuan Yu Bipolar transistors with depleted emitter
US10553633B2 (en) * 2014-05-30 2020-02-04 Klaus Y.J. Hsu Phototransistor with body-strapped base

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS517398B1 (de) * 1970-11-13 1976-03-06
US4066473A (en) * 1976-07-15 1978-01-03 Fairchild Camera And Instrument Corporation Method of fabricating high-gain transistors
JPS53132275A (en) * 1977-04-25 1978-11-17 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and its production
US4160991A (en) * 1977-10-25 1979-07-10 International Business Machines Corporation High performance bipolar device and method for making same
US4190466A (en) * 1977-12-22 1980-02-26 International Business Machines Corporation Method for making a bipolar transistor structure utilizing self-passivating diffusion sources
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques
US4236294A (en) * 1979-03-16 1980-12-02 International Business Machines Corporation High performance bipolar device and method for making same
US4392149A (en) * 1980-03-03 1983-07-05 International Business Machines Corporation Bipolar transistor
US4483726A (en) * 1981-06-30 1984-11-20 International Business Machines Corporation Double self-aligned fabrication process for making a bipolar transistor structure having a small polysilicon-to-extrinsic base contact area
JPS5866359A (ja) * 1981-09-28 1983-04-20 Fujitsu Ltd 半導体装置の製造方法
JPS5870570A (ja) * 1981-09-28 1983-04-27 Fujitsu Ltd 半導体装置の製造方法
JPS5861668A (ja) * 1981-10-09 1983-04-12 Fujitsu Ltd 半導体装置の製造方法
JPS5946105B2 (ja) * 1981-10-27 1984-11-10 日本電信電話株式会社 バイポ−ラ型トランジスタ装置及びその製法
JPS58142573A (ja) * 1982-02-19 1983-08-24 Hitachi Ltd 半導体集積回路およびその製造方法
US4437897A (en) * 1982-05-18 1984-03-20 International Business Machines Corporation Fabrication process for a shallow emitter/base transistor using same polycrystalline layer
JPS5961179A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd バイポ−ラ半導体装置の製造方法
JPS59105363A (ja) * 1982-12-08 1984-06-18 Nec Corp 半導体装置の製造方法
DE3330895A1 (de) * 1983-08-26 1985-03-14 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von bipolartransistorstrukturen mit selbstjustierten emitter- und basisbereichen fuer hoechstfrequenzschaltungen
JPS6097626A (ja) * 1983-11-02 1985-05-31 Hitachi Ltd 半導体装置における微細孔の形成方法および半導体装置の製造方法

Also Published As

Publication number Publication date
EP0189486A4 (de) 1987-01-20
JPS6146063A (ja) 1986-03-06
EP0189486B1 (de) 1993-10-06
US4729965A (en) 1988-03-08
KR860700315A (ko) 1986-08-01
EP0189486A1 (de) 1986-08-06
KR940001891B1 (ko) 1994-03-10
DE3587617D1 (de) 1993-11-11
WO1986001338A1 (en) 1986-02-27

Similar Documents

Publication Publication Date Title
DE3587617T2 (de) Verfahren zur herstellung von bipolaren halbleiteranordnungen.
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2462644C2 (de) Verfahren zur Herstellung eines Transistors
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE3431155A1 (de) Duennfilm-transistor und verfahren zu dessen herstellung
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2928923C2 (de)
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE3043289C2 (de)
DE2615754C2 (de)
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
DE2922014A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE69108938T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit einer LDD-Struktur.
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE69032074T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE69113673T2 (de) Halbleiterbauelement mit MOS-Transistoren und Verfahren zu dessen Herstellung.
EP0012863A2 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit herabgesetzter parasitärer Kapazität

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee