-
Die Erfindung betrifft ein Verfahren zum Herstellen
eines Feldeffekttransistors und insbesondere ein Verfahren zum
Herstellen eines Feldeffekttransistors mit einer schwach
dotierten Drain-Struktur, die normalerweise abgekürzt als
"LDD"-Struktur bezeichnet wird.
-
Durch die Größe der Vorrichtung wird ein hoher
Integrationsgrad unterstützt, wobei durch die verkleinerte
Komponente des Feldeffekttransistors Kenngrößen, wie
beispielsweise die Grenzfrequenz, verbessert werden. Ein
kleinstückiger Feldeffekttransistor hat jedoch eine kurze Kanallänge,
durch die verschiedene unerwünschte Erscheinungen verursacht
werden. Durch die LDD-Struktur werden die unerwünschten
Erscheinungen wirksam vermieden; in "A Novel Submicron LDD
Transistor with Inverse-T Gate Structure" von Tiao-yuan
Huang et al., International Electron Devices Meeting
Technical Digest, Seite 742, veröffentlicht 1986, wird eine
neuartige LDD-Struktur vorgeschlagen.
-
Zunächst wird unter Bezug auf die Figuren 1A bis 1F das
Verfahren zum Herstellen des Feldeffekttransistors mit einer
inversen-T-Gate-Struktur beschrieben. Die Verarbeitungsfolge
beginnt mit der Bereitstellung eines p-dotierten
Siliziumsubstrats 1. Auf der gesamten Oberfläche des
Siliziumsubstrats 1 wird eine dünne Gate-Oxidschicht 2 und auf der
gesamten Oberfläche der Gate-Oxidschicht 2 eine
Polysiliziumschicht 3 aufgebracht. Die Oberfläche der
Polysiliziumschicht 3 wird oxidiert, um eine erste Oxidschicht 4 zu
bilden, und eine Lösung aus einer lichtunempfindlichen
Deckmasse (Photoresistlösung) wird auf der ersten Oxidschicht 4
aufgebracht. Die Photoresistschicht 4 wird mit Mustern
versehen und zu einer auf der ersten Oxidschicht 4
aufgebrachten
Photomaske 5 ausgebildet. Die erhaltene Struktur ist in
Fig. 1A dargestellt.
-
Mit Hilfe der Photomaske 5 wird die erste Oxidschicht 4
teilweise von der Struktur entfernt, und die
Polysiliziumschicht 3 wird weiter geätzt, wodurch eine dünne
Polysiliziumschicht 6 auf der Gate-Oxidschicht 2 an beiden Seiten
einer Polysilizium-Gate-Elektrode 7 zurückbleibt, wie in
Fig. 1B dargestellt.
-
Unter Verwendung der Polysilizium-Gate-Elektrode 7 als
Maske, werden Phosphoratome in einer Dosis von 3 x 10¹³ cm&supmin;²
durch die dünne Polysiliziumschicht 6 ionenimplantiert,
wobei die Beschleunigungsenergie auf 100 keV eingestellt wird.
Die derart implantierten Phosphoratome bilden schwach
n-dotierte Störstellenbereiche 8; die dabei erhaltene Struktur
ist in Fig. 1C dargestellt.
-
Eine dicke Oxidschicht 9 wird auf der gesamten
Oberfläche der Struktur aufgebracht, wie in Fig. 1D dargestellt,
und die dicke Oxidschicht 9 und die dünne
Polysiliziumschicht 6 werden durch ein Trockenätzverfahren anisotrop
weggeätzt. An der Seitenfläche der
Polysilizium-Gate-Elektrode 7 verbleibt ein Seitenwandoxidabschnitt 10, und unter
dem Seitenwandoxidabschnitt 10 verbleibt außerdem ein
Randabschnitt 6a aus Polysilizium. Die
Polysilizium-Gate-Elektrode 7 mit dem Randabschnitt 6a hat allgemein die Form
eines inversen T, wie in Fig. 1E dargestellt und wird als
inverse-T-Gate-Struktur bezeichnet.
-
Anschließend werden unter Verwendung der inversen-T-
Gate-Struktur Arsenatome in einer Dosis von 5 x 10¹&sup5; cm&supmin;² in
das Siliziumsubstrat 1 ionenimplantiert. Die
Beschleunigungsenergie wird auf 70 keV eingestellt, und die derart
implantierten Arsenatome bilden jeweils stark n-dotierte
Störstellenbereiche 8a in den schwach n-dotierten
Störstellenbereichen 8.
-
Beim herkömmlichen Feldeffekttransistor mit der LDD-
Struktur ergibt sich jedoch ein Problem dadurch, daß das
Profil jedes schwach n-dotierten Störstellenbereichs 8
schwanken kann, wobei durch die Dispersion der
Störstellenkonzentration
und/oder -abmessungen die Kenngrößen des
Feldeffekttransistors schwanken. D.h., die Kenngrößen einiger
Feldeffekttransistoren können außerhalb der
Typspezifikationen liegen, so daß durch das herkömmliche
Verfahren kaum eine hohe Produktionsausbeute erreicht werden
kann. Weil der Ätzprozeß nicht gleichmäßig fortschreitet,
kann für die dünne Polysiliziumschicht 6 keine glatte
Oberfläche erreicht werden. Dadurch wird die Dicke der
Polysiliziumschicht ungleichmäßig, und durch die ungleichmäßige
Polysiliziumschicht 6 wird die Eindringtiefe der
Phosphoratome, gemessen von der Hauptfläche des p-dotierten Substrats
1, unterschiedlich. Dies ist der Grund, warum die Kenngrößen
der Vorrichtung schwanken.
-
Weitere Verfahren zum Herstellen von
LDD-Feldeffekttransistoren sind aus IBM Technical Disclosure Bulletin,
Bd. 32, Nr. 3B, Seiten 154-155, US-A-4818714, US-A-4808544
und EP-A-0218408 bekannt. Insbesondere werden im Dokument
IBM-Technical Disclosure Bulletin alle Verfahrensschritte,
außer dem Aufbringen einer weiteren dotierten
Polysiliziumschicht, beschrieben. Zusätzliche Polysiliziumschichten und
die dadurch erhaltenen Vorteile werden in der US-A-4818714
beschrieben. Die in diesem Dokument beschriebene,
tatsächlich durchgeführte Verarbeitung unterscheidet sich jedoch
vom erfindungsgemäßen Verfahren und macht keinen Gebrauch
von einem Differenzätzverfahren, bei dem verschiedene
Dotierungskonzentrationen erforderlich sind.
-
Daher ist es eine wichtige Aufgabe der vorliegenden
Erfindung, ein Verfahren zum Herstellen eines
Feldeffekttransistors mit einer LDD-Struktur mit einem stabilen
Störstellenprofil bereitzustellen.
-
Um diese Aufgabe zu lösen, wird eine Ionenimplantation
durch eine oder mehrere Schichten ausgeführt, die zu keinem
Zeitpunkt einem Ätzprozeß unterliegen.
-
Erfindungsgemäß wird ein Verfahren zum Herstellen eines
Feldeffekttransistors bereitgestellt, mit den Schritten: a)
Bereitstellen eines Halbleitersubstrats mit einem ersten
Leitfähigkeitstyp und mit einer Hauptfläche, b) Bilden einer
Gate-Oxidschicht auf der Hauptfläche, c) Ausbilden einer
Gate-Elektrode in einem vorgegebenen Abschnitt der
Gate-Oxidschicht, d) Durchführen eines ersten
Ionenimplantationsprozesses durch die Gate-Oxidschicht zum Dotieren des
Halbleitersubstrats mit Störstellenatomen eines dem ersten
Leitfähigkeitstyp entgegengesetzten, zweiten
Leitfähigkeitstyps, wodurch schwach dotierte Störstellenbereiche gebildet
werden, wobei die Gate-Elektrode während des ersten
Ionenimplantationsprozesses als Maske dient, e) Beschichten
der gesamten Oberfläche der Struktur mit einer dotierten
Polysiliziumschicht, die von einer Schutzoxidschicht überzogen
wird, f) Beschichten der Schutzoxidschicht mit einer bewußt
bzw. absichtlich undotierten Polysiliziumschicht, g)
Anisotropes Ätzen der absichtlich undotierten Polysiliziumschicht
zum Ausbilden einer Seitenwand in einem Abschnitt der
Schutzoxidschicht, der eine Seitenfläche der Gate-Elektrode
überdeckt, wobei die Schutzoxidschicht an beiden Seiten der
Seitenwand freiliegt, h) Entfernen von freiliegenden
Abschnitten der Schutzoxidschicht, i) Durchführen eines
zweiten Ionenimplantationsprozesses unter Verwendung der
Gate-Elektrode und der Seitenwand als Maske zum Dotieren des
Halbleitersubstrats mit Störstellenatomen des zweiten
Leitfähigkeitstyps, wobei stark dotierte Störstellenbereiche
ausgebildet werden, und j) Entfernen der Seitenwand.
-
Die freiliegenden Abschnitte der dotierten
Polysiliziumschicht können entweder nach dem Schritt h) oder nach dem
Schritt i) entfernt werden.
-
Die Merkmale und Vorteile eines erf indungsgemäßen
Verfahrens zum Herstellen eines Feldeffekttransistors mit der
LDD-Struktur werden mit Hilfe der nachfolgenden Beschreibung
in Verbindung mit den beigefügten Abbildungen ausführlicher
verdeutlicht; es zeigen.
-
Fig. 1A bis 1F Querschnittansichten zum Darstellen der
Verarbeitungsfolge des herkömmlichen Verfahrens zum
Herstellen eines Feldeffekttransistors mit einer inversen-T-Gate-
Struktur;
-
Fig. 2A bis 2F Querschnittansichten zum Darstellen
eines erfindungsgemäßen Verfahrens zum Herstellen eines
Feldeffekttransistors mit der LDD-Struktur;
-
Fig. 3 eine Querschnittansicht zum Darstellen eines
durch die in den Figuren 1A bis 1F dargestellte
Verarbeitungsfolge hergestellten Feldeffekttransistors mit der LDD-
Struktur, wobei die Bedingungen der Ionenimplantation jedoch
modifiziert sind; und
-
Fig. 4A bis 4F Querschnittansichten zum Darstellen der
Verarbeitungsfolge eines anderen erfindungsgemäßen
Verfahrens.
Erste Ausführungsform
-
Das erfindungsgemäße Verfahren beginnt mit der
Bereitstellung eines schwach p-dotierten
Silizium-Einkristallsubstrats 21. Auf der gesamten Hauptfläche des
Siliziumsubstrats 21 wird eine Gate-Oxidschicht 22 zu einer Dicke von
etwa 15 nm ausgebildet, und auf der Gate-Oxidschicht 22 wird
eine Polysiliziumschicht 23 zu einer Dicke von etwa 300 nm
angelagert. Auf die gesamte Oberfläche der
Polysiliziumschicht 23 wird eine Photoresistlösung beispielsweise
aufgezogen bzw. aufgesponnen, und die Photoresistschicht wird
durch ein lithographisches Verfahren gemustert, um eine
Photoresistmaske 24 zu bilden, wie in Fig. 2A dargestellt.
-
Unter Verwendung der Photoresistmaske 24 wird die
Polysiliziumschicht 23 anisotrop geätzt, bis die
Gate-Oxidschicht 22 freigelegt ist, und ein Plasmaätzverfahren wird
zum Mustern der Polysiliziumschicht 23 angewendet. Die
Photoresistmaske 24 wird anschließend abgezogen, und eine
Polysilizium-Gate-Elektrode 25 wird auf der Gate-Oxidschicht 22
ausgebildet. Unter Verwendung der
Polysilizium-Gate-Elektrode als Maske werden Phosphoratome in einer Dosis von etwa
5 x 10¹² cm&supmin;² in den Oberflächenabschnitt des
Siliziumsubstrats 21 ionenimplantiert, wobei die Beschleunigungsenergie
auf etwa 50 keV eingestellt wird. Dadurch werden schwach
ndotierte Störstellenbereiche 21a gebildet, die als
Sourcebzw. Drain-Bereiche dienen, wobei die Störstellendichte der
n-dotierten Bereiche 21a zwischen 10¹&sup7; cm&supmin;³ und 10²&sup0; cm&supmin;³
liegt. Weil die Polysilizium-Gate-Elektrode 25 der
Bestrahlung durch die Phosphoratome ausgesetzt ist, wird die
Leitfähigkeit der Polysilizium-Gate-Elektrode 25 verbessert.
Die bei diesem Schritt erhaltene Struktur ist in Fig. 2B
dargestellt. Die Ionenimplantation wird nur durch die dünne
Gate-Oxidschicht 22 durchgeführt, wobei die Oberfläche
dieser dünnen Gate-Oxidschicht 22 viel glatter ist als die
jenige der Polysiliziumschicht 6, weil die
Gate-Elektrodenschicht 22 zu keinem Zeitpunkt einer Ätzverarbeitung
ausgesetzt wird. Dadurch wird das Störstellenprofil stabill
wodurch die Kenngrößen der Vorrichtung schwankungsfrei sind.
-
Nachdem die schwach n-dotierten Störstellenbereiche 2la
hergestellt sind, wird eine phosphordotierte dünne
Polysiliziumschicht 26 zu einer Dicke von etwa 100 nm
aufgebracht, und die phosphordotierte dünne Polysiliziumschicht
26 wird mit einer etwa 10 nm dicken Siliziumoxidschicht 27
beschichtet. In diesem Fall wird die Siliziumoxidschicht 27
unter Verwendung eines Sedimentierungsverfahrens gebildet.
Bei einer anderen Verarbeitungsfolge kann die
Siliziumoxidschicht 27 durch thermische Oxidation der dünnen
phosphordotierten Polysiliziumschicht 26 gebildet werden. Über die
gesamte Oberfläche der Siliziumoxidschicht 27 wird außerdem
eine dicke, undotierte Polysiliziumschicht 28 aufgebracht;
die gesamte Struktur ist in Fig. 2C dargestellt. Der
Ausdruck undotiert bezeichnet absichtlich undotiert.
-
Anschließend wird die undotierte Polysiliziumschicht 28
unter Verwendung eines Plasmaätzverfahrens anisotrop geätzt,
wobei eine undotierte Polysilizium-Seitenwand 28a auf einem
Stufenabschnitt der dünnen Siliziumoxidschicht 27 verbleibt,
der die Seitenfläche der Polysilizium-Gate-Elektrode 25
bedeckt. Das Ergebnis dieses Schritts ist in Fig. 2D
dargestellt.
-
Unter Verwendung der undotierten
Polysilizium-Seitenwand 28a als Maske, werden die dünne Siliziumoxidschicht
27 und die phosphordotierte Polysiliziumschicht 26
weggeätzt. Während die phosphordotierte Polysiliziumschicht 26
weggeätzt wird, kann die undotierte Polysilizium-Seitenwand
28a ebenfalls angeätzt werden, wobei jedoch keine
wesentliche Verformung auftritt, weil das Ätzverhältnis
zwischen dem undotierten Polysilizium und dem phosphordotierten
Polysilizium unterschiedlich ist. Die verbleibende
Siliziumoxidschicht 27a und die verbleibende phosphordotierte
Polysiliziumschicht 26a bilden zusammen mit der undotierten
Polysilizium-Seitenwand 28a eine Seitenwandstruktur 29. Die
undotierte Polysiliziumschicht 28, die dünne
Siliziumoxidschicht 27 und die phosphordotierte
Polysiliziumschicht 26 können nacheinander anisotrop geätzt werden,
wobei durch ein solches aufeinanderfolgendes anisotropes
Ätzverfahren ebenfalls die Seitenwandstruktur 29 erhalten wird.
Das aufeinanderfolgende anisotrope Ätzverfahren kann zum
Herstellen einer vorgegebenen Struktur wünschenswert sein.
-
Indem wiederum die Seitenwandstruktur 29 als Maske
verwendet wird, werden Arsenatome in einer Dosis von etwa 5 x
10¹&sup5; cm&supmin;² in das Siliziumsubstrat 21 ionenimplantiert, wobei
die Beschleunigungsenergie auf etwa 70 keV eingestellt wird.
Daraufhin werden jeweils stark n-dotierte
Störstellenbereiche 21b in den schwach n-dotierten Störstellenbereichen 2la
ausgebildet, wobei die LDD-Struktur im Siliziumsubstrat 21
fertiggestellt wird, wie in Fig. 2E dargestellt. Die
Ionenimplantation wird nur durch die dünne Gate-Oxidschicht 22
durchgeführt, wobei das Störstellenprofil jedes stark
n-dotierten Störstellenbereichs 21b stabil ist, weil die dünne
Gate-Oxidschicht 22 eine im wesentlichen gleichmäßige Dicke
aufweist.
-
Wenn die Polysilizium-Seitenwand 28a auf der
verbleibenden Siliziumoxidschicht 27a übrig bleibt, kann die
Polysilizium-Seitenwand 28a als schwebende Gate-Elektrode
wirken. Daher wird die Polysilizium-Seitenwand 28a unter
Verwendung eines Naßätzverfahrens entfernt. Während die
Polysilizium-Seitenwand 28a entfernt wird, wird die Oberseite der
Polysilizium-Gate-Elektrode 25 leicht geätzt, und die
Seitenfläche der verbleibenden phosphordotierten
Polysiliziumschicht 26 wird ebenfalls leicht geätzt, wie in Fig. 2F
dargestellt. Ein solch geringer Ätzgrad hat jedoch keinen
Einfluß auf den Feldeffekttransistor, weil die LDD-Struktur
bereits fertiggestellt wurde. Obwohl das vordere Ende der
verbleibenden phosphordotierten Polysiliziumschicht 26a
leicht zur Polysilizium-Gate-Elektrode hin schrumpft, ist
das Ausmaß dieses Schrumpfens vernachlässigbar, so daß die
Kenngrößen der Vorrichtung durch das Schrumpfen nicht
beeinflußt werden.
-
Durch die vorstehend beschriebene Verarbeitungsfolge
wird eine LDD-Struktur erhalten, bei der die stark
n-dotierten Störstellenbereiche 22b in den jeweiligen schwach n-
dotierten Störstellenbereichen 22a perfekt aufgenommen sind.
Durch Einstellen der Bedingungen für die Ionenimplantation
können verschiedene LDD-Strukturen hergestellt werden. Wenn
beispielsweise die Phosphoratome in einer Dosis von etwa 5 x
10¹² cm&supmin;² mit einer Beschleunigungsenergie von etwa 40 keV
ionenimplantiert werden, werden flache schwach n-dotierte
Störstellenbereiche 21c im Oberflächenabschnitt des
Siliziumsubstrats 21 geblldet, wobei die stark n-dotierten
Störstellenbereiche 21b die zugeordneten flachen schwach
ndotierten Störstellenbereiche 21c durchdringen, wie in Fig.
3 dargestellt.
Zweite Ausführungsform
-
Die Figuren 4A bis 4F zeigen eine andere
erfindungsgemäße Verarbeitungsfolge. Die in den Figuren 4A bis 4F
dargestellte Verarbeitungsfolge dient vorzugsweise zum Herstellen
eines Feldeffekttransistors mit einer Polycid-Gate-Struktur
und beginnt ebenfalls mit der Bereitstellung eines schwach
p-dotierten Einkristallsiliziumsubstrats 41. Die Hauptfläche
des Siliziumsubstrats 41 ist thermisch oxidiert und eine
dünne Gate-Oxidschicht 42 bedeckt die Hauptfläche. Auf der
Gate-Oxidschicht 42 werden nacheinander eine
phosphordotierte Polysiliziumschicht 43, eine Wolframsilizidschicht 44
und eine erste dünne Oxidschicht 45 aufgebracht, und eine
Photoresistlösung wird auf die erste dünne Oxidschicht 45
aufgezogen. Die Photoresistschicht wird durch ein
lithographisches Verfahren gemustert, wobei auf der ersten
dünnen Oxidschicht 45 eine Photoresistmaske 46 gebildet
wird. Die bei diesem Schritt erhaltene Struktur ist in Fig.
4A dargestellt.
-
Unter Verwendung der Photomaske 46 als Maske werden die
erste dünne Oxidschicht 45, die Wolframsilizidschicht 44 und
die phosphordotierte Polysiliziumschicht 43 durch ein
anisotropes Plasmaätzverfahren teilweise entfernt, woraufhin die
Photoresistmaske 46 abgezogen wird. Die verbleibende erste
dünne Oxidschicht 45a, die verbleibende
Wolframsilizidschicht 44a und die verbleibende phosphordotierte
Polysiliziumschicht 43a bilden kombiniert eine
Polycid-Gate-Elektrode 47. Unter Verwendung der Polycid-Gate-Elektrode 47 als
Maske werden Phosphoratome in einer Dosis von etwa 5 x 10¹²
cm&supmin;² mit einer Beschleunigungsenergie von etwa 50 keV in das
Siliziumsubstrat 41 ionenimplantiert. Dann werden im
Oberflächenabschnitt des Siliziumsubstrats 41 schwach n-dotierte
Störstellenbereiche 41a gebildet, wobei die
Störstellendichte der schwach n-dotierten Störstellenbereiche 41a
zwischen etwa 10¹&sup7; cm&supmin;³3 und etwa 10²&sup0; cm&supmin;³ beträgt. Die bei
diesem Schritt erhaltene Struktur ist in Fig. 4B
dargestellt. Weil die dünne Gate-Oxidschicht 42 zu keinem
Zeitpunkt einem Ätzprozeß ausgesetzt ist, ist die Dicke der
dünnen Gate-Oxidschicht 42 im wesentlichen gleichmäßig, und
durch die Ionenimplantation wird sicher ein stabiles
Störstellenprofil erhalten, weil die Eindringtiefe der
implantierten Störstellenatome bezüglich der Hauptfläche des
Siliziumsubstrats 41 im wesentlichen konstant ist.
-
Auf der gesamten Oberfläche der Struktur werden
nacheinander eine phosphordotierte Polysiliziumschicht 48, eine
dünne Siliziumoxidschicht 49 und eine absichtlich undotierte
Polysiliziumschicht 50 aufgebracht, die etwa 100 nm, 10 nm
bzw. 300 nm dick sind Die bei diesem Schritt erhaltene
Struktur ist in Fig. 4C dargestellt.
-
Bezüglich der dicken, absichtlich undotierten
Polysiliziumschicht 50 wird ein anisotropes Plasmaätzverfahren
angewendet, wobei die dicke, absichtlich undotierte
Polysiliziumschicht
50 entfernt wird, bis die dünne
Siliziumoxidschicht 49 freiliegt. Weil der Plasmaätzprozeß anisotrop
ist, verbleibt auf dem die Seitenfläche der
Polycid-Gate-Elektrode 47 bedeckenden Stufenabschnitt der
Siliziumoxidschicht 49 eine Seitenwand 50a. Die bei diesem Schritt
erhaltene Struktur ist in Fig. 4D dargestellt.
-
Unter Verwendung der Seitenwand 50a als Maske, wird die
dünne Siliziumoxidschicht 49 weggeätzt, und Arsenatome
werden in einer Dosis von etwa 5 x 10¹&sup5; cm&supmin;² mit einer
Beschleunigungsenergie von etwa 100 keV in das
Siliziumsubstrat 41 ionenimplantiert. Obwohl die Ionenimplantation
durch die dünne phosphordotierte Polysiliziumschicht 48 und
die dünne Gate-Oxidschicht 42 durchgeführt wird, schwankt
das Störstellenprofil kaum, weil nicht nur die dünne
Gate-Oxidschicht 42, sondern auch die dünne phosphordotierte
Polysiliziumschicht 48 zu keinem Zeitpunkt einem Ätzprozeß
ausgesetzt sind. Weil darüber hinaus in der dünnen
phosphordotierten Polysiliziumschicht 48 keine Schäden aufgrund der
Ionenimplantation auftreten, tritt beim derart hergestellten
Feldeffekttransistor kein Übergangszonenschwund bzw.
-verlust auf, und werden die Kenngrößen, wie beispielsweise die
Haltezeit, verbessert. Durch das Ionenimplantieren der
Arsenatome werden stark n-dotierte Störstellen 41b ausgebildet
bzw. werden in den schwach n-dotierten Störstellenbereichen
41a stark n-dotierte Störstellenbereiche 41b gebildet. Die
stark n-dotierten Störstellenbereiche 41b sind, wenn die
gleiche Beschleunigungsenergie eingestellt ist, flacher als
diejenigen der ersten Ausführungsform.
-
Schließlich werden die freiliegenden Abschnitte der
phosphordotierten Polysiliziumschicht 48 und die Seitenwand
50a durch ein Naßätzverfahren von der Struktur entfernt.
Während die Polysiliziumseitenwand 50a weggeätzt wird, wird
die dünne phosphordotierte Polysiliziumschicht 48a ebenfals
leicht geätzt, der Naßätzprozeß hat jedoch wegen der dünnen
Siliziumoxidschicht 45a keinen Einfluß auf die
Polycid-Gate-Elektrode 47. Obwohl die dünne phosphordotierte
Polysiliziumschicht 48a leicht geätzt wird, werden die
Störstellenprofile
und die Gerätekenngrößen durch das Schrumpfen nicht
beeinflußt.
-
Wie anhand der vorstehenden Beschreibung verdeutlicht
wurde, sind, weil durch das erfindungsgemäße Verfahren die
Ionenimplantation durch die Gate-Oxidschicht oder die von
der dünnen phosphordotierten Polysiliziumschicht mit einer
gleichmäßigen Dicke überlagerten Gate-Oxidschicht
durchgeführt wird, die Störstellenprofile stabil, so daß die
Gerätekenngrößen leicht in eine vorgegebene Typspezifikation
fallen. Dadurch wird die Produktionsausbeute des
Feldeffekttransistors mit der inversen-T-Gate-Elektrode
verbessert.
-
Obwohl bestimmte Ausführungsformen der vorliegenden
Erfindung dargestellt und beschrieben wurden, können
verschiedene Änderungen und Modifikationen vorgenommen werden.
Beispielsweise kann die dünne phosphordotierte
Polysiliziumschicht 26 durch eine Polycidschicht oder eine Kombination
aus einer Polysiliziumschicht und einer
Feuerfestmetallsilizidschicht ersetzt werden.