JPS59105363A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特にバイポーラ
型のトランジスタもておいて、自己整合によシ、小型で
かつ高性能なトランジスタの製造方法に関するものであ
る。

従来バイポーラ型のトランジスタを形成する場合、例え
は第１図に示す製造方法が用いられていた。

まず第１図（ａ）において、半導体基板１１上に選択的
に形成されたシリコン酸化膜１２をマスクにして不純物
を拡散しベース領域２２を形成する。

次に第１図（ｂ）において前記ベース領域をシリコン酸
化膜で核い、再度ベース領域内に開孔部を形成し、残存
するシリコン酸化膜をマスクにしてエミッタ不純物を拡
散し、エミッタ領域２６を形成する。

次に、第１図（Ｃ）において、ベース１５１２２内に、
ペース取シ出し用のコンタクトを形成し金属配線２７を
形成して、トランジスタの形式を完了する。

しかしながら、上記従来の製造方法には、いくつかの欠
点がある。

まず第１に、エミッタ領域とベース取シ出し用コンタク
トは、異なる目合せ作業により形成されるため、十分な
目合せ余裕を持たせなければならない。更に、金属配線
を形成する際にも、エミッタ取シ出し電極とベース取シ
出し電極との短絡を防止する為に前記電極間の距離に余
裕を持たせなけれはならない。従って、上記２つの理由
によシエミッタ領域とベース取シ出し用コンタクトとの
距離は、非常に大きくなシ、同時にエミッタ・ベース間
の直列抵抗γ６．′が大きくなって、集積回路装置を形
成する場合に悪い影響を及はす。第２に上記した様に目
合せ余裕を十分に持たせなければならない為、トランジ
スタの占める面積が大きくなシ、従ってベース・コレク
タ６奮が増大することになる。更に高業績な半導体装置
を形成する場合には非常に不都合であった。

本発明の目的は、上記欠点を除き、自己整合でエミッタ
・ベース領域全形成することにより、エミッタ・ベース
間の距離を短がくし、小型でかつ鍋性能な半導体装置の
製造方法を提供することにある。

本発明は具体的に、以下述べる実施例に対応して示すと
、半導体基板の一生囲上に耐酸化性材料を含む薄膜を形
成する工程と、該薄膜上に第１の多結晶シリコン膜を形
成する工程と、該第１の多結晶シリコン膜に前記薄膜に
達する第１の開孔部を形成する工程と、残存する第１の
多結晶シリコン膜に第１の不純物を添加する工程と、前
記第１の開孔部を含む半導体基板表面上に比較的薄い第
２の多結晶シリコン膜を形成する工程と、前記第１の開
孔部内側面にのみ一様に絶縁膜全形成し、該絶縁膜で囲
まれた第２の開孔部を前記第１の開孔部内に、該開孔部
周縁よりほぼ等距離に形成する工程と、該第２の開孔部
を第３の多結晶シリコン膜で埋設する工程と、前記絶縁
膜を除去する工程と、該絶縁膜西下にあった第２の多結
晶シリコン膜を除去し、前記耐酸化性材料を含む薄膜を
露出する工程と、該露出した薄膜を除去し、前記半導体
基板に達する第３の開孔部を前記第２の開孔部を埋設し
た第３の多結晶シリコン膜を取シ囲む様に形成する工程
と、該第３の多結晶シリコン膜及び直下の第２の多結晶
シリコン膜を除去し、前記第１の開孔部内に前記第３の
開孔部に囲まれる、前記耐酸化性材料を含む薄膜１出す
る工程と、少なくとも該薄膜の一部は露出しだま捷で、
前記第３の開孔部を覆い、かつ前記残存する第１の多結
晶シリコン膜と接続する様に第４の多結晶シリコン膜を
形成する工程と、露出している該第４及び第１の多結晶
シリコン膜表面を絶縁膜で榎う工程と、前記露出してい
る耐酸化性材料を含む薄膜を除去し、半導体基板に達す
る第４の開孔部を形成する工程と、該第４の開孔部よシ
第２の不純物を添加する工程とを含むものである。

又、この第４の開孔部を第５の多結晶シリコン膜で楼う
工程と葭第５の多結晶シリコン膜表面よシ第２の不純物
を添加する工程を含むことができる。

さらに第１及び第４の多結晶シリコン膜がペース取シ出
し電極であシ、第５の多結晶シリコン膜がエミッタｅｂ
出し電極となるバイポーラ型半導体装置の製造方法であ
ることができる。

次に本発明を実兄例全用いて説明する。

第２図乃至第１３図は、本発明をバイポーラトランジス
タを含む、半導体集積回路の製造に実施した場合の主な
製造工程のバイポーラトランジスタ部の断面図である。

まずＮ型半導体基板１１表面に、シリコン酸化膜１２、
シリコン窒化膜１３、多結晶シリコン膜１５の多層構造
を形成する。該シリコン酸化膜１２は５００Ａ、シリコ
ン窒化膜１３は１ｏｏｏＡ、多結晶シリコン該１５は５
００　ｏｆが適当である（第２図）。

次に、前記多結晶シリコン膜１５をパターニングしシリ
コン窒化膜１３に達する開孔部１６ｉ形成する。史に残
存する多結晶シリコン膜１５のみに熱拡散によりボロン
を添加する。該ボロンの不純物炭度ｉ’；ｊ　Ｉ　Ｘ　
ｉσ８Ｃ７ｎ−３以上必要でりる（第３図）。

次に、半導体基板次面を、多結晶シリコン膜１７、及び
シリコン酸化膜１８で覆う。該多結晶シリコン膜１７は
１ｏｏＯＡ、シリコン酸化膜１８は５０００Ａが適当で
りる（第４図）。

次に、ｂ０記シリコン酸化膜全異方性ドライエツチング
により形成した厚さ分だけエツチングし、前記開孔部１
６内の側面にのみシリコン酸化膜１８を一様に残存させ
、該シリコン酸化膜１８で囲まれる開孔部１９を、前記
開孔部１６内に形成する（第５図）。

次に、前記開孔部１９を、該開孔部の深さ以上の厚さの
多結晶シリコン膜２０で覆い、該多結晶シリコン膜２０
をポリッシングすることによシ、前記開孔部１９を、多
結晶シリコン膜２０で埋設する（第６図）。

次に、前記多結晶シリコン膜２０及び１７をマスクにし
て、前記シリコン膜１８を例えばバッフアート弗酸液に
よシ除去する。更に該除去されたシリコン酸化膜１８直
下にある多結晶シリコン膜１７を異方性ドライエツチン
グによシ除去し、シリコン窒化膜１３を露出する。この
時同時に多結晶シリコン膜２０の一部、及び前記多結晶
シリコン膜１５表面上の多結晶シリコン膜１７も除去さ
れる。次に前記露出したシリコン窒化膜も、例えば１６
０°Ｃ位に加熱したリン酸液によシ除去し、シリコン酸
化膜１２を露出する（第７図）。

次に例えば水酸化カリウム溶液を用いて前記多結晶シリ
コン膜２０及び前記多結晶シリコン膜１５の側面に残存
する多結晶シリコン膜１７を除去する。この時多結晶シ
リコン膜１５は高濃度にボロンが添加されている為に、
エツチングされない。

次に、イオン注入法により、半導体基板１１内にボロン
を添加しベース領域２２を形成し、更に露出しているシ
リコン酸化膜１２をノ＜ツ／・アート弗酸液により除去
し、前記ベース領域２２に達する開孔部２１を形成する
（第８図）。

次に、半導体基板表面に多結晶シリコン膜２３を被湾す
る。該多結晶シリコン膜は７０００Ａが適当である（第
９図）。

次に、前記多結晶シリコン膜２３を形成した厚さだけ異
方性ドライエツチングにより除去し、前記開孔部２１を
榎いかつ、多結晶シリコン膜１５と接する様に、前記多
結晶シリコン膜２３を残存てせる。この時将来エミッタ
領域となるところの前記シリコン窒化膜１３′は露出さ
れる（第１０図）。

次に、露出している多結晶シリコン膜１５及び２３０表
面をスチーム酸化によシリコン酸化膜２４に変換する。

該シリコン酸化膜２４は約３００ＯＡが適当である。更
にこの時スチーム酸化における熱処理が加わる為、前記
多結晶シリコン膜１５内に高濃度に添加されているボロ
ンが横方向に拡、散し、前記残存する多結晶シリコン膜
２３内にまで拡散され、最終的に、前記ベース領域２２
内に高濃度グラフトベース領域２５が形成される（第１
１図）。

次に、前記シリコン窒化膜１３′及びその直下のシリコ
ン酸化膜１２′を連続して兵力性ドライエツチングによ
シ除去し、前記ベース領域２２に達する開孔部を形成し
、該開孔部よ）エミッタ不純物であるリンあるいは砒素
を添加しエミッタ領域２６を形成する（第１２図）。

次に、従来法によシ、金属配線２７．２７’をして半導
体装置の形成を完了する（第１３図）。

上記実施例では、開孔部１６を形成する時に目合せ作業
を１回行なうだけで、エミッタ領域とベース領域が自己
整合によシ形成される。よってエミッタ領域と、ベース
取シ出し用コンタクトとの距離を非常に小さくすること
が可能であシ、上記実施例では、エミッタ領域を囲んで
残存するシリコン窒化膜１３′の幅で決定される。

従って、エミッタ・ベース間の厘列抵抗γｂｂ′を非常
に小さくすることが可能となり更に、トランジスタの面
積も小さくなる為、高集積な半導体装置を形成すること
も可能となる。

上記実施例ではシリコン酸化膜１８の膜厚が５００ＯＡ
の場合について説明したが、該シリコン酸化膜１８は所
望の膜厚にすることが可能である。

また、実施例においては、多結晶シリコン膜２０を除去
した後にイオン注入法によシベース領域を形成したが、
開孔部１６を形成した後にイオン注入法によシボロンを
添加して、ペース領域を形成することが可能である。更
にまた、上記実施例では、エミッタ領域を囲んで、シリ
コン窒化膜１３′及びシリコン酸化膜１２′が残存して
いるが、多結晶シリコン膜２３の膜厚を所望の厚さにコ
ントロールすることにより、第１０図において、開孔部
２１を一部露出する様に前記多結晶シリコン膜２３を残
存させ（第１４図）、最終的にエミッタ領域を囲む、シ
リコン窒化膜１３′、シリコン酸化膜１２′を残存させ
ない様にトランジスタを形成することも可能である（第
１５図）。

更に実施例では、ＮＰＮ）ランリスタについて説明した
が不純物及び不純物添加領域を変えることによシ、ＰＮ
Ｐ　トランジスタにも適用できるし、これらの素子を含
む集積回路装置にも適用できる。

【図面の簡単な説明】

第１図（ａ）乃至（Ｃ）は、従来のバイポーラ型トラン
ジスタを形成する場合の主な製造工程における断面図で
ある。又、第２図乃至第１５図は、本発明の実施例をバ
イポーラ型半導体装置に実施しだ場合の主な製造工程に
おける断面図である。 尚、図において、 １１・・・・・・半碑体基板、１２．１２’、１８．２
４・・・・・・シリコン酸化［，１３，１３’・・・・
・・シリコン窒化膜、１５．１７，２０．２３・旧・・
多結晶シリコン膜、１６，１９．２１・・・・・・開孔
部、２２・旧・・ベース領域、２５・・・・・・グラフ
トベース領域、２６・・・・・・エミッタ領域、２７．
２７’・・・・・・金属配線。 （ａ） ＜ｂ） 蔀、ｌ　図 茅３　区 第４図 第Ｓ　閃 早７　に 簗８　図 第ｑ　図 第１Ｏ図 希Ｈ／　圀 勇１３　　圀 ＃／４　圀 柔／Ｓ図

Claims (3)

【特許請求の範囲】
1. （１）半導体基板の一生面上に絶縁膜を形成する工程と
   、該絶縁膜上に第１の多結晶シリコン膜を形成し、該第
   １の多結晶シリコン膜に前記絶縁膜に達する第１の開孔
   部を形成する工程と、前記第１の開孔部の中央部におけ
   る前記絶縁膜を残余せしめその周辺の前記絶縁膜を除去
   し半導体基板を紐出せしめる工程と、第２の多結晶シリ
   コン膜を該紐出した半導体基板に接続しかつ前記第１の
   多結晶シリコンと連続するごとく形成する工程と、鮎出
   せる該第１および第２の多結晶シリコン膜を絶縁層で覆
   う工程と、前記残余せる中央部における絶縁膜の所定個
   所に第２の開孔部を設けそこから不純物を半導体基板に
   導入する工程とを含むことを特徴とする半導体装置の製
   造方法。
2. （２）第２の開孔部よシの不純物の導入は、そこに設け
   られた第３の多結晶シリコン膜を通して行うことを特徴
   とする特許請求の範囲第（１）項記載の半導体装置の製
   造方法。
3. （３）第１および第２の多結晶シリコン膜がベース取出
   し電極であり、第３の多結晶シリコン膜がエミッタ取出
   し電極であることを特徴とする特許請求の範囲第（２）
   項記載の半導体装置の製造方法。