JPS5846674A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5846674A JPS5846674A JP14446481A JP14446481A JPS5846674A JP S5846674 A JPS5846674 A JP S5846674A JP 14446481 A JP14446481 A JP 14446481A JP 14446481 A JP14446481 A JP 14446481A JP S5846674 A JPS5846674 A JP S5846674A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- base
- forming
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052796 boron Inorganic materials 0.000 abstract description 5
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法とくに高周波トランジ
スタを製造する方法に関するものであって、グラフトベ
ース領域をエミッタ領域及びベース領域とセルフ１ライ
ンで形成することによって、工程数を減少させ半導体集
積回路の高密度化を計るとともに、エミッタ領域とペー
ス領域の接合表面を不純物を含まない酸化膜で被覆する
ことによシ、ノイズを低減し、半導体素子の特性の向上
を計ること及びエミッターペース間逆方向耐圧が高く、
シかもｆ、の高いトランジスタを得ることを目従来高周
波トランジスタの製造工程において、グラフトベース領
域を形成する場合、クラフトベース領域はベース領域や
エミッタ領域とは別に形成する方法が一般的である。ｎ
−ｐ−ｎ）ランジスタをｎ型Ｓｉ基板上に形成する従来
の方法を第１図を用いて説明する１、 第１図において、コレクタ領域１０を形成したｎ型シリ
コ゛ン基板（以下つ壺）・と称す）１１の主表面・にシ
リコン酸化膜（以下酸化膜と称す）１２を形成し、グラ
フトベース領域に不純物を導入するための開孔を設けて
、硼素等のアクセプタとなる不純物を導入し、グラフト
ベース領域１３を形成する（第１図ａ）。このときベー
ス領域となる部分には酸化膜１２１Ｌを残しておいて、
ベース領域には不純物を導入しない。次に５ｉ０２膜１
２Ｎを除去して、イオン注入法によりベース領域にアク
セプタとなる不純物を導入し、ベース領域１３１Ｌを形
成する（第１図ｂ）。次に上記グラフトベース領域及び
ベース領域に酸化膜１４とイオン注入とを積層し、ホト
エツチングによってエミッタ領域に開孔を設ける。次に
、エミッタ領域を形成する不純物として紅イオン注入を
行ないエミッタ領域１６を形成する（第１図Ｃ）。そし
て、イオン注入マスクであるホトレジストあるいは社膜
１６を除去して熱処理を行なえば、ｎ−ｐ−ｎ）ランジ
スタが形成される（第１図ｄ）。
スタを製造する方法に関するものであって、グラフトベ
ース領域をエミッタ領域及びベース領域とセルフ１ライ
ンで形成することによって、工程数を減少させ半導体集
積回路の高密度化を計るとともに、エミッタ領域とペー
ス領域の接合表面を不純物を含まない酸化膜で被覆する
ことによシ、ノイズを低減し、半導体素子の特性の向上
を計ること及びエミッターペース間逆方向耐圧が高く、
シかもｆ、の高いトランジスタを得ることを目従来高周
波トランジスタの製造工程において、グラフトベース領
域を形成する場合、クラフトベース領域はベース領域や
エミッタ領域とは別に形成する方法が一般的である。ｎ
−ｐ−ｎ）ランジスタをｎ型Ｓｉ基板上に形成する従来
の方法を第１図を用いて説明する１、 第１図において、コレクタ領域１０を形成したｎ型シリ
コ゛ン基板（以下つ壺）・と称す）１１の主表面・にシ
リコン酸化膜（以下酸化膜と称す）１２を形成し、グラ
フトベース領域に不純物を導入するための開孔を設けて
、硼素等のアクセプタとなる不純物を導入し、グラフト
ベース領域１３を形成する（第１図ａ）。このときベー
ス領域となる部分には酸化膜１２１Ｌを残しておいて、
ベース領域には不純物を導入しない。次に５ｉ０２膜１
２Ｎを除去して、イオン注入法によりベース領域にアク
セプタとなる不純物を導入し、ベース領域１３１Ｌを形
成する（第１図ｂ）。次に上記グラフトベース領域及び
ベース領域に酸化膜１４とイオン注入とを積層し、ホト
エツチングによってエミッタ領域に開孔を設ける。次に
、エミッタ領域を形成する不純物として紅イオン注入を
行ないエミッタ領域１６を形成する（第１図Ｃ）。そし
て、イオン注入マスクであるホトレジストあるいは社膜
１６を除去して熱処理を行なえば、ｎ−ｐ−ｎ）ランジ
スタが形成される（第１図ｄ）。
この方法によると、エミッタ領域を形成するホトエツチ
ング工程において、マスク合せを行なう際にエミッタ領
域がグラフトベース領域と重なりあうと電流増幅率およ
び耐圧の低下など素子の特性を劣下させる。従って、第
１図の方法ではエミッタ領域はグラフトベース領域とベ
ース領域との境界Ｘから、マスク合せ精度を考慮してマ
スク合せずれを補うだけの距離を隔てなければならない
のでトランジスタ“の無効な面積が増加する。またイオ
ン注入でベース領域を形成する際に、イオン注入により
ダメージが与えられ、ベース領域内にダメージ領域１７
（以下ベースダメージ領域と称人でエミッタ領域を形成
する際においても、エミッタ領域内にダメージ領域（以
下エミッタダメージ領域と称す）１８が形成される（第
１図Ｃ）。
ング工程において、マスク合せを行なう際にエミッタ領
域がグラフトベース領域と重なりあうと電流増幅率およ
び耐圧の低下など素子の特性を劣下させる。従って、第
１図の方法ではエミッタ領域はグラフトベース領域とベ
ース領域との境界Ｘから、マスク合せ精度を考慮してマ
スク合せずれを補うだけの距離を隔てなければならない
のでトランジスタ“の無効な面積が増加する。またイオ
ン注入でベース領域を形成する際に、イオン注入により
ダメージが与えられ、ベース領域内にダメージ領域１７
（以下ベースダメージ領域と称人でエミッタ領域を形成
する際においても、エミッタ領域内にダメージ領域（以
下エミッタダメージ領域と称す）１８が形成される（第
１図Ｃ）。
以上のように、エミッタダメージ領域はエミッタ領域内
に含まれているが、エミッタ領域とベース領域の接合部
にベースダメージ領域が形成されているため、ベースと
エミッタ領域間のリーク電流が大きくなり、電流増幅率
および耐圧の低下など素子特性を劣化させる。
に含まれているが、エミッタ領域とベース領域の接合部
にベースダメージ領域が形成されているため、ベースと
エミッタ領域間のリーク電流が大きくなり、電流増幅率
および耐圧の低下など素子特性を劣化させる。
本発明は、上記欠点を解決するために、たとえばエミッ
タ領域、ベース領域およびグラフトベース領域とをセル
ファラインで形成可能とし、しかも、ベース領域及びエ
ミッタ領域を形成する際のイオン注入によるダメージ領
域をエミッタ領域の内部のみに形成しさらに、ベース領
域とエミッタ領域の接合表面に不純物を含まない熱酸化
膜を形成することによりバイポーラトランジスタを製造
可能とする方法である。
タ領域、ベース領域およびグラフトベース領域とをセル
ファラインで形成可能とし、しかも、ベース領域及びエ
ミッタ領域を形成する際のイオン注入によるダメージ領
域をエミッタ領域の内部のみに形成しさらに、ベース領
域とエミッタ領域の接合表面に不純物を含まない熱酸化
膜を形成することによりバイポーラトランジスタを製造
可能とする方法である。
本発明の実施例として、ｎ−ｐ−ｎ）ランジス図に従っ
て説明する。あらかじめ、ドナー不純物を拡散してコレ
クタコンタクト用領域２０を形成したｎ型Ｓｉ基板２１
を酸化して約３ｏｏｏｆの第１の酸化膜２２を形成し、
ベース形成領域に不純物を導入するための第１の開孔部
を設ける。次に、約１０００〜２ｏｏＯ７）のボロンシ
リケートグラス（以下ＢＡＧと称す）膜２３とＢＳＧ膜
２膜上３上トレジスト膜２４を形成する（第２図ａ）。
て説明する。あらかじめ、ドナー不純物を拡散してコレ
クタコンタクト用領域２０を形成したｎ型Ｓｉ基板２１
を酸化して約３ｏｏｏｆの第１の酸化膜２２を形成し、
ベース形成領域に不純物を導入するための第１の開孔部
を設ける。次に、約１０００〜２ｏｏＯ７）のボロンシ
リケートグラス（以下ＢＡＧと称す）膜２３とＢＳＧ膜
２膜上３上トレジスト膜２４を形成する（第２図ａ）。
次に、マスク合せ工程により、ホトレジスト膜２４のエ
ミッタ形成領域に第２の開孔部２６を設ける（第盛図ｂ
）。次にホトレジスト膜２４をエツチングマスクとし、
ベースおよびエミッタ嶺域を形成する不純物の横方向へ
の拡散を考慮して、弗化水素酸と弗化アンモニウムの混
合液を用いて第１の開孔部２６内のＢＳＧ膜２３を、オ
ーバーエツチングにより横方向に均一に約０．６〜Ｏ，
Ｓμｍエツチングし、第３の開孔部２６を形成する（第
２図Ｃ）。
ミッタ形成領域に第２の開孔部２６を設ける（第盛図ｂ
）。次にホトレジスト膜２４をエツチングマスクとし、
ベースおよびエミッタ嶺域を形成する不純物の横方向へ
の拡散を考慮して、弗化水素酸と弗化アンモニウムの混
合液を用いて第１の開孔部２６内のＢＳＧ膜２３を、オ
ーバーエツチングにより横方向に均一に約０．６〜Ｏ，
Ｓμｍエツチングし、第３の開孔部２６を形成する（第
２図Ｃ）。
次に、ホトレジスト膜２４をイオン注入マスクボロンの
ようなアクセプタとなる不純物を加坪電圧約１６０ Ｋ
ｅＶで約１〜３ Ｘ １０１４ｇＶｃＪ’ イオンの平
均侵入深さ１（ｐ＝約０．３μｍのイオン注入を行ない
、ベース拡散層２７を形成する（第２図ｄ）。
ようなアクセプタとなる不純物を加坪電圧約１６０ Ｋ
ｅＶで約１〜３ Ｘ １０１４ｇＶｃＪ’ イオンの平
均侵入深さ１（ｐ＝約０．３μｍのイオン注入を行ない
、ベース拡散層２７を形成する（第２図ｄ）。
さらに、同様顛、ホトレジスト膜２４をイオン注入マス
クとして、第２の開孔部２６直下のエミッタ領域、ベー
ス拡散層２７領域に、鯰のようなドナーとなる不純物を
加速電圧約８０ ＫｅＶで約７×１ｏ１５（［１［，１
，イオンの平均侵入深さ助＝約０．１μｍのイオン注入
を行ない、エミッタ拡散層２８を形成する。この時、エ
ミッタ拡散層２８の内部に、イオン注入ダメージ領域２
９が形成される（第２図ｅ）。次に、ホトレジスト膜２
４を除去したのち、１ｏＯｏ℃窒素雰囲気中で約１８０
分熱処理を行ないベース領域２７′およびエミッタ領域
２８′を形成すると同時にＢＳＧ膜２３からのボロンの
拡散によりグラフトベース領域３ｏを形成する（第２図
ｆ）。
クとして、第２の開孔部２６直下のエミッタ領域、ベー
ス拡散層２７領域に、鯰のようなドナーとなる不純物を
加速電圧約８０ ＫｅＶで約７×１ｏ１５（［１［，１
，イオンの平均侵入深さ助＝約０．１μｍのイオン注入
を行ない、エミッタ拡散層２８を形成する。この時、エ
ミッタ拡散層２８の内部に、イオン注入ダメージ領域２
９が形成される（第２図ｅ）。次に、ホトレジスト膜２
４を除去したのち、１ｏＯｏ℃窒素雰囲気中で約１８０
分熱処理を行ないベース領域２７′およびエミッタ領域
２８′を形成すると同時にＢＳＧ膜２３からのボロンの
拡散によりグラフトベース領域３ｏを形成する（第２図
ｆ）。
次に、８００〜９ｏｏ℃酸化性雰囲気中で約３０８７、
、 分酸化して、第３の開孔部２６のＳｉ基板表面及び８ｉ
基板と接するＢＳＧ膜２膜下３下３ｏｏ〜１ｏｏｏｆの
第２の酸化膜３１を形成する（第２図ｇ）。この時、ベ
ース領域３ｏは互いに接しているが、グラフトベース領
域３０’とエミッタ領域２８′と接していない。また、
エミッタ領域２８′とベース領縦２７／の接合表面は、
不純物を含まない第２の酸化膜で覆われている。また、
エミッタ拡散層２８は熱処理により、横方向にも拡散さ
れるため、イオン注入ダメージ領域２９は完全にエミッ
タ領域２８′の内部に存在している。
、 分酸化して、第３の開孔部２６のＳｉ基板表面及び８ｉ
基板と接するＢＳＧ膜２膜下３下３ｏｏ〜１ｏｏｏｆの
第２の酸化膜３１を形成する（第２図ｇ）。この時、ベ
ース領域３ｏは互いに接しているが、グラフトベース領
域３０’とエミッタ領域２８′と接していない。また、
エミッタ領域２８′とベース領縦２７／の接合表面は、
不純物を含まない第２の酸化膜で覆われている。また、
エミッタ拡散層２８は熱処理により、横方向にも拡散さ
れるため、イオン注入ダメージ領域２９は完全にエミッ
タ領域２８′の内部に存在している。
以上の工程によれば、
（１）ベース、エミッタ、グラフトベースを形成する際
、セルファラインで行なうため、合せずれが生じず、ト
ランジスタの寸法を小さくでき、しかもマスク合せの回
数が１囲域る。
、セルファラインで行なうため、合せずれが生じず、ト
ランジスタの寸法を小さくでき、しかもマスク合せの回
数が１囲域る。
（２）ベース及びエミッタ領域を形成するイオン注入の
際、イオン注入マスクを同じレジスト膜で行なうため、
工程が短かく、簡単である。
際、イオン注入マスクを同じレジスト膜で行なうため、
工程が短かく、簡単である。
（３） エミッタ領域がグラフトベース領域と重なり
９ 。
９ 。
あわないので、電流増幅率及び°耐圧の増大およびｆＴ
を高くできるなど素子特性が向上する。
を高くできるなど素子特性が向上する。
（４）ベース及びエミッタ領域を形成するイオン注入の
際に、形成されたダメージ領域をエミッタ領域内に全て
含むことにより、ベースとエミッタ領域間のリーフ電流
を減少し、電流増幅率及び耐圧の増大など素子特性が向
上する。
際に、形成されたダメージ領域をエミッタ領域内に全て
含むことにより、ベースとエミッタ領域間のリーフ電流
を減少し、電流増幅率及び耐圧の増大など素子特性が向
上する。
（６）エミッタ領域とベース領域の接合表面に不純物を
含まない酸化膜を形成することにより、エミ？夕とベー
ス領域間のリーク電流及びノイズの低下など素子特性が
向上する。
含まない酸化膜を形成することにより、エミ？夕とベー
ス領域間のリーク電流及びノイズの低下など素子特性が
向上する。
等のすぐれた効果が発揮される。
以上のように、本発明の方法を用いることにより、高性
能バイポーラ半導体装置の製造が可能となり、本発明は
高性能な半導体装置の製造に大きく寄与するものである
。
能バイポーラ半導体装置の製造が可能となり、本発明は
高性能な半導体装置の製造に大きく寄与するものである
。
第１図（ＩＬ）〜（ｄ）は従来の方法によるｎ−ｐ−ｎ
トランジスタの各製造工程における断面図、第２図（ａ
）〜（ｇ）は本発明の一実施例によるｎ−１−１’ｍ）
う１０ ’− ンジスタの各製造工程における断面図である。 ２１・・・・・・ｎ型＆基板、２３・・・・・・不純物
を含む酸化膜、３１・・・・・・不純物を含まない酸化
膜、３０・・・・・・グラフトベース領域、２７′・・
・・・・ベース領域、２８′・・・・・・エミッタ領域
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 第１図 第２図 第２図
トランジスタの各製造工程における断面図、第２図（ａ
）〜（ｇ）は本発明の一実施例によるｎ−１−１’ｍ）
う１０ ’− ンジスタの各製造工程における断面図である。 ２１・・・・・・ｎ型＆基板、２３・・・・・・不純物
を含む酸化膜、３１・・・・・・不純物を含まない酸化
膜、３０・・・・・・グラフトベース領域、２７′・・
・・・・ベース領域、２８′・・・・・・エミッタ領域
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 第１図 第２図 第２図
Claims (4)
- （１）−導電形半導体基板上に形成された第１の絶縁膜
の所定の領、城主除去し、第１の開孔部を設ける工程と
、前記半導体基板上に第２の絶縁膜。 イオン注入遮蔽膜ぎ形成する工程と、前記第１の開孔部
の所定の領域の前記イオン注入遮蔽膜を除去し第２の開
孔部を形成し、さらに、前記第２の絶縁膜を除去して第
３の開孔部を形成して、前記第３の開孔部の端は第２の
開孔部の端よりも所定の距離だけ外側に形成する工程と
、前記第２の開孔部から前記半導体基板中に一導電形形
成用不純物２反対導電形形成用不純物をイオン注入する
工程と、前記基板を熱処理し、−導電影領域と反対導電
影領域を形成する工程とを備えたことを特徴とする半導
体装置の製造方法。 - （２）イオン注入遮蔽膜に感光性樹脂膜を用いだこ半導
体装置の製造方法。 - （３）第２の絶縁膜は反対導電形不純物を含んだことを
特徴とする特許請求の範囲第１項に記載の半導体装置の
製造方法。 - （４）−導電影領域と反対導電影領域の接合表面に、不
純物を含まない第３の絶縁膜を設ける工程を有すること
を特徴とする特許請求の範囲第１項に記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14446481A JPS5846674A (ja) | 1981-09-11 | 1981-09-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14446481A JPS5846674A (ja) | 1981-09-11 | 1981-09-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5846674A true JPS5846674A (ja) | 1983-03-18 |
Family
ID=15362876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14446481A Pending JPS5846674A (ja) | 1981-09-11 | 1981-09-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846674A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02144923A (ja) * | 1988-11-26 | 1990-06-04 | Victor Co Of Japan Ltd | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53123675A (en) * | 1977-04-01 | 1978-10-28 | Burroughs Corp | Method of producing transistor in semiconductor ic |
| JPS561568A (en) * | 1979-06-19 | 1981-01-09 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
-
1981
- 1981-09-11 JP JP14446481A patent/JPS5846674A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53123675A (en) * | 1977-04-01 | 1978-10-28 | Burroughs Corp | Method of producing transistor in semiconductor ic |
| JPS561568A (en) * | 1979-06-19 | 1981-01-09 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02144923A (ja) * | 1988-11-26 | 1990-06-04 | Victor Co Of Japan Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5480816A (en) | Method of fabricating a bipolar transistor having a link base | |
| JPS60117765A (ja) | 半導体装置の製造方法 | |
| JPS5846674A (ja) | 半導体装置の製造方法 | |
| JP2917646B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS63284854A (ja) | 半導体装置とその製造方法 | |
| JPH0239091B2 (ja) | ||
| JPS6140145B2 (ja) | ||
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPH0579186B2 (ja) | ||
| JPS5846673A (ja) | 半導体装置の製造方法 | |
| JPH0548937B2 (ja) | ||
| JPH0744183B2 (ja) | 半導体装置の製造方法 | |
| JPS6149469A (ja) | 半導体装置の製造方法 | |
| JPS60113468A (ja) | 半導体装置の製法 | |
| JPH02113534A (ja) | 半導体装置の製造方法 | |
| JPH01189159A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60235466A (ja) | 半導体装置の製造方法 | |
| JPS61166072A (ja) | 半導体装置の製造方法 | |
| JPS59135764A (ja) | 半導体装置の製造方法 | |
| JPH0274042A (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JPS616853A (ja) | 半導体装置の製造方法 | |
| JPH0343779B2 (ja) | ||
| JPS5846675A (ja) | 半導体装置の製造方法 | |
| JPS59181553A (ja) | 半導体装置の製法 | |
| JPH0616510B2 (ja) | 半導体装置の製造方法 |