JPS60113468A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS60113468A JPS60113468A JP22093783A JP22093783A JPS60113468A JP S60113468 A JPS60113468 A JP S60113468A JP 22093783 A JP22093783 A JP 22093783A JP 22093783 A JP22093783 A JP 22093783A JP S60113468 A JPS60113468 A JP S60113468A
- Authority
- JP
- Japan
- Prior art keywords
- base
- emitter
- region
- ion implantation
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置、特に高周波低雑音トランジスタ
の製造方法に関するものである。
の製造方法に関するものである。
従来高周波低雑音トランジスタは、ペース抵抗による熱
雑音を低減するため、第１図に示す様に基板１にペース
及びエミッタ４を形成するが、このペースとして活性部
２と高濃度のコンタクト部３を設け、エミッタ４と高濃
度のコンタクト部３を接近させ、活性部２の領域をせま
くしてベース抵抗を下げていた。ベース引出し電極６゜
エミッタ引出し電極７は、絶縁膜５にコンタクト孔を開
けてアルミニウム等により形成していた。しかしエミッ
タとペース高濃度コンタクト部を接近させることは写真
食刻法におけるマスク合せ上非常に困難でロシ、そのた
めベース抵抗を小さくすることがむづかしく、このベー
ス抵抗にもとづく熱雑音の低減が困難でめった。
雑音を低減するため、第１図に示す様に基板１にペース
及びエミッタ４を形成するが、このペースとして活性部
２と高濃度のコンタクト部３を設け、エミッタ４と高濃
度のコンタクト部３を接近させ、活性部２の領域をせま
くしてベース抵抗を下げていた。ベース引出し電極６゜
エミッタ引出し電極７は、絶縁膜５にコンタクト孔を開
けてアルミニウム等により形成していた。しかしエミッ
タとペース高濃度コンタクト部を接近させることは写真
食刻法におけるマスク合せ上非常に困難でロシ、そのた
めベース抵抗を小さくすることがむづかしく、このベー
ス抵抗にもとづく熱雑音の低減が困難でめった。
本発明は、上記欠点を改善しベース抵抗を下げることに
よシ、低雑音化した半導体装置の製法を提供するもので
ある。
よシ、低雑音化した半導体装置の製法を提供するもので
ある。
本発明による半導体装置の製法は、ペースとなるべき部
分以外を絶縁層で被われた半導体基板上に、エミッタと
なるべき部分のみ窒化シリコン膜を残して高濃度イオン
注入することで高濃度ペース領域を形成し、選択酸化し
た後前記窒化シリコン膜を除去してエミッタコレタクト
窓以外のベース表面に酸化膜を形成し、エミッタコンタ
クト窓ヨリ、ベースのイオン注入及びエミッタのイオン
注入または熱拡散を行ない、最後に前記高濃度ベース領
域上にベースコンタクト窓を形成するものである。この
結果、高濃度ベース領域はエミッタに自己整合によシ非
常に近く接近しているため、ベース抵抗が十分低減され
、低雑音化したトランジスタとなる。
分以外を絶縁層で被われた半導体基板上に、エミッタと
なるべき部分のみ窒化シリコン膜を残して高濃度イオン
注入することで高濃度ペース領域を形成し、選択酸化し
た後前記窒化シリコン膜を除去してエミッタコレタクト
窓以外のベース表面に酸化膜を形成し、エミッタコンタ
クト窓ヨリ、ベースのイオン注入及びエミッタのイオン
注入または熱拡散を行ない、最後に前記高濃度ベース領
域上にベースコンタクト窓を形成するものである。この
結果、高濃度ベース領域はエミッタに自己整合によシ非
常に近く接近しているため、ベース抵抗が十分低減され
、低雑音化したトランジスタとなる。
以下本発明の一実施例を図を用いて説明するにＮＰＮ型
トランジスタを例とする。
トランジスタを例とする。
第２図ａに示す様に、Ｎ型基板ｌ上に、絶縁層５を形成
した後、通常の写真食刻法等でベースとなるべき領域の
み絶縁層を除去する。その後エミッタとなるべき部分の
みに窒化シリコン膜８を形すに示す様に、ボロン等Ｐ型
不純物を窒化シリコン膜８をマスクとして高濃度にイオ
ン注入することで高濃度ベース領域９を形成する。ここ
でイオン注入のマスクとして窒化シリコン膜８が薄い場
合、その写真食刻法による形成時に用いたフォトレジス
トをイオン注入のマスクとしてもよい。次に第２図Ｃに
示す様に、窒化シリコン膜８をマスクとして選択酸化す
ることで、ベース表面に絶縁膜５を形成する。次に第２
図ｄに示す様に前記窒化シリコン膜８を熱リン酸液等で
除去してエミッタコンタクト窓を形成し、そこからボロ
ン等Ｐ型不純物のイオン注入を行ない活性ベース領域１
゜を形成した後、ヒ素等Ｎ型不純物を活性ペース領域１
０よシ浅くイオン注入することでエミッタ１１を形成す
る。最後に第２図ｅに示す様に、高濃度ベース領域９上
の絶縁膜５にベースコンタクト窓を開口した後、アルミ
ニウム等でペース引出し電極６及びエミッタ引出し電極
７を形成する。
した後、通常の写真食刻法等でベースとなるべき領域の
み絶縁層を除去する。その後エミッタとなるべき部分の
みに窒化シリコン膜８を形すに示す様に、ボロン等Ｐ型
不純物を窒化シリコン膜８をマスクとして高濃度にイオ
ン注入することで高濃度ベース領域９を形成する。ここ
でイオン注入のマスクとして窒化シリコン膜８が薄い場
合、その写真食刻法による形成時に用いたフォトレジス
トをイオン注入のマスクとしてもよい。次に第２図Ｃに
示す様に、窒化シリコン膜８をマスクとして選択酸化す
ることで、ベース表面に絶縁膜５を形成する。次に第２
図ｄに示す様に前記窒化シリコン膜８を熱リン酸液等で
除去してエミッタコンタクト窓を形成し、そこからボロ
ン等Ｐ型不純物のイオン注入を行ない活性ベース領域１
゜を形成した後、ヒ素等Ｎ型不純物を活性ペース領域１
０よシ浅くイオン注入することでエミッタ１１を形成す
る。最後に第２図ｅに示す様に、高濃度ベース領域９上
の絶縁膜５にベースコンタクト窓を開口した後、アルミ
ニウム等でペース引出し電極６及びエミッタ引出し電極
７を形成する。
本発明によるトランジスタでは、第２図ｅに示る活性ベ
ース抵抗１ｏの部を力；せまく、結果として、ベース抵
抗が低減されているため、ベース抵抗よ多発生する払雑
音が少なく、低雑音化されたトランジスタとなっている
。
ース抵抗１ｏの部を力；せまく、結果として、ベース抵
抗が低減されているため、ベース抵抗よ多発生する払雑
音が少なく、低雑音化されたトランジスタとなっている
。
なおここではＮＰＮ型トランジスタについて説明したが
、ＰＮＰ型トランジスタでも同様に本発明の適用が可能
である。また集積回路で使用するトランジスタへ本発明
を適用できることは言うまでもない。
、ＰＮＰ型トランジスタでも同様に本発明の適用が可能
である。また集積回路で使用するトランジスタへ本発明
を適用できることは言うまでもない。
第１図は、従来の製造方法を説明するためのトランジス
タ断面図、第２図ａ乃至第２図ｅは、本発明の実施例に
よるトランジスタ製造方法の各工程に於ける断面図であ
る。
タ断面図、第２図ａ乃至第２図ｅは、本発明の実施例に
よるトランジスタ製造方法の各工程に於ける断面図であ
る。
Claims (1)
- 一導電型基板もしくはエピタキシャル層上のエミッタと
なる領域へ窒化シリコン層を形成する工程、前記窒化シ
リコン層をマスクとして反対導電型不純物をイオン注入
し、その後選択酸化する工程及び前記窒化シリコン層の
除去された部分を通して、イオン注入もしくは熱拡散法
で活性ペース領域及びエミッタ領域を形成する工程を含
むことを特徴とする半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22093783A JPS60113468A (ja) | 1983-11-24 | 1983-11-24 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22093783A JPS60113468A (ja) | 1983-11-24 | 1983-11-24 | 半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60113468A true JPS60113468A (ja) | 1985-06-19 |
Family
ID=16758891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22093783A Pending JPS60113468A (ja) | 1983-11-24 | 1983-11-24 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60113468A (ja) |
-
1983
- 1983-11-24 JP JP22093783A patent/JPS60113468A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5086005A (en) | Bipolar transistor and method for manufacturing the same | |
| JPH0581051B2 (ja) | ||
| JPS60113468A (ja) | 半導体装置の製法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JP3327658B2 (ja) | 縦型バイポーラトランジスタの製造方法 | |
| JPS5854502B2 (ja) | 半導体装置の製造方法 | |
| JPS63284854A (ja) | 半導体装置とその製造方法 | |
| JP3055781B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JP2573303B2 (ja) | 半導体装置の製造方法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JPS61139057A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63211748A (ja) | 半導体装置の製造方法 | |
| JPS6149469A (ja) | 半導体装置の製造方法 | |
| JPH01157565A (ja) | Ｂｉ−ＭＯＳ集積回路装置の製造方法 | |
| JPH04213834A (ja) | バイポーラ集積回路の製造方法 | |
| JPH03152936A (ja) | 半導体集積回路装置 | |
| JPS5846674A (ja) | 半導体装置の製造方法 | |
| JPH05243249A (ja) | バイポーラトランジスタの製造方法 | |
| JPH02181931A (ja) | 半導体装置の製造方法 | |
| JPH02113534A (ja) | 半導体装置の製造方法 | |
| JP2002343878A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0834214B2 (ja) | 半導体装置の製造方法 | |
| JPH10326836A (ja) | 半導体装置の製造方法 |