JPS58154266A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法とくに高速精度のトラン
ジスタ及びこのトランジスタを有する高密度集積回路の
製造方法に関するものである。

近年、半導体素子の高速、高精度化さらに集積回路の高
密度化が要求されてきている。

高速化に関しては、素子の横方向及び縦方向の３ 、ｊ法を小さくすること、あるいはベースとエミソｉ＼ 夕闇あるいはベースとコレクタ、コレクタ基板間の゛接
各容量番小さくすることなどが要求されている。　　　
　−１ 高精度化に関しては、比較器を例にとるならば入力段の
差動アンプのｖＢｘの差つまり△Ｗａｘを小さくするこ
とが要求される。この△Ｗａｘを小さくするためには、 １）エミッタ寸法のバラツキを小さくする。

１１）コンタクト抵抗のバラツキを小さくスル。

１１１）電流増幅率のバラツキを小さくする。

ことが必要である。この中で１）は電子ビーム等を用い
、エミッタのフォトマスクを精度よく製作することによ
り実現できる。１１）はエミッタ濃度を高くするなどし
てコンタクト抵抗を下げることで実現できる。ｆｉｔ　
）電流増幅率のバラツキを小さくするためには、ベース
及び碧ミッタをイオン注入により形成する方法が有効で
ある。

上記１１１）のいわゆる二重イオン注入法においては、
ベース形成時のイオン注入時に発生する欠陥特開昭５８
−１５４２６６（２） がエミッタ寸法のベース−エミッタ接合部に残ってしま
うだめに、リーク電流等デバイスの特性が劣化するとい
う問題があった。そこで最近ではベースとエミッタのイ
オン注入を同一の窓から行なうことにより、この問題を
解決しようということが考えられている。さらに加えて
、ベース抵抗ｒｂを小さくし、デバイスの高速化、低雑
音化を図るために、活性ベースを除くベース領域を高濃
度で形成する方法が考えられている。第１図により従来
の方法を説明する。

まず第１図（ａ）に示すように周知の方法で一方導電型
シリコン基板１上に埋込層２及び他方導電型エピタキシ
ャル層３を形成した後、分離層４を形成しさらにその表
面に酸化膜１１を形成する。

次に第１図中）に示すように、分離島領域内の所定位置
に、一方導電型高濃度ベース領域５いわゆるグラフトベ
ースを厳戒するために、酸化膜１１をエツチングした後
にＣＶＤ法によりグラフトベース５の拡散源となる一方
導電型不純物を含むドープトオキサイド膜１２を堆積し
、さらにイオン６　　・ 注入時のマスクとするための５ｉ５Ｎ４膜１３を堆積す
る。

次に第１図（Ｃ）に示すようにドライエッチ、ウェット
エッチにより５ｉｓＮ４膜１３、ドープトオキサイド膜
１２に開口部２１を設ける。しかるのち矢印のごとく開
口部２１を通し一方導電型イオンを注入し、高温でアニ
ールを行ない活性ベース領域６を形成する。さらに同一
開口部２１より他方導電型イオンを注入し、高温アニー
ルを行ないエミッタ領域７を形成する（第１図ｄ）。

以上の工程を経て形成されたトランジスタには次の欠点
がある。すなわち、高不純物濃度のグラフトベース領域
６と高濃度不純物濃度のエミッタ領域７が直接接するた
め、そのＰ＋Ｐ接合にリーク電流が発生し、雑音等デバ
イス−の性能に大きな影響を及ぼす。

本発明は上記欠点ｉ／Ｃ鑑みてなされたもので、高不純
物濃度のグラフトベース領域５と高不純物濃度のエミッ
タ領域７が直接接することを避け、Ｐ”　Ｎ＋接合によ
るリーク電流の発生を防ぎ低雑音を図るとともに、エミ
ッタ領域７の測面に酸化膜を形成することによシベース
ーエミソタ間接合容量の小さい、高速、高精度、低雑音
の集積回路の製造方法を提供せんとするものである。

本発明の一実施例を第２図により詳しく説明する。説明
を容易にするため、°従来例と共通の構成要素の番号は
第１図と同じにしである。

まず第２図（ＩＬ）に示すように、従来の方法と同じよ
う分離島領域を形成した後に、表面に酸化膜１１を形成
する。次に第２図（ｂ）、　（Ｃ）に示すように、分離
島領域内の所定の位置にグラフトベース領域６を形成す
るために酸化膜１１をエツチングし、開口部３１を設け
る。さらに開口部３１内の所定位置に第１の８１ｓｅ４
膜１３を薄く堆積する（ｂ）。

そして、ＣＶＤ法によりグラフトベース６の拡散源とな
る一方導電型不純物を含むドープトオキサイド膜１２を
全面に堆積したのちに、第２の５ｉｌ１４膜１３′を堆
積する。ここで第１の５ｉｓＮａ膜１３はドープトオキ
サイド膜１２からの不純物の熱拡散は阻止し、後に行な
われるイオン注入による不純物イオンは透過する厚さで
あることが必要であり、第２の５ｉｓ）ｉａ膜１３′は
、イオン注入に対してマスクの役割をする厚さでなけれ
ばならない。

次に第２図（ｄ）に示すように、第２のｇｉｓｔ４膜１
３′全１３′にエツチングし、開口部３１よりは小さく
第１の５ｉ５１ｂ膜１３よりは大きい開口部３２を設け
る。さらに第１の８ｉｓＮａ膜１３　上のドープトオキ
サイド膜１２をエツチング除去し、所定の大きさの開口
部３３を設ける。しかるのち、酸素雰囲気中で高温熱処
理を行なうと、ドープトオキサイド膜１２を拡散源とし
て不純物拡散が行なわれグラフトベース６が形成される
。この時、ドープトオキサイド膜１２の表面が第２の５
１３Ｎ４膜１３′でカバーされていなくて直接酸素雰囲
気に触れる部分では酸素がドープトオキサイド膜１２中
に容易に侵入、拡散していき・−不純物の拡散とともに
、グラフトベース領域６内に酸化膜８が形成される。

−次に第２図（ｅｌ）に示すように開口部３３よシ一方
−導電型不純物イオンをイオン注入し２、高温アニール
を行い活性ベース領域６を形成後、同一間１１部３３よ
り他方導電型不純物イオンを矢印のごとくイオン注入し
、高温アニールを行ないエミッタ領　゛域７を形成する
。この時イオン注入の加速エネルギー、ドーズ量、アニ
ニルの温度２時間を適当に選ぶことにより、グラフトベ
ース領域６と活性ペース領域６が接続され、さらに高濃
度グラフトベース領域６と高濃度エミッタ領域７は酸化
膜８によシ分離され、直接接するのを避けることができ
る。

さらに図示されてはいないが、第１の５ｉｓＮ４膜１３
、第２の５ｉｓＮ４膜１３′を除去後、周知の方法によ
り電極を形成し、このバイポーラトランジスタを含む半
導体装置は完成する。

第２図に示した製造方法には次の利点がある。

■　高濃度グラフトベ」１ス領域５と高濃度エミッタ領
域７が直接接することのない構造であるために、Ｐ”　
Ｎ＋接合によるリーク電流の発生を防−ぐことかでき低
雑音化を図ることができる。

９　　　　。

■　エミッタ領域７の測面が酸化膜８であるために、ペ
ース・エミッタ間の接合面積が減り、ベース・エミッタ
間接合容量で小さくなるので、デバイスの高速化を図る
ことができる。

以上のように本発明は、高速、高精度で低雑音のトラン
ジスタ及び集積回路を供給することが可能であり、今後
、電子装置の高性能化に大きく寄与するものである。

【図面の簡単な説明】

１・・・・・・半導体基板、２・・・・・・エピタキシ
ャル層、３・・・・・・埋込層、４・・・・・・分離層
、６・・・・・・グラフトベース領域、６・・・・・・
活性ベース領域、７・・・・・・エミッタ領域、８・・
・・・・酸化膜、１１・・・・・・酸化膜、−′＋２、
・・・・・・ドープトオキサイド膜、１３．１３’″Ｓ
・・・・・、（ＢＮｌ、、−第２の５ｉｓＮ４膜。

Claims (1)

【特許請求の範囲】
1. （１）一方の導電型の半導体基板表面に他方の導電型半
   導体層を形成する工程と、この半導体層の所定領域を島
   領域とするようにこれを囲んで表面より前記基板に到達
   する前記基板と同導電型の領域を形成する工程と、前記
   半導体層表面上に絶縁膜を形成し、この絶縁膜の一部を
   除去して不純物導入用の窓を形成し、前記半導体層表面
   を露出させる工程と、前記窓内の前記エピタキシャル層
   表面の所定位置に第１の保護膜を形成する工程と、しか
   るのち前記半導体層全面に一方の導電型の不純物を含む
   被膜を形成する工程と、さらにその表面に第２の保護膜
   を形成する工程と、前記第１の保護膜の上の前記第２の
   保護膜を選択的に除去し、前記第１の保護膜よりも大き
   い開口部を形成する工程と、同じく前記第１の保護膜の
   上の前記被膜を除去し、前記第１の保護膜上に開口部を
   形成する工程と、前記基板を酸素雰囲気中で加熱し、前
   記被膜に含まれている一方導電型不純物が拡散源となり
   、前記半導体層の所定位置にグラフトベースを形成する
   とともに、前記グラフトベースの一部に絶縁膜を形成す
   る工程と、前記開口部を通して一方導電型不純物イオン
   をイオン注入し、熱処理を行ない活性ベースを形成する
   工程と、前記開口部を通して他方の導電型不純物イオン
   をイオン注入し、熱処理を行ないエミッタを形成する工
   程と、前記第１及び第２の保護膜を除去後、電極を形成
   する工程とを備えたことを特徴とする半導体装置の製造
   方法。