JPH0479132B2 - - Google Patents
Info
- Publication number
- JPH0479132B2 JPH0479132B2 JP56144510A JP14451081A JPH0479132B2 JP H0479132 B2 JPH0479132 B2 JP H0479132B2 JP 56144510 A JP56144510 A JP 56144510A JP 14451081 A JP14451081 A JP 14451081A JP H0479132 B2 JPH0479132 B2 JP H0479132B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- base
- forming
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007547 defect Effects 0.000 claims description 34
- 238000005468 ion implantation Methods 0.000 claims description 34
- 239000013078 crystal Substances 0.000 claims description 29
- 239000012535 impurity Substances 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明はバイポーラトランジスタおよびその製
造方法に関するものであつて、結晶欠陥に起因す
るリーク電流、ノイズ等素子特性の劣化を防止
し、製造工程に於ける歩留り向上を目的とする。
造方法に関するものであつて、結晶欠陥に起因す
るリーク電流、ノイズ等素子特性の劣化を防止
し、製造工程に於ける歩留り向上を目的とする。
近年半導体集積回路に対して、高速化・低消費
電力化等の要求が強まつてきた。このため半導体
集積回路の製造工程では、素子寸法の微細化・不
純物導入の高精度化を実現しなければならない。
そこでバイポーラ半導体集積回路に於けるnpnト
ランジスタを形成するための不純物導入法として
イオン注入法が注目を浴びるようになつた。
電力化等の要求が強まつてきた。このため半導体
集積回路の製造工程では、素子寸法の微細化・不
純物導入の高精度化を実現しなければならない。
そこでバイポーラ半導体集積回路に於けるnpnト
ランジスタを形成するための不純物導入法として
イオン注入法が注目を浴びるようになつた。
しかし従来のイオン注入法によつてベースおよ
びエミツタ領域を形成するための不純物導入を行
つた場合、イオン注入によつて誘起される結晶欠
陥に起因するトランジスタの特性不良が生じる。
びエミツタ領域を形成するための不純物導入を行
つた場合、イオン注入によつて誘起される結晶欠
陥に起因するトランジスタの特性不良が生じる。
第１図を参照してこのことを説明すれば、Ｎ型
半導体Si（シリコン）基板１１の主表面に酸化シ
リコン（以下SiO2と記す）膜１２を形成し、
SiO2膜１２にベースを形成するための不純物導
入窓１２ａを形成する。次に窓１２ａの内部に約
600Å程度の酸化膜１２′を設ける（第１図Ａ）。
半導体Si（シリコン）基板１１の主表面に酸化シ
リコン（以下SiO2と記す）膜１２を形成し、
SiO2膜１２にベースを形成するための不純物導
入窓１２ａを形成する。次に窓１２ａの内部に約
600Å程度の酸化膜１２′を設ける（第１図Ａ）。
そして３×1014ions／cm2のホウ素（以下Ｂと記
す）イオンを60KeVの加速電圧で注入して、
CVD法により約3000Åの低温SiO2膜を積層する。
次に約900℃の温度で、窒素ガス中で熱処理を施
してＰ型ベース領域１４を形成した後、SiO2膜
１３にエミツタを形成するための不純物導入窓１
３ａを設ける（第１図Ｂ）。次に窓１３ａ内部に
再度約600Åの酸化膜１３′を形成して、窓１３ａ
内に180KeVの加速電圧で、７×1015ions／cm2程
度の砒素（以下Asと記す）イオンを注入し、
1000℃の温度で、窒素ガス中に於て100分に熱処
理を施すことにより、エミツタ領域１５が形成さ
れ、npnトランジスタが出来る（第１図Ｃ）。
す）イオンを60KeVの加速電圧で注入して、
CVD法により約3000Åの低温SiO2膜を積層する。
次に約900℃の温度で、窒素ガス中で熱処理を施
してＰ型ベース領域１４を形成した後、SiO2膜
１３にエミツタを形成するための不純物導入窓１
３ａを設ける（第１図Ｂ）。次に窓１３ａ内部に
再度約600Åの酸化膜１３′を形成して、窓１３ａ
内に180KeVの加速電圧で、７×1015ions／cm2程
度の砒素（以下Asと記す）イオンを注入し、
1000℃の温度で、窒素ガス中に於て100分に熱処
理を施すことにより、エミツタ領域１５が形成さ
れ、npnトランジスタが出来る（第１図Ｃ）。
この場合、エミツタを形成するためのAsイオ
ン注入によつて誘起される結晶欠陥は、Asイオ
ン注入に於ける投影飛程付近に最も多く分布する
が、1000℃の熱処理時にAsは拡散して上記結晶
欠陥領域をエミツタ内部に包みこんでしまうた
め、エミツタとベースの接合部には、Asイオン
注入によつて誘起される結晶欠陥は到達しない。
しかしながら、ベースを形成するためのＢイオン
注入時に誘起される結晶欠陥は、イオン注入され
た領域開孔１２ａ内部の全体に渡り投影飛程付近
の深さに最も多く分布するため、ベース内部にエ
ミツタを形成しようとした場合、エミツタの側面
Ｑに結晶欠陥領域１６を含むエミツタとベースの
接合部が出来る。このような結晶欠陥を含むｐ−
ｎ接合は、結晶欠陥が再結合中心となる等の原因
により、接合のリーク電流や雑音を生じる。これ
はトランジスタとして電流増幅率が低下する等の
等性劣化になり、集積回路の製造工程に於ける歩
留り低下をもたらす。
ン注入によつて誘起される結晶欠陥は、Asイオ
ン注入に於ける投影飛程付近に最も多く分布する
が、1000℃の熱処理時にAsは拡散して上記結晶
欠陥領域をエミツタ内部に包みこんでしまうた
め、エミツタとベースの接合部には、Asイオン
注入によつて誘起される結晶欠陥は到達しない。
しかしながら、ベースを形成するためのＢイオン
注入時に誘起される結晶欠陥は、イオン注入され
た領域開孔１２ａ内部の全体に渡り投影飛程付近
の深さに最も多く分布するため、ベース内部にエ
ミツタを形成しようとした場合、エミツタの側面
Ｑに結晶欠陥領域１６を含むエミツタとベースの
接合部が出来る。このような結晶欠陥を含むｐ−
ｎ接合は、結晶欠陥が再結合中心となる等の原因
により、接合のリーク電流や雑音を生じる。これ
はトランジスタとして電流増幅率が低下する等の
等性劣化になり、集積回路の製造工程に於ける歩
留り低下をもたらす。
本発明は、以上のようにエミツタ側面の結晶欠
陥に基づく素子特性の劣化を防止するために、ベ
ースおよびエミツタの両方の不純物導入時に誘起
される結晶欠陥をすべてエミツタ内部に包含し、
エミツタとベースの接合部に結晶欠陥を残留させ
ないことを特徴とした構造を有するバイポーラト
ランジスタおよびその製造方法を提供するもので
ある。すなわち、イオン注入法によつて不純物導
入を行つた場合、注入された領域にのみ結晶欠陥
ができ、この欠陥は注入された不純物に比して拡
散係数が小さいために、エミツタのみイオン注入
法によつて形成する場合にはイオン注入時の結晶
欠陥は、エミツタ領域内部に包含される。そこで
第２図に示すように、ベース領域を形成するため
のＢイオン注入とエミツタ領域を形成するための
Asイオン注入とを同一の領域２２ａに行つて適
当な熱処理を施してベース領域２４、エミツタ領
域２５を形成すれば、ＢとAsおよび結晶欠陥の
３者の拡散係数の違いから、ＢおよびAsの両イ
オン注入時に生ずる結晶欠陥領域２６をすべてエ
ミツタ領域２５内部に包含する構造を有するnpn
トランジスタが形成できる。２１はＮ型層、２２
はSiO2膜である。
陥に基づく素子特性の劣化を防止するために、ベ
ースおよびエミツタの両方の不純物導入時に誘起
される結晶欠陥をすべてエミツタ内部に包含し、
エミツタとベースの接合部に結晶欠陥を残留させ
ないことを特徴とした構造を有するバイポーラト
ランジスタおよびその製造方法を提供するもので
ある。すなわち、イオン注入法によつて不純物導
入を行つた場合、注入された領域にのみ結晶欠陥
ができ、この欠陥は注入された不純物に比して拡
散係数が小さいために、エミツタのみイオン注入
法によつて形成する場合にはイオン注入時の結晶
欠陥は、エミツタ領域内部に包含される。そこで
第２図に示すように、ベース領域を形成するため
のＢイオン注入とエミツタ領域を形成するための
Asイオン注入とを同一の領域２２ａに行つて適
当な熱処理を施してベース領域２４、エミツタ領
域２５を形成すれば、ＢとAsおよび結晶欠陥の
３者の拡散係数の違いから、ＢおよびAsの両イ
オン注入時に生ずる結晶欠陥領域２６をすべてエ
ミツタ領域２５内部に包含する構造を有するnpn
トランジスタが形成できる。２１はＮ型層、２２
はSiO2膜である。
本発明の第２図の構造を形成する製造方法の第
１の実施例を第３図を用いて説明する。Ｐ型基板
（図示せず）上の比抵抗約１Ω−cmのコレクタと
なるＮ型半導体Si（シリコン）層よりなる基板３
１の主表面に例えば熱酸化法によつてSiO2膜３
２を約3000Å形成し、ベース領域形成部に開孔３
２ａを設ける。さらにBSG膜（Boron Silicate
Glass膜）３３を約3000Å積層し(A)、エミツタ領
域形成部に開孔３３ａを設けてCVD法により約
600Åの低温酸化膜３４を積層する(B)。そしてＢ
イオンを40KeVの加速電圧で３×1014ions／cm2、
Asイオンを180KeVの加速電圧で７×1015ions／
cm2それぞれイオン注入を行う。このイオン注入条
件によつてＢとAs両イオンの投影飛程はほぼ等
しく、Si基板３１の主表面から約500Å程度の深
さの部分にＢおよびAsおよび結晶欠陥領域３６
の分布のピークがほぼ重なる。この後1000℃程度
の温度で、窒素雰囲気中で約60分の熱処理を施す
ことにより、イオン注入されたＢおよびAsと、
BSG膜３３からＢが拡散するとともに、Asより
もＢの拡散係数が大きいため、第３図Ｃに示すご
とくエミツタ領域３５、ベース領域３７、グラフ
トベース領域３８が形成される。
１の実施例を第３図を用いて説明する。Ｐ型基板
（図示せず）上の比抵抗約１Ω−cmのコレクタと
なるＮ型半導体Si（シリコン）層よりなる基板３
１の主表面に例えば熱酸化法によつてSiO2膜３
２を約3000Å形成し、ベース領域形成部に開孔３
２ａを設ける。さらにBSG膜（Boron Silicate
Glass膜）３３を約3000Å積層し(A)、エミツタ領
域形成部に開孔３３ａを設けてCVD法により約
600Åの低温酸化膜３４を積層する(B)。そしてＢ
イオンを40KeVの加速電圧で３×1014ions／cm2、
Asイオンを180KeVの加速電圧で７×1015ions／
cm2それぞれイオン注入を行う。このイオン注入条
件によつてＢとAs両イオンの投影飛程はほぼ等
しく、Si基板３１の主表面から約500Å程度の深
さの部分にＢおよびAsおよび結晶欠陥領域３６
の分布のピークがほぼ重なる。この後1000℃程度
の温度で、窒素雰囲気中で約60分の熱処理を施す
ことにより、イオン注入されたＢおよびAsと、
BSG膜３３からＢが拡散するとともに、Asより
もＢの拡散係数が大きいため、第３図Ｃに示すご
とくエミツタ領域３５、ベース領域３７、グラフ
トベース領域３８が形成される。
このときSi基板３１の主表面からエミツタ・ベ
ース接合の深さは約0.4μｍ、グラフトベース・コ
レクタ接合の深さは約0.7μｍとなる。Asはまた
同時に横方向にも拡散するので、上記開孔３３ａ
の周辺よりもエミツタ領域は外方に広がる。しか
しイオン注入は開孔３３ａの内部にのみ結晶欠陥
領域３６を誘起し、しかも結晶欠陥の拡散係数が
Asの拡散係数に較べて十分に小さいので、イオ
ン注入によつて誘起される結晶欠陥はすべてエミ
ツタ領域３５の内部に包含されてしまうことにな
る。このようにして、エミツタ領域内にイオン注
入による欠陥を存在させたバイポーラトランジス
タを容易に工程数を大きく増加させることなく作
成することができる。
ース接合の深さは約0.4μｍ、グラフトベース・コ
レクタ接合の深さは約0.7μｍとなる。Asはまた
同時に横方向にも拡散するので、上記開孔３３ａ
の周辺よりもエミツタ領域は外方に広がる。しか
しイオン注入は開孔３３ａの内部にのみ結晶欠陥
領域３６を誘起し、しかも結晶欠陥の拡散係数が
Asの拡散係数に較べて十分に小さいので、イオ
ン注入によつて誘起される結晶欠陥はすべてエミ
ツタ領域３５の内部に包含されてしまうことにな
る。このようにして、エミツタ領域内にイオン注
入による欠陥を存在させたバイポーラトランジス
タを容易に工程数を大きく増加させることなく作
成することができる。
次に、本発明にかかる方法の第２の実施例を第
４図とともに説明する。第３図の場合と同様に
BSG膜３３を積層した後、エミツタ形成領域に
開孔３３ａを設けてN2、Arのような不活性ガス
中で熱処理すると、BSG膜３３と接しているSi
基板３１の表面からボロンが拡散し、100〜300
Ω／ロのP+＊形グラフトベース領域４０が形成
される（第４図Ａ）。
４図とともに説明する。第３図の場合と同様に
BSG膜３３を積層した後、エミツタ形成領域に
開孔３３ａを設けてN2、Arのような不活性ガス
中で熱処理すると、BSG膜３３と接しているSi
基板３１の表面からボロンが拡散し、100〜300
Ω／ロのP+＊形グラフトベース領域４０が形成
される（第４図Ａ）。
次に1000℃、O2ガス中で酸化すると開孔３３
ａのSi基板３１表面に厚さ約300ÅのSiO2膜４１
が形成される。同時に酸化種（酸素）は、BSG
膜３３中を拡散して、BSG膜３３とグラフトベ
ース領域４０との界面に達するためグラフトベー
ス領域４０表面が酸化されて、グラフトベース領
域４０上に厚さ約150ÅのSiO2膜４２が形成され
る（第４図Ｂ）。
ａのSi基板３１表面に厚さ約300ÅのSiO2膜４１
が形成される。同時に酸化種（酸素）は、BSG
膜３３中を拡散して、BSG膜３３とグラフトベ
ース領域４０との界面に達するためグラフトベー
ス領域４０表面が酸化されて、グラフトベース領
域４０上に厚さ約150ÅのSiO2膜４２が形成され
る（第４図Ｂ）。
次に第１の実施例の場合と同じように、Ｂイオ
ン、Asイオンをイオン注入、熱処理する。そう
すると、Asの拡散で形成したエミツタ領域３５、
Ｂイオン注入領域のＢの拡散で形成したベース領
域３７、グラフトベース領域４０のボロンがさら
に拡散してグラフトベース領域４０′が形成され
る（第４図Ｃ）。
ン、Asイオンをイオン注入、熱処理する。そう
すると、Asの拡散で形成したエミツタ領域３５、
Ｂイオン注入領域のＢの拡散で形成したベース領
域３７、グラフトベース領域４０のボロンがさら
に拡散してグラフトベース領域４０′が形成され
る（第４図Ｃ）。
第４図Ｂに示す工程においてグラフトベース領
域４０上に形成されたSiO2膜４２は、酸化され
た領域に含まれていたボロンを含むが、このボロ
ンは偏析現象によつて再びグラフトベース領域に
拡散することはなく、さらに熱処理によるBSG
膜３３からのボロンの拡散を阻止する効果を有す
るので、第４図Ｃに示す工程で熱処理しても
BSG膜３３からSi基板３１へボロンが拡散され
ることはない。故に、グラフトベース領域４０′
のシート抵抗は第４図Ａに示す工程の熱処理後の
シート抵抗で決まるので、所望のシート抵抗にな
るようにBSG膜３３中のボロン濃度もしくは熱
処理条件を決める。また第４図ではエミツタ・ベ
ース接合表面は加熱酸化膜４２で覆われている。
域４０上に形成されたSiO2膜４２は、酸化され
た領域に含まれていたボロンを含むが、このボロ
ンは偏析現象によつて再びグラフトベース領域に
拡散することはなく、さらに熱処理によるBSG
膜３３からのボロンの拡散を阻止する効果を有す
るので、第４図Ｃに示す工程で熱処理しても
BSG膜３３からSi基板３１へボロンが拡散され
ることはない。故に、グラフトベース領域４０′
のシート抵抗は第４図Ａに示す工程の熱処理後の
シート抵抗で決まるので、所望のシート抵抗にな
るようにBSG膜３３中のボロン濃度もしくは熱
処理条件を決める。また第４図ではエミツタ・ベ
ース接合表面は加熱酸化膜４２で覆われている。
以上のように本発明によれば、ベースを形成す
るためのイオン注入時に誘起される結晶欠陥は、
イオン注入時に形成された位置から熱処理によつ
て移動することはなく、一方、注入された不純物
は熱処理によつて拡散され、活性ベースとエミツ
タを精度よく形成される。これは、トランジスタ
の高周波特性とアーリー電圧などの耐圧を同時に
向上させるために、活性ベースの不純物濃度を高
くすると同時にベース幅をきわめて薄くすること
が効果的であつて、この場合、活性ベースを形成
するためのイオン注入のドーズ量を、本実施例で
示したように３×1014ions／cm2と高くする必要が
ある。しかし、このようにドーズ量の多い時に誘
起される結晶欠陥は、一般に熱処理によつて回復
しないことが知られている。従つて、この欠陥の
影響を回避するためには、欠陥がPN接合面のよ
うに電気的に活性な領域から追い出し、エミツタ
領域の内部に閉じ込めることが最も効果的な方法
であるといえる。さらに、グラフトベースは不純
物を含んだ絶縁膜から半導体中に熱的に拡散され
るので、イオン注入のように結晶欠陥を誘起する
ことはなく、イオン注入によつて形成された活性
ベースやエミツタ領域の周辺で、グラフトベース
との重なりが生じても、リーク電流の発生を生ず
ることはない。すなわち、イオン注入によつて誘
起される結晶欠陥は、すべてエミツタ領域の内部
に包含され、ベースとエミツタの接合面に結晶欠
陥が存在することはなく、ベースとエミツタ間の
リーク電流の発生を防止できる。また活性ベース
領域とエミツタの両方を、精度の高いイオンで注
入法によつて形成するため、トランジスタ特性の
精度の高い制御が可能で、しかも素子特性の不均
一も小さい。さらにBSG膜を用いて不純物濃度
の高いグラフトベース領域を形成しているため、
ベース広がり抵抗を小さくすることが可能で、高
周波特性および雑音特性の優れたトランジスタが
形成できる。特に第２の実施例の場合はエミツ
タ・ベース接合表面はBSG膜に比べて、ボロン
濃度が低く、界面準位密度も小さく、安定性の高
い加熱酸化膜で覆われているためエミツタ・ベー
ス間リーク電流が小さく、バーストノイズ、低周
波ノイズもより一層小さくなる。
るためのイオン注入時に誘起される結晶欠陥は、
イオン注入時に形成された位置から熱処理によつ
て移動することはなく、一方、注入された不純物
は熱処理によつて拡散され、活性ベースとエミツ
タを精度よく形成される。これは、トランジスタ
の高周波特性とアーリー電圧などの耐圧を同時に
向上させるために、活性ベースの不純物濃度を高
くすると同時にベース幅をきわめて薄くすること
が効果的であつて、この場合、活性ベースを形成
するためのイオン注入のドーズ量を、本実施例で
示したように３×1014ions／cm2と高くする必要が
ある。しかし、このようにドーズ量の多い時に誘
起される結晶欠陥は、一般に熱処理によつて回復
しないことが知られている。従つて、この欠陥の
影響を回避するためには、欠陥がPN接合面のよ
うに電気的に活性な領域から追い出し、エミツタ
領域の内部に閉じ込めることが最も効果的な方法
であるといえる。さらに、グラフトベースは不純
物を含んだ絶縁膜から半導体中に熱的に拡散され
るので、イオン注入のように結晶欠陥を誘起する
ことはなく、イオン注入によつて形成された活性
ベースやエミツタ領域の周辺で、グラフトベース
との重なりが生じても、リーク電流の発生を生ず
ることはない。すなわち、イオン注入によつて誘
起される結晶欠陥は、すべてエミツタ領域の内部
に包含され、ベースとエミツタの接合面に結晶欠
陥が存在することはなく、ベースとエミツタ間の
リーク電流の発生を防止できる。また活性ベース
領域とエミツタの両方を、精度の高いイオンで注
入法によつて形成するため、トランジスタ特性の
精度の高い制御が可能で、しかも素子特性の不均
一も小さい。さらにBSG膜を用いて不純物濃度
の高いグラフトベース領域を形成しているため、
ベース広がり抵抗を小さくすることが可能で、高
周波特性および雑音特性の優れたトランジスタが
形成できる。特に第２の実施例の場合はエミツ
タ・ベース接合表面はBSG膜に比べて、ボロン
濃度が低く、界面準位密度も小さく、安定性の高
い加熱酸化膜で覆われているためエミツタ・ベー
ス間リーク電流が小さく、バーストノイズ、低周
波ノイズもより一層小さくなる。
次に従来の例と本発明の実施例の両方のトラン
ジスタを実際に試作して素子特性を測定した結果
を示す。まずエミツタ・ベース接合のリーク電流
に依るエミツタ接地直流電流増幅率（hFEと記
す）の低下したトランジスタの割合は、エミツタ
の大きさが8μｍ四方のトランジスタに於て、従
来の例では35％であつたのが、本発明の実施例に
依れば０であつた。さらにバーストノイズは約５
分の１に低減できた。また２個１組のトランジス
タに関してそのhFEの偏差も平均hFEが100程度
のトランジスタに対して１％以下と小さい。
ジスタを実際に試作して素子特性を測定した結果
を示す。まずエミツタ・ベース接合のリーク電流
に依るエミツタ接地直流電流増幅率（hFEと記
す）の低下したトランジスタの割合は、エミツタ
の大きさが8μｍ四方のトランジスタに於て、従
来の例では35％であつたのが、本発明の実施例に
依れば０であつた。さらにバーストノイズは約５
分の１に低減できた。また２個１組のトランジス
タに関してそのhFEの偏差も平均hFEが100程度
のトランジスタに対して１％以下と小さい。
以上のように、本発明によれば高性能のバイポ
ーラトランジスタが実現できるとともに、高周
波、低消費電力半導体集積回路の製造工程に於け
る歩留りの向上をもたらすと共に、素子特性の均
一性が良いことから、高精度集積回路の実現も可
能となるものである。
ーラトランジスタが実現できるとともに、高周
波、低消費電力半導体集積回路の製造工程に於け
る歩留りの向上をもたらすと共に、素子特性の均
一性が良いことから、高精度集積回路の実現も可
能となるものである。
第１図Ａ〜Ｃは従来の二重イオン注入法に依る
npnトランジスタとその製造工程を断面図、第２
図は本発明にかかる結晶欠陥をすべてエミツタ領
域内部に包含するトランジスタの概略断面図、第
３図Ａ〜Ｃ、第４図Ａ〜Ｃはそれぞれ本発明にか
かるトランジスタの製造方法の実施例の工程断面
図である。 ２１，３１……Ｎ型シリコン基板、２２ａ……
ＢおよびAsをイオン注入するための開孔、２４，
３７……Ｐ型ベース領域、２５，３５……Ｎ型エ
ミツタ領域、３２ａ……グラフトベース領域およ
びベース領域を形成するための不純物導入を行う
開孔、３３……BSG膜、３３ａ……ＢおよびAs
をイオン注入するための開孔、３８，４０′……
グラフトベース領域。
npnトランジスタとその製造工程を断面図、第２
図は本発明にかかる結晶欠陥をすべてエミツタ領
域内部に包含するトランジスタの概略断面図、第
３図Ａ〜Ｃ、第４図Ａ〜Ｃはそれぞれ本発明にか
かるトランジスタの製造方法の実施例の工程断面
図である。 ２１，３１……Ｎ型シリコン基板、２２ａ……
ＢおよびAsをイオン注入するための開孔、２４，
３７……Ｐ型ベース領域、２５，３５……Ｎ型エ
ミツタ領域、３２ａ……グラフトベース領域およ
びベース領域を形成するための不純物導入を行う
開孔、３３……BSG膜、３３ａ……ＢおよびAs
をイオン注入するための開孔、３８，４０′……
グラフトベース領域。
Claims (1)
- 【特許請求の範囲】 １ ベースおよびエミツタ領域を形成するために
２回のイオン注入を、半導体基板の一部の同一の
領域に選択的に行う工程と、前記イオン注入によ
り導入された不純物を拡散し、ベースおよびエミ
ツタ領域を形成する熱処理工程とを備え、前記２
回のイオン注入によつて注入された両イオンの投
影飛程をほぼ等しくし、前記熱処理工程を前記イ
オン注入によつて誘起される結晶欠陥の成長速度
よりも、前記２回のイオン注入によつて導入され
た不純物の拡散速度の方が大きくなる条件に設定
することにより、前記結晶欠陥を前記エミツタ領
域内部に完全に包含せしめることを特徴とするバ
イポーラトランジスタの製造方法。 ２ イオン注入される領域の周囲に一導電形形成
用不純物を含んだ絶縁膜をあらかじめ形成する工
程と、熱処理によつて前記絶縁膜から不純物を拡
散させグラフトベース領域を形成する工程を含む
ことを特徴とする特許請求の範囲第１項に記載の
バイポーラトランジスタの製造方法。 ３ イオン注入される領域の周囲に一導電形形成
用不純物を含んだ絶縁膜を形成する工程と、熱処
理によつて前記絶縁膜から不純物を拡散させグラ
フトベース領域を形成する工程と、前記基板を酸
化性雰囲気中で熱処理し前記絶縁膜と前記グラフ
トベース領域界面に熱酸化膜を形成する工程とを
含みその後、ベースおよびエミツタ領域を形成す
るためのイオン注入工程を行うことを特徴とする
特許請求の範囲第１項に記載のバイポーラトラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14451081A JPS5846677A (ja) | 1981-09-11 | 1981-09-11 | バイポ−ラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14451081A JPS5846677A (ja) | 1981-09-11 | 1981-09-11 | バイポ−ラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5846677A JPS5846677A (ja) | 1983-03-18 |
| JPH0479132B2 true JPH0479132B2 (ja) | 1992-12-15 |
Family
ID=15364032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14451081A Granted JPS5846677A (ja) | 1981-09-11 | 1981-09-11 | バイポ−ラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846677A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53123675A (en) * | 1977-04-01 | 1978-10-28 | Burroughs Corp | Method of producing transistor in semiconductor ic |
| JPS5673447A (en) * | 1979-11-21 | 1981-06-18 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| JPS56142667A (en) * | 1980-03-13 | 1981-11-07 | Ibm | Semiconductor device |
-
1981
- 1981-09-11 JP JP14451081A patent/JPS5846677A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53123675A (en) * | 1977-04-01 | 1978-10-28 | Burroughs Corp | Method of producing transistor in semiconductor ic |
| JPS5673447A (en) * | 1979-11-21 | 1981-06-18 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| JPS56142667A (en) * | 1980-03-13 | 1981-11-07 | Ibm | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5846677A (ja) | 1983-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4431460A (en) | Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer | |
| US4818720A (en) | Method for manufacturing a BiCMOS device | |
| JPH05347383A (ja) | 集積回路の製法 | |
| JPS6241425B2 (ja) | ||
| JPS62290173A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5917243A (ja) | 半導体装置の製造方法 | |
| JPH0479132B2 (ja) | ||
| JPS62200723A (ja) | 半導体装置の製造方法 | |
| JPS5854502B2 (ja) | 半導体装置の製造方法 | |
| JP2846329B2 (ja) | 半導体装置の製造方法 | |
| JP3126082B2 (ja) | 相補形トランジスタおよびその製造方法 | |
| JPS58154266A (ja) | 半導体装置の製造方法 | |
| JPH04152531A (ja) | 半導体装置の製造方法 | |
| JPS6241426B2 (ja) | ||
| JPS61139057A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH06224209A (ja) | 縦型トランジスタおよびその製造方法 | |
| JPH05243249A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0132669B2 (ja) | ||
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JPH04213834A (ja) | バイポーラ集積回路の製造方法 | |
| JPH056343B2 (ja) | ||
| JPH03159151A (ja) | 半導体装置の製造方法 | |
| JPH0281438A (ja) | バイポーラ集積回路 | |
| JPH036844A (ja) | 半導体収積回路の製造方法 |