DE3742669A1

DE3742669A1 - Integrierte schaltung und verfahren zur herstellung

Info

Publication number: DE3742669A1
Application number: DE19873742669
Authority: DE
Inventors: Dietrich Dipl Phys Dr Ristow
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1987-12-16
Filing date: 1987-12-16
Publication date: 1989-06-29

Description

Bei hochintegrierten Schaltungen machen Verdrahtungsleitungen und Kontaktlöcher einen wesentlichen Anteil der Chipfläche aus. Um diesen Flächenbedarf zu reduzieren, sind Verdrahtungsleitun gen möglichst schmal und der Durchmesser der Kontaktierungslö cher möglichst klein herzustellen. Die Metallisierungen, die der Kontaktierung der in der oberen Schichtstruktur des Halb leiterchip enthaltenen Funktionselemente dienen, werden nach außen durch eine Isolationsschicht aus einem Dielektrikum iso liert. Die Verdrahtung der Schaltung geschieht durch Löcher in der Isolationsschicht mittels Verdrahtungsleitungen, die auf der Isolationsschicht parallel zur Chipoberfläche verlaufen.

Die Kontaktlöcher werden in die Isolatorschicht geätzt. Diese Kontaktlöcher sind Aussparungen in der Form von sich nach außen hin erweiternden Kegelstümpfen mit einem Öffnungswinkel von etwa 60°. Der sich auf diese Weise ergebende stumpfe Winkel an der Lochkante ist notwendig, damit beim Aufbringen der Verdrah tungsleitungen die elektrisch leitende Verbindung zur unteren Metallschicht sicher über die Lochkante geführt werden kann und kein Metallabriß entsteht. Wegen der bei der Verdrahtung unver meidbaren Justiertoleranzen ist im Bereich des Kontaktloches die kleinste Breite der Verdrahtungsleitung nach unten begrenzt. Bei einem sehr kleinen Durchmesser des Kontaktloches kann es passieren, daß infolge der Justiertoleranzen die Ver drahtungsleitung nicht sicher oder mit einem zu großen Wider stand mit der unteren Metallisierung verbunden wird. Wenn die durch das Kontaktloch freigelegte Oberfläche der auf dem Halb leiterchip befindlichen unteren Metallisierung sehr klein ist, ist der obere Lochdurchmesser relativ sehr groß und die kleinste mögliche Breite der Verdrahtungsleitung ebenfalls relativ groß. Durch einfaches Verkleinern der Kontaktlöcher läßt sich also der von der Verdrahtung beanspruchte Teil der Chipoberfläche nicht im gleichen Maße verringern. Die Ober fläche im Lochbereich wird uneben, was zu Komplikationen bei weiteren Prozeßschritten - etwa für eine zweite Verdrahtungs leitung - führen kann.

Bei dem Verfahren des "via filling" wird die Lackmaske für die Ätzung des Kontaktloches anschließend auch benutzt, um in Ab hebetechnik eine weitere Metallisierung zur Auffüllung des Loches aufzubringen, wobei diese Metallisierung nur so weit aufgebracht wird, daß die Oberfläche des das Kontaktloch auf füllenden Teiles zusammen mit der Oberfläche der Isolations schicht eine ebene Fläche bildet. Danach wird die Verdrahtung in üblicher Weise aufgebracht; so lassen sich Böschungswinkel an den Kontaktlochrändern bis zu 90° realisieren. Bei der Ab hebetechnik bleibt jedoch ein feiner Spalt zwischen Isolator schicht und der Metallisierung im Kontaktloch, was dazu führen kann, daß die Verdrahtungsleitung nicht sauber und ohne Unterbrechung über diesen Spalt geführt werden kann. Auch können im weiteren Prozeßverlauf Lösungsmittelreste in diesem Spalt zurückbleiben, die dann später das Metall korrodieren. Weil der Lack für Abhebetechnik eine thermische Belastungs grenze hat, ist man in der Wahl der Metallsorte eingeschränkt. Schließlich sind beim Lochätzen bedingt durch den reaktiven Prozeß die Locherweiterungen im Vergleich zum Maß auf der Ätzmaske für große und kleine Lochdurchmesser verschieden, so daß in der Regel in den design rules nur eine Lochgröße (nämlich die kleinste) zugelassen wird und große Kontaktierungsflächen durch Aufreihen dieser einen Lochgröße hergestellt werden.

Aufgabe der vorliegenden Erfindung ist es, einen Aufbau und ein Herstellungsverfahren für integrierte Schaltungen mit minimierten Kontaktlöchern und Verdrahtungsleitungen anzugeben.

Diese Aufgabe wird gelöst durch einen Aufbau mit den Merkmalen des Anspruches 1 bzw. durch ein Verfahren mit den Verfahrens schritten nach Anspruch 2.

Es folgt die Beschreibung des erfindungsgemäßen Verfahrens anhand der Fig. 1 bis 5.

Der Aufbau einer fertigen integrierten Schaltung gemäß vorlie gender Erfindung geht aus dieser Beschreibung hervor.

Fig. 1 zeigt einen Halbleiterchip mit einem Schichtaufbau 1 und darauf aufgebrachten Kontaktmetallisierungen 20, 21. Diese Kontaktmetallisierungen sind im Querschnitt gezeichnet und als langgestreckte Leiterbahnen oder lokalisierte Kontakte ausgebildet.

Fig. 2 zeigt den in Fig. 1 dargestellten Aufbau mit zusätz lichen Metallsäulen 22.

Fig. 3 zeigt den Aufbau aus Fig. 2 mit einer Dielektrikum decke 9.

Fig. 4 zeigt den Aufbau aus Fig. 3 mit planarisierter Dielek trikumschicht 10.

Fig. 5 zeigt das fertige Bauelement mit Leiterbahnen 23 im Querschnitt.

Bei dem erfindungsgemäßen Verfahren werden diejenigen Stellen der Kontaktmetallisierungen des Halbleiterchips, die für eine Kontaktierung mit Leiterbahnen vorgesehen sind, mit einer Me tallsäule 22 versehen. So ergibt sich der Aufbau nach Fig. 2. Auf dem Schichtaufbau 1 befinden sich Kontaktmetallisierungen 20, 21, die aus Metallkontakten, die räumlich begrenzt sind oder als Leiterbahnen ausgebildet sind, bestehen. An den Stel len dieser Kontaktmetallisierungen 20, 21, die für eine Kontak tierung mit Leiterbahnen vorgesehen sind, befinden sich kegel stumpfförmige Metallsäulen 22, die in Abhebe- oder Ätztechnik hergestellt werden. Diese Techniken sind dem Fachmann bekannt. Es wird darauf geachtet, daß die aufgebrachten Metallsäulen 22 eine kegelstumpfförmige Gestalt aufweisen, d.h. in der von der Kontaktmetallisierung 21 wegweisenden Richtung sich verjüngen, um das spätere Aufbringen der Dielektrikumdecke 9 zu erleichtern. Die konische Gestalt dieser Metallsäulen 22 ist ein wesentliches Merkmal der Erfindung und unterscheidet diese von den im Stand der Technik bekannten Durchkontaktierungen. Als Grenzfall sollen auch zylinderförmige Metallsäulen 22 zugelassen sein.

In einem zweiten Schritt wird eine Dielektrikumdecke 9 abge schieden. Den zugehörigen Aufbau zeigt Fig. 3. Diese Dielek trikumdecke 9, die z.B. aus Siliziumnitrid bestehen kann und mittels Plasma-CVD abgeschieden wird, wird anschließend in einem dritten Prozeßschritt planarisiert (z.B. durch ion milling). Man erhält so den in Fig. 4 dargestellten Aufbau mit einer Dielektrikumschicht 10, die eine planare Oberfläche aufweist. Das Dielektrikum muß so weit abgetragen sein, daß die Oberseiten der Metallsäulen 22 freigelegt sind. Die Dielek trikumschicht 10 weist dann eine Dicke von etwa 1 µm auf.

In einem vierten Schritt werden die Leiterbahnen 23 aufge bracht. Fig. 3 zeigt den fertigen Halbleiterchip mit der inte grierten Schaltung im Querschnitt in einem Ausschnitt. Die Leiterbahn 23 ist im Längsschnitt gezeigt.

Bei dem erfindungsgemäßen Verfahren ist der Böschungswinkel w der Dielektrikumschicht 10 am Oberrand der Metallsäulen 22 jeweils mindestens 90°. Es bleibt kein Spalt zwischen Dielek trikum und Metall. Die Oberfläche der Dielektrikumschicht 10 ist eben, so daß sehr schmale Leiterbahnen gelegt werden können. Die Metallsäulen 22 können insbesondere durch Trocken ätzen strukturiert werden, so daß sogar hochtemperaturfeste Materialien wie Wolfram oder Silizide eingesetzt werden können, was die Zuverlässigkeit erhöht. Der Durchmesser der Metallsäulen 22 kann im Sub-µm-Bereich liegen. Beim Metallsäulenätzen im reaktiven Prozeß ist der zeitliche Ätzangriff an die Metall säulen 22 mit kleinem und großem Durchmesser gleich, so daß kein durchmesserabhängiger Vorhalt beim Entwurf der Ätzmaske erforderlich ist. Beim Metallsäulenätzen im reaktiven Prozeß ist der seitliche Ätzangriff an die Metallsäulen 22 mit kleinem und großem Durchmesser gleich, so daß kein durchmesserabhängi ger Vorhalt beim Entwurf der Ätzmaske erforderlich ist. Da die Leiterbahnen 23 auf eine ebene Oberfläche gelegt werden, hat man dieselben Toleranzen für Metallsäulen 22 mit kleinem und großem Durchmesser. Es können daher mit Leiterbahnen 23 konstanter Breite Metallsäulen 22 verschiedenen Durchmessers ohne Schwierigkeiten kontaktiert werden.

Claims

1. Integrierte Schaltung in einem Halbleiterchip mit einem Schichtaufbau (1), mit darauf aufgebrachten einzelnen Kontakt metallisierungen (20, 21), mit Leiterbahnen (23), mit Durchkon taktierungen (22), mit denen die Kontaktierung zwischen den Kontaktmetallisierungen (21) und den Leiterbahnen (23) bewirkt ist, und mit einer Dielektrikumschicht (10) , die die Kontaktme tallisierungen (20) außerhalb der Durchkontaktierungen (22) von den Leiterbahnen (23) isoliert, dadurch gekennzeichnet,

- daß die Durchkontaktierungen (22) sich zur jeweiligen Leiter bahn (23) hin verjüngend ausgebildet sind und
- daß die Oberseiten der Durchkontaktierungen (22) mit der Oberfläche der Dielektrikumschicht (10) eine Ebene bilden.

2. Verfahren zur Herstellung von integrierten Schaltungen, ausgehend von einem Halbleiterchip mit einem Schichtaufbau (1) und mit darauf aufgebrachten einzelnen Kontaktmetallisierungen (20, 21), dadurch gekennzeichnet,

- daß in einem ersten Schritt an den für die Kontaktierung von Leiterbahnen (23) vorgesehenen Stellen zur Ausbildung von Durchkontaktierungen Metallsäulen (22) auf die Kontaktmetalli sierungen (21) aufgebracht werden,
- daß in einem zweiten Schritt eine Dielektrikumdecke (9) auf die die Kontaktmetallisierungen (20, 21) aufweisende Ober fläche abgeschieden wird,
- daß in einem dritten Schritt die Oberfläche dieser Dielektri kumdecke (9) planarisiert und so eine ebene Dielektrikum schicht (10) ausgebildet wird,
- daß in diesem dritten Schritt die Dielektrikumdecke (9) so weit abgetragen wird, daß die Oberseiten der Metallsäulen (22) von der Dielektrikumschicht (10) gerade freigelegt werden, und
- daß in einem vierten Schritt die Leiterbahnen (23) aufge bracht werden.