JP2000182988A - 容量コンタクトホールを有する半導体装置の製造方法 - Google Patents

容量コンタクトホールを有する半導体装置の製造方法

Info

Publication number
JP2000182988A
JP2000182988A JP11027942A JP2794299A JP2000182988A JP 2000182988 A JP2000182988 A JP 2000182988A JP 11027942 A JP11027942 A JP 11027942A JP 2794299 A JP2794299 A JP 2794299A JP 2000182988 A JP2000182988 A JP 2000182988A
Authority
JP
Japan
Prior art keywords
insulating film
forming
film
contact hole
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11027942A
Other languages
English (en)
Other versions
JP3209209B2 (ja
Inventor
Haruo Iwasaki
治夫 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP02794299A priority Critical patent/JP3209209B2/ja
Priority to US09/414,051 priority patent/US6200853B1/en
Priority to KR1019990043215A priority patent/KR100361173B1/ko
Publication of JP2000182988A publication Critical patent/JP2000182988A/ja
Application granted granted Critical
Publication of JP3209209B2 publication Critical patent/JP3209209B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 容量コンタクトホールを有する半導体装置の
製造方法を提供する。 【解決手段】 半導体基板２表面に素子分離絶縁膜３を
形成し前記素子分離絶縁膜３により区画された素子形成
領域にソース・ドレイン領域６及びゲート電極７を形成
し前記ソース・ドレイン領域６及びゲート電極７上に第
１絶縁膜４を形成する工程と、前記第１絶縁膜４上に窒
化膜５を形成する工程と前記窒化膜５上に第２絶縁膜８
を形成する工程と、前記第２絶縁膜上に第１露光マスク
を使用して下部電極１４の大きさに開口する第１レジス
トパターンを形成する工程と、前記第１レジストパター
ンをマスクに第２絶縁膜を選択的に除去する工程と、第
２露光マスクを使用して第２レジストパターンを形成す
る工程と、第１及び第２レジストパターンをマスクに前
記窒化膜５及び第１絶縁膜４を除去して容量コンタクト
ホールを形成する工程と前記容量コンタクトホールに導
電膜を形成する工程とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、容量コンタクトホ
ールを有する半導体装置の製造方法に関し、特に容量コ
ンタクトホールを有する半導体装置の下部電極の製造方
法に関する。
【０００２】
【従来の技術】図１６は、従来技術によって形成された
半導体装置の断面図である。図１７乃至図２１は、従来
技術における半導体装置の下部電極形成方法を工程順に
示す断面図である。図２２は、従来の容量コンタクトホ
ールを形成するための露光マスクである。
【０００３】図１６に示すように、従来の半導体装置１
００は、基板１０１の表面上に素子分離絶縁膜１０２に
より素子形成領域が区画されている。素子形成領域に
は、ソース・ドレイン領域１０４及びゲート電極１０５
が形成されている。ゲート電極１０５上には下部電極１
１１が形成され、この下部電極１１１には容量絶縁膜１
１２が被覆され、容量絶縁膜１１２には対向電極１１３
が形成されている。ソース・ドレイン領域１０４は配線
層１１４により接続されている。
【０００４】次に、上述した従来の半導体装置１００の
製造方法について説明する。先ず、図１７に示すよう
に、基板１０１の表面上に素子分離絶縁膜１０２を形成
し、ソース・ドレイン領域１０４及びゲート電極１０５
を形成する。更に、全面に第１絶縁膜１０３を形成し、
この第１絶縁膜１０３に容量コンタクトホール１０８を
開口するための第１レジスト膜１０６を第１絶縁膜１０
３上に形成する。そして、図２２に示すように、微細な
開口１１６を有する露光マスク１１５を使用して、第１
レジスト膜１０６における容量コンタクトホール１０８
を形成すべき位置に目合せ露光により開口部１０７を形
成する。
【０００５】次に、図１８に示すように、第１レジスト
膜１０６をマスクにして第１絶縁膜１０３を選択的に除
去することにより、容量コンタクトホール１０８を形成
する。
【０００６】次に、図１９に示すように、容量コンタク
トホール１０８を埋め込むようにして第１絶縁膜１０３
上に下部電極１１１とするための導電膜１０９を形成す
る。
【０００７】次に、図２０に示すように、導電膜１０９
上に下部電極１１１を形成するための第２レジスト膜１
１０を形成し、この第２レジスト膜１１０を目合せ露光
してマスクとなるスタックパターンを形成する。
【０００８】次に、図２１に示すように、第２レジスト
膜１１０のスタックパターンをマスクにして導電膜１０
９を選択的に除去し、下部電極１１１を形成する。そし
て、図１６に示すように、下部電極１１１上に容量絶縁
膜１１２を形成し、容量絶縁膜１１２上に対向電極１１
３を形成する。そして、層間絶縁膜１１７を形成し、こ
の層間絶縁膜１１７におけるソース・ドレイン領域１０
４に整合する位置にスルーホールを形成し、このスルー
ホールを埋めるようにして配線層１１４を形成し、パタ
ーニングする。これらの工程により、図１６に示す半導
体装置１００が製造される。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法においては、容量コンタクトホー
ルの露光マスクは、微細なパターンを形成しなければ、
容量コンタクトホールを形成することができなかった。
このために露光マスクの開口寸法は小さく、基板上に形
成されるレジストパターンも小さくなるため、十分な露
光マージンを得ることができず、半導体装置製造におけ
る歩留まり低下の原因となるという問題点があった。
【００１０】本発明はかかる問題点に鑑みてなされたも
のであって、露光マスクの開口寸法を小さくして微細な
レジストパターンを形成することなく、下部電極を製造
することができる容量コンタクトホールを有する半導体
装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本願第１発明に係る容量
コンタクトホールを有する半導体装置の製造方法は、半
導体基板表面に素子分離絶縁膜を形成し、前記素子分離
絶縁膜により区画された素子形成領域にソース・ドレイ
ン領域及びゲート電極を形成し、前記ソース・ドレイン
領域及びゲート電極上に第１絶縁膜を形成する工程と、
前記第１絶縁膜上に窒化膜を形成する工程と、前記窒化
膜上に第２絶縁膜を形成する工程と、前記第２絶縁膜上
に、第１露光マスクを使用して下部電極の大きさに開口
する第１レジストパターンを形成する工程と、前記第１
レジストパターンをマスクに第２絶縁膜を選択的に除去
する工程と、第２露光マスクを使用して、第２レジスト
パターンを形成する工程と、第１及び第２レジストパタ
ーンをマスクに前記窒化膜及び第１絶縁膜を除去して容
量コンタクトホールを形成する工程と、前記容量コンタ
クトホールに導電膜を形成する工程と、を有することを
特徴とする。
【００１２】本願第２発明に係る容量コンタクトホール
を有する半導体装置の製造方法は、半導体基板表面に素
子分離絶縁膜を形成し、前記素子分離絶縁膜により区画
された素子形成領域にソース・ドレイン領域及びゲート
電極を形成し、前記ソース・ドレイン領域及びゲート電
極上に第１絶縁膜を形成する工程と、前記第１絶縁膜上
に窒化膜を形成する工程と、前記窒化膜上に第２絶縁膜
を形成する工程と、前記第２絶縁膜上に金属膜を形成す
る工程と、前記金属膜上に第１露光マスクを使用して下
部電極の大きさに開口する第１レジストパターンを形成
する工程と、前記第１レジストパターンをマスクに前記
金属膜を選択的に除去する工程と、前記金属膜をマスク
に第２絶縁膜を選択的に除去する工程と、第２露光マス
クを使用して、第２レジストパターンを前記金属膜上に
形成する工程と、前記金属膜及び前記第２レジストパタ
ーンをマスクに前記窒化膜及び前記第１絶縁膜を除去し
て容量コンタクトホールを形成する工程と、前記容量コ
ンタクトホールに導電膜を形成する工程と、を有するこ
とを特徴とする。
【００１３】本発明においては、前記容量コンタクトホ
ールに導電膜を形成する工程の後に、前記第２絶縁膜を
除去する工程を有することもできる。
【００１４】また、本発明においては、前記第２絶縁膜
を除去する工程の後に、第１及び第２露光マスクを使用
して形成した第１及び第２レジストパターンをマスクに
前記第１絶縁膜を除去する工程を有することが好まし
い。
【００１５】更に、本発明においては、前記第１及び第
２露光マスクは、夫々、光を透過させるホールが開口さ
れており、前記第２露光マスクのホールは、前記第１露
光マスクの隣接するホール間にまたがる領域に整合する
領域に形成されていることが好ましく、前記第１露光マ
スク及び第２露光マスクには、夫々、相互に整合しない
領域にも開口が形成されている構成とすることもでき
る。
【００１６】更にまた、本発明においては、前記窒化膜
は、化学的気相成長法により形成することができる。
【００１７】本発明においては、容量コンタクトホール
のレジストパターンを形成するための露光マスクを２枚
使用することにより、露光マスクのホールの面積を従来
の露光マスクの開口と比較して大きくすることができ
る。
【００１８】
【発明の実施の形態】以下、本発明の実施例について、
添付の図面を参照して詳細に説明する。図１は、本発明
の実施例により形成された半導体装置の断面図である。
図２乃至図７は、本発明の実施例に係る半導体製造方法
による半導体装置の製造方法を工程順に示す断面図であ
る。図８（ａ）は、本発明の実施例に係る第１レジスト
パターンを形成するための第１露光マスクであり、
（ｂ）は、本発明の実施例に係る第２レジストパターン
を形成するための第２露光マスクである。
【００１９】図１に示すように、本発明の実施例に係る
半導体装置１は、基板２の表面上に素子分離絶縁膜３に
より素子形成領域が区画されている。素子形成領域に
は、ソース・ドレイン領域６及びゲート電極７が形成さ
れている。ソース・ドレイン領域６及びゲート電極７上
には第１絶縁膜４が形成され、この第１絶縁膜４上に
は、化学的気相成長（以下、ＣＶＤ；Chemical Vapor
Depositionという。）法により窒化膜５が成膜されて
いる。更に、窒化膜５上には、下部電極１４がパターン
形成されていると共に、下部電極１４を覆うようにして
容量絶縁膜１５が形成されている。また、この容量絶縁
膜１５を覆うようにして対向電極１６が形成されてお
り、ソース・ドレイン領域６には層間絶縁膜２２に形成
されたスルーホールを介して配線層１７が接続されてい
る。
【００２０】次に、本実施例に係る半導体装置の製造方
法を工程順に説明する。先ず、図２に示すように、半導
体基板２の表面に素子分離絶縁膜３を形成し、素子分離
絶縁膜３により区画された素子形成領域にゲート電極７
をパターン形成し、このゲート電極７をマスクとしてイ
オン注入することによりソース・ドレイン領域６を形成
する。更に、全面に第１絶縁膜４を形成し、この第１絶
縁膜４上には、ＣＶＤ法により窒化膜５を成膜する。そ
して、窒化膜５上に第２絶縁膜８を形成し、その後、第
２絶縁膜８上に第１レジスト膜９を形成する。そして、
図８（ａ）に示すように、長方形状のホール１９を有す
る第１露光マスク１８を使用して第１レジスト膜９を目
合せ露光し、下部電極１４を形成すべき位置にて第１レ
ジスト膜９に開口を形成する。これにより、第１レジス
トパターンを形成する。
【００２１】次に、図３に示すように、第１レジストパ
ターンをマスクにして第２絶縁膜８を選択的に除去し、
下部電極１４を形成するための開口部１０を形成する。
そして、高温ベークにより、第１レジスト膜９を固め
る。
【００２２】次に、図４に示すように、第１レジスト膜
９上にあらたにレジストを回転塗布して第２レジスト膜
１１を形成する。そして、図８（ｂ）に示すように、第
１露光マスク１８における隣接するホール１９間にまた
がる領域に整合する領域にホール２１を有する第２露光
マスク２０を使用して第２レジスト膜１１を目合せ露光
し、容量コンタクトホール１２を形成すべき位置で第２
レジスト膜１１を開口する。これにより、第２レジスト
パターンを形成する。
【００２３】次に、図５に示すように、第２レジスト膜
１１の第２レジストパターンをマスクにして窒化膜５及
び第１絶縁膜４をドライエッチングすることにより、窒
化膜５と第１絶縁膜４を選択的に除去して容量コンタク
トホール１２を形成する。
【００２４】次に、図６に示すように、第１及び第２レ
ジスト膜９、１１を除去する。そして、第２絶縁膜８に
開口された開口部１０に導電膜１３を選択的に埋め込み
形成する。
【００２５】次に、図７に示すように、フッ酸にて第２
絶縁膜８を除去し下部電極１４を形成する。
【００２６】次に、図１に示すように、下部電極１４を
覆うようにして容量絶縁膜１５をパターン形成し、更に
容量絶縁膜１５上に対向電極１６をパターン形成する。
そして、全面に層間絶縁膜２２を形成し、層間絶縁膜２
２、窒化膜５及び第１絶縁膜４を選択的にエッチングし
てソース・ドレイン領域６と整合する位置にスルーホー
ルを形成する。その後、配線層１７を層間絶縁膜２２の
スルーホールを埋めるようにしてパターン形成し、配線
層１７とソース・ドレイン領域６とを接続する。これら
の工程により、図１に示す容量コンタクトホールを有す
る半導体装置１が製造される。
【００２７】本実施例においては、第２絶縁膜８上に、
図８（ａ）に示すように、例えば、長辺が０．６５μ
ｍ、短辺が０．２μｍの長方形状のホール１９を有する
パターンの第１露光マスク１８を使用して、目合せ露光
により第１レジスト膜９を下部電極１４の形成予定領域
で開口して第１レジストパターンを形成する。次に、第
１レジスト膜９上にあらたにレジストを回転塗布して第
２レジスト膜１１を形成する。そして、図８（ｂ）に示
すように、第１露光マスク１８のホール１９と第２露光
マスク２０のホール２１とが両マスクを重ねたときに連
続するような関係にあるパターンを有する第２露光マス
ク２０を使用して、目合せ露光により容量コンタクトホ
ール１２の形成予定領域にて第２レジスト膜１１を開口
して第２レジストパターンを形成する。そして、この第
２レジストパターンにより第２レジスト膜１１に容量コ
ンタクトホール１２を形成する。即ち、容量コンタクト
ホール１２を形成するために、両露光マスクのホール間
の領域に整合する領域が開口されたホールパターンを有
する第１露光マスク１８及び第２露光マスク２０を使用
することにより、開口部１０の面積を図２２に示す従来
の露光マスク１１５と比較して大きくすることが可能と
なる。
【００２８】また、本実施例においては、図８（ｂ）に
示すように、第２露光マスク２０は、例えば、長辺が
０．５５μｍ、短辺が０．２μｍの長方形状のホール２
１を有するパターンとすることができる。
【００２９】更に、図９は、縦軸にレジストパターンの
短辺の寸法をとり、横軸に規格化した露光量をとって、
本発明の露光マスクと従来の露光マスクとの露光裕度を
比較するグラフ図である。本発明の露光マスクは、従来
のものと比較して露光裕度が大きい。このことにより、
容量コンタクトホール１２のレジストパターンを形成す
る場合において、本発明の露光マスクは、従来の露光マ
スク１１５よりも広い露光裕度を得ることが可能とな
る。
【００３０】更にまた、本実施例においては、第１レジ
ストパターンをマスクにして形成された第２絶縁膜８の
開口部１０に導電膜１３を形成するので、導電膜１３に
用いる材料の使用量を低減することができる。また、各
種の膜の形成を示しているが、これらの形成方法は特に
限定されるものではなく、上述の各種膜を形成すること
ができる方法を適宜選択することができる。
【００３１】本発明の他の実施例について図１０乃至図
１５に基づいて詳細に説明する。なお、図１乃至図９に
示す実施例と同一構成物には同一符号を付しその詳細な
説明は省略する。図１０乃至図１５は本発明の他の実施
例に係る容量コンタクトホールを有する半導体装置の製
造方法を工程順に示す断面図である。
【００３２】本実施例における容量コンタクトホールを
有する半導体装置の製造方法について工程順に説明す
る。本実施例においては、実施例と比較して、第２絶縁
膜８の上に金属膜２３を形成する点で異なり、それ以外
は第１実施例と同様の工程である。即ち、図１０に示す
ように、半導体基板２の表面に素子分離絶縁膜３を形成
し、素子分離絶縁膜３により区画された素子形成領域に
ゲート電極７をパターン形成し、このゲート電極７をマ
スクとしてイオン注入することによりソース・ドレイン
領域６を形成する。更に、全面に第１絶縁膜４を形成
し、この第１絶縁膜４上には、例えば、ＣＶＤ法により
窒化膜５を成膜する。そして、窒化膜５上に第２絶縁膜
８を形成し、その後、第２絶縁膜８上に金属膜２３を形
成する。この金属膜２３の上に第１レジスト膜９を形成
する。そして、実施例と同様に図８（ａ）に示す長方形
状のホール１９を有する第１露光マスク１８を使用して
第１レジスト膜９を目合せ露光し、下部電極１４を形成
すべき位置にて第１レジスト膜９に開口を形成する。こ
れにより、第１レジストパターンを形成する。
【００３３】次に、図１１に示すように、第１レジスト
パターンをマスクにして金属膜２３を選択的に除去し、
この後に第１レジスト膜９を剥離する。そして、パター
ニングされた金属膜２３をマスクにして第２絶縁膜８を
選択的に除去する。
【００３４】次に、図１２に示すように、金属膜２３上
にあらたにレジストを回転塗布して第２レジスト膜１１
を形成する。そして、図８（ｂ）に示すように、第１露
光マスク１８における隣接するホール１９間にまたがる
領域に整合する領域にホール２１を有する第２露光マス
ク２０を使用して第２レジスト膜１１を目合せ露光し、
容量コンタクトホール１２を形成すべき位置で第２レジ
スト膜１１を開口する。これにより、第２レジストパタ
ーンを金属膜２３の上に形成する。即ち、２つの開口部
１０のうち、いずれの開口部１０においても開口部１０
の両端側に第２レジスト膜１１と金属膜２３とが積層さ
れて容量コンタクトホール１２形成予定領域以外の領域
をマスクしている。なお、開口部１０に挟まれた第２絶
縁膜８の上には金属膜２３のみが形成されている。
【００３５】次に、図１３に示すように、金属膜２３及
び第２レジスト膜１１の第２レジストパターンをマスク
にして窒化膜５及び第１絶縁膜４をドライエッチングす
ることにより、窒化膜５と第１絶縁膜４を選択的に除去
して容量コンタクトホール１２を形成する。
【００３６】次に、図１４に示すように、第２レジスト
膜１１を除去する。そして、第２絶縁膜８と開口部１０
とを埋め込むように形成して導電膜１３を全面に形成す
る。
【００３７】次に、図１５に示すように、第２絶縁膜８
の上に形成された金属膜２３及び導電膜１３をエッチバ
ックにより除去する。
【００３８】これ以降の工程は、実施例と同様の工程で
ある。
【００３９】即ち、図７に示すように、窒化膜５をエッ
チングストッパーとして、例えば、フッ酸にて第２絶縁
膜８を除去し下部電極１４を形成する。
【００４０】次に、図１に示すように、下部電極１４を
覆うようにして容量絶縁膜１５をパターン形成し、更に
容量絶縁膜１５上に対向電極１６をパターン形成する。
そして、全面に層間絶縁膜２２を形成し、層間絶縁膜２
２、窒化膜５及び第１絶縁膜４を選択的にエッチングし
てソース・ドレイン領域６と整合する位置にスルーホー
ルを形成する。その後、配線層１７を層間絶縁膜２２の
スルーホールを埋めるようにしてパターン形成し、配線
層１７とソース・ドレイン領域６とを接続する。これら
の工程により、実施例と同様に本実施例においても図１
に示す容量コンタクトホールを有する半導体装置１を製
造することができる。
【００４１】本実施例においては、金属膜２３及び第２
レジスト膜１１をマスクとして、容量コンタクトホール
１２を開口することにより、容量コンタクトの形成に大
きなホール１９、２１を有する第１及び第２露光マスク
１８、２０を使用することができる。このことにより、
第１及び第２レジストパターンにおける露光マージンが
拡大し、半導体装置１における歩留まりを向上させるこ
とができる。
【００４２】また、容量コンタクトホール１２を開口す
る際に、実施例と比較して、金属膜２３と第１レジスト
膜９との膜厚の差だけマスクの膜厚を薄くすることがで
きるために、低い露光量で第２レジストパターンを解像
することができる。従って、安定して容量コンタクトパ
ターンを形成することが可能となり、半導体装置１の製
造における歩留まりを向上させることができる。
【００４３】また、本実施例においては、実施例と同様
に第２絶縁膜８上に、図８（ａ）に示すように、例え
ば、長辺が０．６５μｍ、短辺が０．２μｍの長方形状
のホール１９を有するパターンの第１露光マスク１８を
使用して、目合せ露光により金属膜２３の上に形成され
た第１レジスト膜９を下部電極１４の形成予定領域で開
口して第１レジストパターンを形成する。第１レジスト
パターンをマスクとして金属膜２３を選択的に除去し、
その後に第１レジスト膜９を除去する。次に、金属膜２
３上にあらたにレジストを回転塗布して第２レジスト膜
１１を形成する。そして、図８（ｂ）に示すように、第
１露光マスク１８のホール１９と第２露光マスク２０の
ホール２１とが両マスクを重ねたときに連続するような
関係にあるパターンを有する第２露光マスク２０を使用
して、目合せ露光により容量コンタクトホール１２の形
成予定領域にて第２レジスト膜１１を開口して第２レジ
ストパターンを形成する。そして、この第２レジストパ
ターンにより第２レジスト膜１１に容量コンタクトホー
ル１２を形成する。即ち、容量コンタクトホール１２を
形成するために、両露光マスクのホール間の領域に整合
する領域が開口されたホールパターンを有する第１露光
マスク１８及び第２露光マスク２０を使用することによ
り、実施例と同様に開口部１０の面積を図２２に示す従
来の露光マスク１１５と比較して大きくすることが可能
となる。
【００４４】更に、本実施例においては、各種の膜の形
成を示しているが、これらの形成方法は特に限定される
ものではなく、上述の各種膜を形成することができる方
法を適宜選択することができる。
【００４５】
【発明の効果】以上、詳述したように本発明において
は、容量コンタクトホールのレジストパターンを形成す
るための露光マスクを２枚使用することにより、露光マ
スクのホールの面積を従来の露光マスクの開口と比較し
て大きくすることが可能となる。従って、容量コンタク
トホールのレジストパターンの形成において、広い露光
裕度を得ることができる。このことにより、容量コンタ
クトホールを有する半導体装置の製造における歩留まり
低下を避けることができる。
【図面の簡単な説明】
【図１】本発明の実施例に係る半導体装置を示す断面図
である。
【図２】本発明の実施例に係る容量コンタクトホールを
有する半導体装置の製造方法を工程順に示す断面図であ
る。
【図３】図２の次の工程を示す断面図である。
【図４】図３の次の工程を示す断面図である。
【図５】図４の次の工程を示す断面図である。
【図６】図５の次の工程を示す断面図である。
【図７】図６の次の工程を示す断面図である。
【図８】（ａ）は、本発明の実施例に係る第１露光マス
クを示す模式図であり、（ｂ）は、本発明の実施例に係
る第２露光マスクを示す模式図である。
【図９】本発明に係る露光マスクの露光裕度を示すグラ
フ図である。
【図１０】本発明の他の実施例に係る容量コンタクトホ
ールを有する半導体装置の製造方法を工程順に示す断面
図である。
【図１１】図１０の次の工程を示す断面図である。
【図１２】図１１の次の工程を示す断面図である。
【図１３】図１２の次の工程を示す断面図である。
【図１４】図１３の次の工程を示す断面図である。
【図１５】図１４の次の工程を示す断面図である。
【図１６】従来の半導体装置の製造方法で製造された半
導体装置を示す断面図である。
【図１７】従来の半導体装置の製造方法を工程順に示す
断面図である。
【図１８】図１７の次の工程を示す断面図である。
【図１９】図１８の次の工程を示す断面図である。
【図２０】図１９の次の工程を示す断面図である。
【図２１】図２０の次の工程を示す断面図である。
【図２２】従来の露光マスクを示す模式図である。
【符号の説明】
１、１００；半導体装置 ２、１０１；基板 ３、１０２；素子分離絶縁膜 ４、１０３；第１絶縁膜 ５；窒化膜 ６、１０４；ソース・ドレイン領域 ７、１０５；ゲート電極 ８；第２絶縁膜 ９、１０６；第１レジスト膜 １０、１０７；開口部 １１、１１０；第２レジスト膜 １２、１０８；容量コンタクトホール １３、１０９；導電膜 １４、１１１；下部電極 １５、１１２；容量絶縁膜 １６、１１３；対向電極 １７、１１４；配線層 １８、１１５；第１露光マスク １９、２１；ホール ２０；第２露光マスク ２２、１１７；層間絶縁膜 ２３；金属膜 １１６；開口
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 27/04 Ｃ Ｆターム(参考） 4M104 DD08 DD09 DD62 DD64 DD65 DD71 DD72 DD78 DD91 EE17 HH14 HH20 5F004 DB03 DB07 EA01 EA10 EA23 EA26 EB01 EB02 5F038 AC02 5F058 AC08 AF04 AG01 AG02 BC02 BC08 BD01 BD04 BD10 BF02 BH12 BH15 BJ01 BJ05

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板表面に素子分離絶縁膜を形成
    し、前記素子分離絶縁膜により区画された素子形成領域
    にソース・ドレイン領域及びゲート電極を形成し、前記
    ソース・ドレイン領域及びゲート電極上に第１絶縁膜を
    形成する工程と、前記第１絶縁膜上に窒化膜を形成する
    工程と、前記窒化膜上に第２絶縁膜を形成する工程と、
    前記第２絶縁膜上に、第１露光マスクを使用して下部電
    極の大きさに開口する第１レジストパターンを形成する
    工程と、前記第１レジストパターンをマスクに第２絶縁
    膜を選択的に除去する工程と、第２露光マスクを使用し
    て、第２レジストパターンを形成する工程と、第１及び
    第２レジストパターンをマスクに前記窒化膜及び第１絶
    縁膜を除去して容量コンタクトホールを形成する工程
    と、前記容量コンタクトホールに導電膜を形成する工程
    と、を有することを特徴とする容量コンタクトホールを
    有する半導体装置の製造方法。
  2. 【請求項２】 半導体基板表面に素子分離絶縁膜を形成
    し、前記素子分離絶縁膜により区画された素子形成領域
    にソース・ドレイン領域及びゲート電極を形成し、前記
    ソース・ドレイン領域及びゲート電極上に第１絶縁膜を
    形成する工程と、前記第１絶縁膜上に窒化膜を形成する
    工程と、前記窒化膜上に第２絶縁膜を形成する工程と、
    前記第２絶縁膜上に金属膜を形成する工程と、前記金属
    膜上に第１露光マスクを使用して下部電極の大きさに開
    口する第１レジストパターンを形成する工程と、前記第
    １レジストパターンをマスクに前記金属膜を選択的に除
    去する工程と、前記金属膜をマスクに第２絶縁膜を選択
    的に除去する工程と、第２露光マスクを使用して、第２
    レジストパターンを前記金属膜上に形成する工程と、前
    記金属膜及び前記第２レジストパターンをマスクに前記
    窒化膜及び前記第１絶縁膜を除去して容量コンタクトホ
    ールを形成する工程と、前記容量コンタクトホールに導
    電膜を形成する工程と、を有することを特徴とする容量
    コンタクトホールを有する半導体装置の製造方法。
  3. 【請求項３】 前記容量コンタクトホールに導電膜を形
    成する工程の後に、前記第２絶縁膜を除去する工程を有
    することを特徴とする請求項１又は２に記載の容量コン
    タクトホールを有する半導体装置の製造方法。
  4. 【請求項４】 前記第２絶縁膜を除去する工程の後に、
    第１及び第２露光マスクを使用して形成した第１及び第
    ２レジストパターンをマスクに前記第１絶縁膜を除去す
    る工程を有することを特徴とする請求項１乃至３のいず
    れか１項に記載の容量コンタクトホールを有する半導体
    装置の製造方法。
  5. 【請求項５】 前記第１及び第２露光マスクは、夫々、
    光を透過させるホールが開口されており、前記第２露光
    マスクのホールは、前記第１露光マスクの隣接するホー
    ル間にまたがる領域に整合する領域に形成されているこ
    とを特徴とする請求項１乃至４のいずれか１項に記載の
    容量コンタクトホールを有する半導体装置の製造方法。
  6. 【請求項６】 前記第１露光マスク及び第２露光マスク
    には、夫々、相互に整合しない領域にも開口が形成され
    ていることを特徴とする請求項１乃至５のいずれか１項
    に記載の容量コンタクトホールを有する半導体装置の製
    造方法。
  7. 【請求項７】 前記窒化膜は、化学的気相成長法により
    形成されることを特徴とする請求項１乃至６のいずれか
    １項に記載の容量コンタクトホールを有する半導体装置
    の製造方法。
JP02794299A 1998-10-08 1999-02-04 容量コンタクトホールを有する半導体装置の製造方法 Expired - Fee Related JP3209209B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP02794299A JP3209209B2 (ja) 1998-10-08 1999-02-04 容量コンタクトホールを有する半導体装置の製造方法
US09/414,051 US6200853B1 (en) 1998-10-08 1999-10-07 Method of manufacturing semiconductor device having capacitor contact holes
KR1019990043215A KR100361173B1 (ko) 1998-10-08 1999-10-07 캐패시터콘택홀을 갖는 반도체장치 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-286981 1998-10-08
JP28698198 1998-10-08
JP02794299A JP3209209B2 (ja) 1998-10-08 1999-02-04 容量コンタクトホールを有する半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000182988A true JP2000182988A (ja) 2000-06-30
JP3209209B2 JP3209209B2 (ja) 2001-09-17

Family

ID=26365949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02794299A Expired - Fee Related JP3209209B2 (ja) 1998-10-08 1999-02-04 容量コンタクトホールを有する半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6200853B1 (ja)
JP (1) JP3209209B2 (ja)
KR (1) KR100361173B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262053B2 (en) * 2005-06-21 2007-08-28 Micron Technology, Inc. Terraced film stack
JP7430906B2 (ja) 2020-06-10 2024-02-14 国立大学法人長岡技術科学大学 光線走査広角化システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171635A (ja) 1989-03-31 1991-07-25 Nec Kansai Ltd ショットキ障壁ゲート電界効果型トランジスタの製造方法
KR970003168B1 (ko) * 1993-05-19 1997-03-14 삼성전자 주식회사 반도체 메모리장치의 커패시터 제조방법
KR100372652B1 (ko) * 1995-09-19 2003-05-12 주식회사 하이닉스반도체 반도체소자의미세콘택홀형성방법
JP3124494B2 (ja) 1995-11-09 2001-01-15 松下電子工業株式会社 電界効果トランジスタの製造方法
JP2798041B2 (ja) 1996-02-21 1998-09-17 日本電気株式会社 半導体装置の製造方法
US5854119A (en) * 1998-04-13 1998-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Robust method of forming a cylinder capacitor for DRAM circuits

Also Published As

Publication number Publication date
US6200853B1 (en) 2001-03-13
KR20000028894A (ko) 2000-05-25
KR100361173B1 (ko) 2002-11-18
JP3209209B2 (ja) 2001-09-17

Similar Documents

Publication Publication Date Title
KR100188822B1 (ko) 반도체장치 및 그의 제조방법
JPH11330245A (ja) 半導体装置のコンタクト形成方法
JP3700460B2 (ja) 半導体装置およびその製造方法
JPH10199979A (ja) 半導体素子及びその製造方法
KR940012650A (ko) 반도체 소자의 콘택제조방법
US6677193B2 (en) Method of producing semiconductor device and its structure
JP3209209B2 (ja) 容量コンタクトホールを有する半導体装置の製造方法
JP2003158190A (ja) 半導体装置およびその製造方法
JP2001176975A (ja) 半導体装置及びその製造方法
JPH065814A (ja) 集積回路用コンタクト整合
JP2765133B2 (ja) 半導体装置の製造方法
JP4376500B2 (ja) レジスト埋め込み方法および半導体装置の製造方法
KR20010096549A (ko) 반도체 장치 및 그 제조 방법
KR100313957B1 (ko) 커패시터 제조방법
KR920007824B1 (ko) 반도체 소자의 접속장치
JPH0856024A (ja) 集積回路の製造方法
KR100390458B1 (ko) 반도체소자의 커패시터 제조방법
KR100738577B1 (ko) 반도체소자의 콘택 형성 방법
JP2694777B2 (ja) 半導体装置の製造方法
JPH0936222A (ja) 半導体装置及びその製造方法
KR20050122091A (ko) 반도체 장치 제조 방법
JPH04213860A (ja) 半導体装置
JP2001177077A (ja) 半導体記憶装置の製造方法
JPH07263552A (ja) 半導体装置及びその製造方法
JPH03205829A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees