KR20050122091A - 반도체 장치 제조 방법 - Google Patents
반도체 장치 제조 방법 Download PDFInfo
- Publication number
- KR20050122091A KR20050122091A KR1020040047244A KR20040047244A KR20050122091A KR 20050122091 A KR20050122091 A KR 20050122091A KR 1020040047244 A KR1020040047244 A KR 1020040047244A KR 20040047244 A KR20040047244 A KR 20040047244A KR 20050122091 A KR20050122091 A KR 20050122091A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- insulating film
- semiconductor device
- region
- edge region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 28
- 238000003860 storage Methods 0.000 claims abstract description 42
- 239000003990 capacitor Substances 0.000 claims abstract description 9
- 238000000206 photolithography Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000002245 particle Substances 0.000 abstract description 10
- 239000011229 interlayer Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/041—Manufacture or treatment of capacitors having no potential barriers
- H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 장치의 캐패시터 스토리지 전극을 형성하는 데 있어서, 웨이퍼의 다이 영역에 형성되는 반도체 장치의 스토리지 전극은 절연막에 의해서 분리되도록 형성하고, 웨이퍼의 에지 영역에 형성되는 스토리지 전극의 더미 패턴은 분리되지 않고 서로 연결되도록 형성함으로써, 파티클 발생을 억제하여 수율을 향상시킬 수 있는 발명이다.
Description
본 발명은 반도체 소자의 제조 공정에 관한 것으로서, 보다 구체적으로는 웨이퍼 에지의 형성되는 더미 패턴의 형성 방법에 관한 것이다.
주지하다시피, 반도체 장치를 구성하는 주요 구성 요소 중 하나는 캐패시터인데, 이 캐패시터의 두 전극들 중에서 트랜지스터의 소스와 연결되는 하부 전극을 일반적으로 스토리지 전극(storage electrode)이라 부르며, 통상 폴리 실리콘 재질로 형성하고 있다.
이하, 도 1a 내지 1e를 참조하여, 종래 기술에 따라 스토리지 전극을 형성하는 과정에 대해서 설명하면 다음과 같다.
먼저, 도 1a를 참조하면, 트랜지스터 소자들이 형성된 기판(5) 상에 층간 절연막(10)을 증착한 후, 포토리소그래피 공정을 통해 층간 절연막(10)에 비아 홀을 형성한 후, 그 비아 홀에 도전성 재료를 충진하여 콘택 플러그(20)를 형성한다.
이후, 전체적으로 스토리지노드 패턴 형성을 위한 희생절연막(30)을 덮고 포토리소그래피 공정으로 희생절연막(30)을 선택적으로 에칭하여 스토리지 전극을 형성할 위치를 오픈시킨다. 이어서, 에칭된 희생절연막(30)의 측부 및 상부와 노출된 콘택 플러그(20)의 전체 상부에 폴리 실리콘을 증착하여 스토리지 전극(40)을 형성한다.
그 다음, 도 1b를 참조하면, 이웃하는 셀 들간의 스토리지 전극(40)을 서로 분리하기 위한 분리 산화막(50)을 증착한다.
이어서, 도 1c를 참조하면, 상기 분리 산화막(50)에 대하여 에치백을 실시하여 스토리지 전극(40)이 서로 분리될 정도로 일부 산화막(50a)을 남기고 나머지 산화막(50b)을 제거한다. 그 결과, 도 1d에 도시된 결과물을 얻는다.
도 1e를 참조하면, 상기 도 1d의 결과물에 대하여 산화막(50a) 및 희생절연막(30a)을 에칭 공정으로 제거하여, 도 1e와 같은 완성된 스토리지 전극 구조를 얻을 수 있다.
한편, 웨이퍼 상에 소자를 형성할 때에는, 통상적으로 웨이퍼의 전체에 소자를 형성하는 것이 아니라, 도 2에서 참조 부호 '110'으로 표시한 다이 영역에만 소자를 형성하며, 이와 동시에 '100'으로 표시하는 웨이퍼 에지 영역에는 더미 패턴(dummy pattern)을 형성한다.
즉, 후속하는 화학 기계적 연마(CMP) 공정 시 연마 균일도를 확보하기 위해서 다이 영역(110)과 웨이퍼 에지 영역(100) 간에 단차가 발생하지 않도록, 다이 영역(110)에서 반도체 소자를 형성할 때, 웨이퍼 에지 영역(100)에는 더미 패턴을 형성하고 있다.
그러나, 이와 같이 웨이퍼 에지 영역(100)에 형성되는 더미 패턴, 특히 더미 도전막 패턴은, 다이 영역(110)에서 형성되는 반도체 장치의 패턴에 비해 매우 불안정한 상태로 형성되어 있다.
이와 같이 불안정한 웨이퍼 에지 영역(100)의 더미 패턴, 특히 더미 도전막 패턴은, 상기 하부에 위치한 막(예컨대, 절연막)과의 에칭 속도(etch rate) 차이로 인하여, 상기 스토리지 전극 형성 과정 중 에치백 등과 같은 식각 공정시, 하부의 막으로부터 쉽게 떨어져 나와 도 3에 도시된 바와 같은 파티클이 발생된다. 이때, 도 3은 캐패시터의 유전체를 형성하기 전의 세정 공정에서 발생하는 드롭성 결함을 전자 주사 현미경으로 촬영한 예시도이다.
이와 같은 파티클은 반도체 장치의 신뢰성을 저하시키는 큰 요인이 되며, 특히 이와 같은 파티클이 도전성 파티클일 경우, 후속하는 공정에서 배선간 쇼트를 유발하여 수율 저하를 초래하는 원인이 된다.
본 발명의 목적은 웨이퍼 에지에서의 스토리지전극이 리프트-오프되어 파티클이 발생되는 것을 방지할 수 있는 반도체장치의 제조 방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 스토리지전극이 형성되는 다이 영역과 스토리지전극의 더미 패턴이 형성되는 에지 영역을 포함하는 웨이퍼 상에서 반도체 장치를 제조하는 방법에 있어서, 상기 다이 영역에서는 홀 타입의 오픈부를 갖는 희생절연막에 의해서 이웃하는 셀들 간의 스토리지전극들이 상호 분리되도록 형성하고, 상기 에지 영역에서는 상호 연결되는 라인 타입의 상기 희생절연막에 의해 이웃하는 스토리지 전극의 더미 패턴들이 서로 연결되도록 형성하는 것을 특징으로 한다.
또한 바람직하게, 상기 캐패시터 스토리지 전극과 전기적으로 접속되는 컨택 플러그들을 형성함에 있어서, 상기 다이 영역에서는 홀 타입의 오픈부를 갖는 절연막에 의해 물리적으로 분리되도록 형성하고, 상기 에지 영역에서는 라인타입의 절연막에 의해 컨택 플러그 들의 더미 패턴들이 서로 연결되도록 형성하는 것을 특징으로 한다.
또한, 바람직하게 희생절연막 및 상기 절연막의 형상은 포토리소그래피 공정으로 규정하며, 상기 포토리소그래피 공정 시, 상기 웨이퍼의 다이 영역보다 상기 웨이퍼의 에지 영역에서 과노광(over-exposure)을 실시하여, 희생절연막 및 상기 절연막에 대한 오픈부의 형상을 웨이퍼의 다이 영역에서는 서로 분리된 형상으로 형성하고 상기 웨이퍼의 에지 영역에서는 서로 연결되는 형상으로 형성하는 것을 특징으로 한다.
이하, 첨부된 도 4 및 도 5를 참조해서, 본 발명의 바람직한 실시예를 들어 보다 구체적으로 설명하면 다음과 같다. 도 5는 본 발명에 따라 웨이퍼의 다이 영역(110)에 형성된 스토리지 전극의 평면 형상을 도시한 도면이고, 도 6은 본 발명에 따라 웨이퍼의 에지 영역(100)에 형성된 스토리지 전극의 더미 패턴의 평면 형상을 도시한 평면도이다.
먼저, 종래와 마찬가지로, 도 1a에 도시된 바와 같이, 트랜지스터 소자들이 형성된 기판(5) 상에 층간 절연막(10)을 증착한 후, 포토리소그래피 공정을 통해 층간 절연막(10)에 비아 홀을 형성한 후, 그 비아 홀에 도전성 재료를 충진하여 콘택 플러그(20)를 형성한다.
본 발명은 이 과정에서, 웨이퍼의 다이 영역(110)에서는 종래와 동일한 공정으로 비아 홀을 형성하여, 종래와 동일한 형상의 비아 홀을 형성하지만, 웨이퍼의 에지 영역(100)에서는 각 비아 홀 간에 브리지(bridge)에 의해서 연결될 수 있도록 형성한다. 이때, 웨이퍼의 다이 영역(110)과 에지 영역(100)에 대해서 서로 다른 마스크를 사용하여 형성할 수도 있지만, 다이 영역(100)에서의 비아 홀에 형성되는 컨택 플러그(20)는, 다이 영역(110)과 에지 영역(100) 사이에 단차가 발생하지 않도록 형성되는 것으로서, 회로 요소로서 동작하는 것은 아니므로, 정확한 패턴으로 형성될 필요는 없다.
따라서, 본 발명의 바람직한 실시예에서는, 비아 홀을 형성하기 위한 패터닝 공정 시, 다이 영역(110)은 정규 조건으로 노출하되, 에지 영역(100)에서는 다이 영역(100)보다 과 노광(over exposure)함으로써, 비아 홀끼리 연결되는 브리지 홀을 형성한다.
그 결과, 비아 홀에 도전성 재료를 충진하여 컨택 플러그(20)를 형성하면, 웨이퍼의 다이 영역(110)에서는 도 5에 도시된 바와 같이, 각 컨택 플러그(20)가 층간 절연막(10)에 의해서 서로 전기적으로 분리되며, 웨이퍼의 에지 영역(100)에서는 도 6에 도시된 바와 같이, 브리지 홀에도 도전성 재료가 충진되어 브리지로서 작용함으로써, 각 컨택 플러그(20)간에 서로 연결되어 넓은 면적으로 형성된다.
따라서, 하부막과의 표면 접착력이 증가되어, 후속 공정에서 하부에 위치한 막으로부터 박리되어 파티클이 발생되는 것이 방지된다.
이후, 이후 전체적으로 스토리지전극 패턴 형성용 희생절연막(30)을 피복한 후, 포토리소그래피 공정으로 희생절연막(30)을 선택적으로 에칭하여 스토리지 전극을 형성할 위치를 노출시킨다. 이때, 상술한 컨택 플러그(20)를 형성할 때와 마찬가지로, 웨이퍼의 다이 영역(110)에서는 정규 조건으로 노출하되, 에지 영역(100)에서는 다이 영역(100)에서보다 과 노광(over exposure)함으로써, 웨이퍼의 다이 영역(110)에서는 종래와 동일한 형상으로 스토리지 전극을 형성할 위치가 아이솔레이션된 홀 형상으로 규정되지만, 웨이퍼의 에지 영역(100)에서는 스토리지 전극을 형성할 위치들이 연결되는 형상을 갖게 된다.
이어서, 에칭된 절연막(30)의 측부 및 상부와 노출된 콘택 플러그(20)의 전체 상부에 폴리 실리콘을 증착하고, 다시 그 위에 스토리지 전극(40)을 분리하기 위한 분리 산화막(50)을 증착한다.
그 다음, 상기 분리 산화막(50)에 대하여 에치백을 실시하여 스토리지 전극(40)이 서로 분리될 정도로 일부 산화막(50a)을 남기고 나머지 산화막(50b)을 제거한 다음, 산화막(50a) 및 희생절연막(30a)을 에칭 공정으로 제거하여, 스토리지 전극을 소정 형상으로 형성한다.
그 결과 형성된 구조에서는, 웨이퍼의 다이 영역(110)에서는 도 5에 도시된 바와 같이, 각 스토리지 전극(40)이 층간 절연막(10)에 의해서 서로 전기적으로 분리되며, 웨이퍼의 에지 영역(100)에서는 도 6에 도시된 바와 같이, 각 스토리지 전극이 서로 연결되어 넓은 면적으로 형성된다.
따라서, 하부막과의 표면 접착력이 증가되어, 후속 공정에서 하부에 위치한 막으로부터 스토리지 전극의 더미 패턴이 박리되어 파티클이 발생되는 것이 방지된다.
상술한 실시예는 본 발명을 설명하기 위한 일 실시예로서, 본 발명은 웨이퍼 단위로 반도체 장치의 도전성 패턴을 형성하는 과정에서 모두 적용될 수 있으며, 형성하는 반도체 장치의 종류, 사양, 공정 등의 여러 요인에 따라 변경 실시할 수 있습니다.
본 발명에 따르면, 웨이퍼의 에지 영역에 형성되는 더미 패턴들, 특히 도전성 더미 패턴들의 하부에 위치한 막과의 접착력이 증가되어 파티클 발생이 억제됨으로써, 반도체 장치의 수율을 향상시킬 수 있는 효과가 있다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 장치의 캐패시터 스토리지 전극 형성 과정을 예시적으로 도시한 순차 단면도,
도 2는 웨이퍼의 다이 영역과 에지 영역을 구분하여 표시한 도면,
도 3은 캐패시터의 유전체를 형성하기 전의 세정 공정에서 발생하는 드롭성 결함을 전자 주사 현미경으로 촬영한 예시도,
도 4는 본 발명에 따라 웨이퍼의 다이 영역(110)에 형성된 스토리지 전극의 평면 형상을 도시한 도면이고,
도 5는 본 발명에 따라 웨이퍼의 에지 영역(100)에 형성된 스토리지 전극의 더미 패턴의 평면 형상을 도시한 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
5 : 기판 10 : 층간 절연막
20 : 컨택 플러그 30 : 스토리지전극 패턴 형성용 희생절연막
40 : 스토리지 전극 50 : 스토리지노드 분리용 분리산화막
100 : 웨이퍼 에지 영역 110 : 다이 영역
Claims (3)
- 스토리지전극이 형성되는 다이 영역과 스토리지노드의 더미 패턴이 형성되는 에지 영역을 포함하는 웨이퍼 상에서 반도체 장치를 제조하는 방법에 있어서,상기 다이 영역에서는 홀 타입의 오픈부를 갖는 희생절연막에 의해서 이웃하는 셀들 간의 스토리지전극들이 상호 분리되도록 형성하고,상기 에지 영역에서는 상호 연결되는 라인 타입의 상기 희생절연막에 의해 이웃하는 스토리지 전극의 더미 패턴들이 서로 연결되도록 형성하는것을 특징으로 하는 반도체 장치 제조 방법.
- 제 1 항에 있어서,상기 캐패시터 스토리지 전극과 전기적으로 접속되는 컨택 플러그들을 상기 다이 영역에서는 홀 타입의 오픈부를 갖는 절연막에 의해 물리적으로 분리되도록 형성하고, 상기 에지 영역에서는 라인타입의 절연막에 의해 컨택 플러그 들의 더미 패턴들이 서로 연결되도록 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 스토리지 전극 형성 방법.
- 제 1 항 또는 제 2 항에 있어서,희생절연막 및 상기 절연막의 형상은 포토리소그래피 공정으로 규정하며,상기 포토리소그래피 공정 시, 상기 웨이퍼의 다이 영역보다 상기 웨이퍼의 에지 영역에서 과노광(over-exposure)을 실시하여, 희생절연막 및 상기 절연막에 대한 오픈부의 형상을 웨이퍼의 다이 영역에서는 서로 분리된 형상으로 형성하고 상기 웨이퍼의 에지 영역에서는 서로 연결되는 형상으로 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 스토리지 전극 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040047244A KR100645459B1 (ko) | 2004-06-23 | 2004-06-23 | 반도체 장치 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040047244A KR100645459B1 (ko) | 2004-06-23 | 2004-06-23 | 반도체 장치 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050122091A true KR20050122091A (ko) | 2005-12-28 |
| KR100645459B1 KR100645459B1 (ko) | 2006-11-15 |
Family
ID=37294046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040047244A KR100645459B1 (ko) | 2004-06-23 | 2004-06-23 | 반도체 장치 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100645459B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101124563B1 (ko) * | 2008-03-05 | 2012-03-16 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102302597B1 (ko) | 2015-09-10 | 2021-09-15 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4180716B2 (ja) | 1998-12-28 | 2008-11-12 | 富士通株式会社 | 半導体装置の製造方法 |
| KR100353834B1 (en) | 2000-12-28 | 2002-09-28 | Hynix Semiconductor Inc | Method for fabricating semiconductor device including inner cylinder capacitor |
| KR100611778B1 (ko) * | 2002-09-24 | 2006-08-10 | 주식회사 하이닉스반도체 | 반도체장치 제조방법 |
| KR20040045574A (ko) * | 2002-11-25 | 2004-06-02 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
-
2004
- 2004-06-23 KR KR1020040047244A patent/KR100645459B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101124563B1 (ko) * | 2008-03-05 | 2012-03-16 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100645459B1 (ko) | 2006-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100743651B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| US7671446B2 (en) | Semiconductor capacitor and manufacturing method | |
| KR100645459B1 (ko) | 반도체 장치 제조 방법 | |
| KR100684433B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| JP3172998B2 (ja) | 半導体装置及びその製造方法 | |
| KR0121106B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
| KR100521453B1 (ko) | 반도체 소자의 다층 배선 형성방법 | |
| KR20020036384A (ko) | 반도체 장치의 평탄화 방법 | |
| KR20040011911A (ko) | 엠아이엠 캐패시터 형성방법 | |
| KR100390458B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100239427B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100613344B1 (ko) | 반도체 소자의 제조 방법 | |
| US7098103B2 (en) | Method and structure for non-single-polycrystalline capacitor in an integrated circuit | |
| CN119300357A (zh) | 铁电存储器及其制造方法 | |
| KR20070076809A (ko) | 반도체 소자의 제조방법 | |
| JPH1187492A (ja) | 半導体装置の製造方法 | |
| KR20040102397A (ko) | 반도체 소자의 랜딩 플러그 콘택 제조 방법 | |
| KR20040070482A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20010063078A (ko) | 캐패시터의 제조방법 | |
| KR20050064769A (ko) | 반도체소자의 형성방법 | |
| JP2006013142A (ja) | 半導体装置の製造方法 | |
| JPH1092929A (ja) | 半導体装置の製造方法 | |
| KR20030072676A (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20040623 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20060227 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20060818 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20061106 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20061107 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20091028 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101025 Start annual number: 5 End annual number: 5 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |