KR20030072676A - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20030072676A
KR20030072676A KR1020020011819A KR20020011819A KR20030072676A KR 20030072676 A KR20030072676 A KR 20030072676A KR 1020020011819 A KR1020020011819 A KR 1020020011819A KR 20020011819 A KR20020011819 A KR 20020011819A KR 20030072676 A KR20030072676 A KR 20030072676A
Authority
KR
South Korea
Prior art keywords
film
forming
contact hole
layer
photoresist
Prior art date
Application number
KR1020020011819A
Other languages
English (en)
Inventor
이병철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020011819A priority Critical patent/KR20030072676A/ko
Publication of KR20030072676A publication Critical patent/KR20030072676A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 본 발명에 따른 반도체소자의 금속배선 형성 방법은, 반도체기판상에 층간절연막을 형성하는 단계; 상기 제1절연막내에 콘택홀을 형성하는 단계; 상기 콘택홀내에 전하저장극과 유전체막을 순차적으로 형성하는 단계; 상기 전하저장전극과 유전체막상에 플레이트전극을 형성하는 단계; 상기 플레이트전극을 포함한 제1절연막상에 제2절연막을 형성하는 단계; 상기 제2절연막 상에 제1감광막을 형성하는 단계; 상기 제1감광막상에 산화막을 형성하는 단계; 상기 산화막상에 제2감광막을 형성하는 단계; 상기 제2감광막과 산화막 및 제1 감광막 그리고 제2절연막과 제1절연막을 1차로 패터닝하여 콘택홀을 형성하는 단계; 상기 제2감광막을 제거한후 상기 콘택홀하부의 반도체기판의 표면까지 식각하는 단계; 및 상기 콘택홀내에 플러그를 형성한후 상기 플러그를 포함한 전체 구조의 상면에 금속배선을 형성하는 단계;를 포함하여 이루어진다.

Description

반도체소자의 금속배선 형성방법{Method for forming metal line of semiconductor device}
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로서, 보다 상세하게는 배선간 쇼트를 방지하는 반도체소자의 금속배선 형성방법에 관한 것이다.
종래기술에 따른 반도체소자의 금속배선 형성방법을 도 1 내지 도 6을 참조하여 설명하면 다음과 같다.
도 1 내지 도 6은 종래기술에 따른 반도체소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도이다.
종래기술에 따른 반도체소자의 금속배선 형성방법은, 도 1에 도시된 바와 같이, 반도체기판(1)상에 비트라인(미도시)과 스토리지노드(미도시)을 절연시키기 위한 제1산화막(3)을 증착한후 이를 콘택용 마스크(미도시)을 이용하여 선택적으로 패터닝하여 상기 반도체기판(1)을 노출시키는 플러그콘택홀(미도시)을 형성한다.
그다음, 상기 플러그콘택홀(미도시)을 포함한 제1산화막(3)상에 도전층 (미도시)을 증착한후 이를 전면식각하여 상기 플러그콘택홀(미도시)내에 스토리지 노드 콘택용 플러그(5)를 형성한다.
이어서, 상기 플러그(5)를 포함한 제1산화막(3)상에 제2산화막(7)을 증착한후 상기 제2산화막(7)을 선택적으로 패터닝하여 상기 플러그(5) 상면을 노출시키는 스토리지노드 콘택홀(미도시)을 형성한다.
그다음, 상기 스토리지노드콘택홀(미도시)을 포함한 상기 제2산화막(7)상에제1폴리실리콘층(9)과 유전체층(11)을 증착한다. 이때, 상기 제1폴리실리콘층(9)과 유전체층(11)의 증착과정에서 이물질(13), 예를들면 산화물질 또는 폴리실리콘 물질이 형성되게 된다.
이어서, 도 2에 도시된 바와같이, 상기 이물질(13)이 존재한 상태에서, 전체 구조의 상면에 플레이트전극용 제2 폴리실리콘층(15)을 증착할 경우 아래 이물질 (13)의 단차에 의하여 그대로 동일하게, 오히려 증폭된 단차부(17)를 형성하게 된다. 또한, 플레이트 전극용 제2폴리실리콘층(15) 증착 또는 식각공정에서 자체 이물질 (19)이 새로이 생기게 된다.
그다음, 도 3에 도시된 바와같이, 상기 이물질(19)이 존재한 상태에서 플레 이트와 금속배선간 쇼트를 방지하기 위한 목적으로 제3절연산화막(21)을 증착한다. 이 경우에도 아래 단차부(17) 및 이물질(19)에 의해 동일 위치에 그대로 동일하게, 오히려 증폭된 단차부(23)(25)를 형성하게 된다. 또한, 상기 제3산화막(21) 자체의 이물질(27)이 생길 수 있다.
이어서, 도 4에 도시된 바와같이, 상기 단차부(23)(25) 및 이물질(27)이 존재한 상태에서 금속콘택을 형성하기 위한 감광막(29)을 도포한후, 노광기술을 이용하여 상기 감광막(29)을 선택적으로 패터닝한후 이를 마스크로 상기 제3산화막 (21)과 제2산화막(7)을 건식식각공정에 의해 순차적으로 제거하여 금속콘택홀(31)을 형성한다. 이때, 상기 건식식각공정은, 감광막을 배리어로 이용하며, 이 경우에 콘택홀을 형성하기 위해 산화막들을 제거하는 과정에서 감광막이 선택비가 우수 하더라도 식각(미도시)이 일어난다.
그다음, 도 5에 도시된 바와같이, 상기 금속콘택홀(31)은 상기 반도체기판(1) 의 표면까지 식각(33)을 해야 하며, 이 경우에 감광막이 어느 정도 식각이 되면 단차부(23)(25)(27)가 감광막 두께가 얇기 때문에 먼저 드러나게 된다(도면부호 35). 이때, 상기 감광막은 폴리실리콘 또는 절연막 등과 달리 매우 우수한 흐름성의 특성 을 갖고 있어 국부적인 아래 단차에 의한 단차가 형성되지 않으므로써 이 부분의 두께가 가장 얇다. 또한, 상기 감광막이 드러날 경우 산화막이 드러나게 되어 단차부분의 산화 막이 콘택처럼 식각(35)되어 플레이트전극이 드러나게 된다.
이어서, 도 6에 도시된 바와같이, 금속콘택에 텅스텐플러그(37)형성시에, 단차에 의한 콘택이 형성된 부분(35)에도 동일하게 텅스텐플러그(39)가 형성되므 로써 플레이트와 금속간에 쇼트(A)가 발생하게 된다.
따라서, 상기 종래기술에 의하면, 소자 제조공정을 진행하면서 여러 가지 이물질, 예를들어 파티클, 잔류물 등에 의한 배선간, 즉 플레이트와 금속배선간 쇼트가 발생하여 반도체소자의 수율을 떨어뜨리게 된다. 특히, 금속층과의 쇼트는 치명적인 패일(fail)이 된다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 단차가 형성된 부분이 배리어 산화막에 의해 드러나지 않도록하여 금속층 과의 쇼트를 방지할 수 있는 반도체소자의 금속배선 형성방법을 제공함에 그 목적 이 있다.
도 1 내지 도 6은 종래기술에 따른 반도체소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도.
도 8 내지 14는 본 발명에 따른 반도체소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도.
[도면부호의설명]
51 : 반도체기판53 : 제1산화막
55 : 플러그57 : 제2산화막
59 : 제1폴리실리콘층61 : 유전체층
63 : 이물질65 : 제2폴리실리콘층
67 : 단차부69 : 자체 이물질
71 : 제3산화막73, 75 : 단차부
77 : 이물질79 : 제1감광막
81 : PE산화막83 : 제2감광막
85 : 콘택홀87 : 텅스텐플러그
89 : 알루미늄배선
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 금속배선 형성 방법은, 반도체기판상에 층간절연막을 형성하는 단계; 상기 제1절연막내에 콘택홀을 형성하는 단계; 상기 콘택홀내에 전하저장극과 유전체막을 순차적으로 형성하는 단계; 상기 전하저장전극과 유전체막상에 플레이트전극을 형성하는 단계; 상기 플레이트전극을 포함한 제1절연막상에 제2절연막을 형성하는 단계; 상기 제2절연막 상에 제1감광막을 형성하는 단계; 상기 제1감광막상에 산화막을 형성하는 단계; 상기 산화막상에 제2감광막을 형성하는 단계; 상기 제2감광막과 산화막 및 제1 감광막 그리고 제2절연막과 제1절연막을 1차로 패터닝하여 콘택홀을 형성하는 단계; 상기 제2감광막을 제거한후 상기 콘택홀하부의 반도체기판의 표면까지 식각하는 단계; 및 상기 콘택홀내에 플러그를 형성한후 상기 플러그를 포함한 전체 구조의 상면에 금속배선을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 반도체소자의 금속배선 형성방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 7 내지 도 14는 본 발명에 따른 반도체소자의 금속배선 형성방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 반도체소자의 금속배선 형성방법은, 도 7에 도시된 바와같이, 먼저 반도체기판(51)상에 비트라인(미도시)과 스토리지노드(미도시)을 절연시키기 위한 제1산화막(53)을 증착한후 이를 콘택용 마스크(미도시)을 이용하여 선택적으로 패터닝하여 상기 반도체기판(51)을 노출시키는 플러그콘택홀(미도시)을 형성한다.
그다음, 상기 플러그콘택홀(미도시)을 포함한 제1산화막(53)상에 도전층 (미도시)을 증착한후 이를 전면식각하여 상기 플러그콘택홀(미도시)내에 스토리지 노드 콘택용 플러그(55)를 형성한다.
이어서, 상기 플러그(55)를 포함한 제1산화막(53)상에 제2산화막(57)을 증착한 후 상기 제2산화막(57)을 선택적으로 패터닝하여 상기 플러그(55) 상면을 노출 시키는 스토리지노드 콘택홀(미도시)을 형성한다.
그다음, 상기 스토리지노드콘택홀(미도시)을 포함한 상기 제2산화막(57)상에 제1폴리실리콘층(59)과 유전체층(61)을 증착한다. 이때, 상기 제1폴리실리콘층(59)과 유전체층(61)의 증착과정에서 이물질(63), 예를들면 산화물질 또는 폴리실리콘 물질이 형성되게 된다.
이어서, 도 8에 도시된 바와같이, 상기 이물질(63)이 존재한 상태에서, 전체 구조의 상면에 플레이트전극용 제2 폴리실리콘층(65)을 증착할 경우 아래 이물질 (63)의 단차에 의하여 그대로 동일하게, 오히려 증폭된 단차부(67)를 형성하게 된다. 또한, 플레이트 전극용 제2폴리실리콘층(65) 증착 또는 식각공정에서 자체 이물질 (69)이 새로이 생기게 된다.
그다음, 도 9에 도시된 바와같이, 상기 이물질(69)이 존재한 상태에서 플레 이트와 금속배선간 쇼트를 방지하기 위한 목적으로 제3산화막(71)을 증착한다. 이 경우에도 아래 단차부(67) 및 이물질(69)에 의해 동일 위치에 그대로 동일하게, 오히려 증폭된 단차부(73)(75)를 형성하게 된다. 또한, 상기 제3산화막(71) 자체의 이물질(77)이 생길 수 있다.
이어서, 도 10에 도시된 바와같이, 상기 단차부(73)(75) 및 이물질(77)이 존재한 상태에서 배리어 역할을 하는 제1감광막(79)을 도포한다. 이때, 상기 제1감광막(79)의 경우, 감광막의 우수한 흐름성 특성에 의해 단차가 형성되지 않고 평탄 하게 형성된다.
그다음, 도 11에 도시된 바와같이, 제1감광막(79)상에 감광막이 있는 상태 에서 증착이 가능한 PE산화막(81)을 적당한 두께로 증착한후 상기 PE산화막 (81) 상에 금속콘택 형성용 제2감광막(83)을 도포한다.
이어서, 도 12에 도시된 바와같이, 콘택을 형성하기 위한 식각공정을 진행 하여 상기 PE 산화막(81)과 제1감광막(79)을 순차적으로 식각하여 콘택홀(85)을 형성한다. 이때, 상기 콘택형성용 제2감광막(83)도 함께 식각된다. 이 경우에, 종래 기술과는 다르게 상기 PE 산화막(81)은 1차 배리어 역할을 한다.
그다음, 도 13에 도시된 바와같이, 상기 식각공정이 반도체기판의 표면까지 진행되어 콘택홀(85a)이 형성되는 동안, PE 산화막(81) 전부와 제1감광막(79)의 일부두께가 식각된다. 이때, 상기 식각공정시에, 종래기술과는 달리, 상기 PE 산화막(81)과 제1감광막(79)이 배리어 역할을 하기 때문에 단차 또는 이물질(73) (75)(77) 부분이 드러나지 않는다.
이어서, 도 14에 도시된 바와같이, 상기 제1감광막(79)을 제거한후, 상기 콘택홀(85a)내에 텅스텐플러그(87)을 형성한후 상기 텅스텐플러그(87)을 포함한 전체구조의 상면에 알루미늄배선(89)을 형성한다. 이때, 아래 단차에 의한 쇼트는 형성 되지 않는다.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 금속배선 형성방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 따른 반도체소자의 금속배선 형성방법에 의하면, 상하 감광막사이에 산화막을 개재한 상태에서 반도체기판과 금속배선간 접합을 형성하기 위한 콘택형성시에 산화막 식각과 함께 상부 감광막이 식각되는데, 이 경우 종래기술과는 다르게 배리어로 산화막이 1차 배리어 역할을 하게 된다.
또한, 금속콘택 형성을 위한 식각공정이 반도체기판의 표면까지 진행되는 동안, 종래기술과는 달리, 산화막과 하부 감광막이 배리어 역할을 하기 때문에 단차 또는 이물질 부분이 드러나지 않게 된다.
따라서, 플레이트전극용 폴리실리콘층과 알루미늄배선간의 쇼트가 형성되지 않게 된다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (4)

  1. 반도체기판상에 층간절연막을 형성하는 단계;
    상기 제1절연막내에 콘택홀을 형성하는 단계;
    상기 콘택홀내에 전하저장극과 유전체막을 순차적으로 형성하는 단계;
    상기 전하저장전극과 유전체막상에 플레이트전극을 형성하는 단계;
    상기 플레이트전극을 포함한 제1절연막상에 제2절연막을 형성하는 단계;
    상기 제2절연막상에 제1감광막을 형성하는 단계;
    상기 제1감광막상에 산화막을 형성하는 단계;
    상기 산화막상에 제2감광막을 형성하는 단계;
    상기 제2감광막과 산화막 및 제1감광막 그리고 제2절연막과 제1절연막을 1차로 패터닝하여 콘택홀을 형성하는 단계;
    상기 제2감광막을 제거한후 상기 콘택홀하부의 반도체기판의 표면까지 식각하는 단계; 및
    상기 콘택홀내에 플러그를 형성한후 상기 플러그를 포함한 전체 구조의 상면에 금속배선을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 산화막은 PE 산화막인 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  3. 제1항에 있어서, 상기 콘택홀 형성시에 상기 산화막은 1차 배리어층으로 이용되는 것을 특징 으로 하는 반도체소자의 금속배선 형성방법.
  4. 제1항에 있어서, 상기 콘택홀이 반도체기판의 표면까지 식각될 때 상기 산화막과 제1감광막은 2차 배리어층으로 이용되는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
KR1020020011819A 2002-03-06 2002-03-06 반도체소자의 금속배선 형성방법 KR20030072676A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020011819A KR20030072676A (ko) 2002-03-06 2002-03-06 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020011819A KR20030072676A (ko) 2002-03-06 2002-03-06 반도체소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20030072676A true KR20030072676A (ko) 2003-09-19

Family

ID=32223590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020011819A KR20030072676A (ko) 2002-03-06 2002-03-06 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20030072676A (ko)

Similar Documents

Publication Publication Date Title
JP2001185614A (ja) 半導体装置およびその製造方法
KR100733460B1 (ko) 반도체 소자의 메탈 콘택 형성 방법
JPH09129730A (ja) 半導体装置の製造方法
KR20030072676A (ko) 반도체소자의 금속배선 형성방법
KR100964116B1 (ko) 반도체소자의 제조방법
KR100450036B1 (ko) 반도체 장치 제조 방법
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100248150B1 (ko) 반도체소자의 콘택홀형성방법
KR100230735B1 (ko) 반도체 소자의 제조방법
KR0155787B1 (ko) 반도체 메모리장치의 매몰접촉창 형성방법
KR100546122B1 (ko) 반도체소자의 캐패시터 형성방법
KR0148326B1 (ko) 반도체 소자의 제조방법
KR20010004008A (ko) 에어-갭을 갖는 반도체 소자의 금속배선 형성방법
KR100313537B1 (ko) 커패시터 제조방법
KR20010068729A (ko) 커패시터 제조방법
KR100403349B1 (ko) 금속 배선과 비아 플러그의 연결 구조 및 그 형성 방법
KR100427720B1 (ko) 반도체소자의 금속배선 형성방법
KR960011250B1 (ko) 반도체 접속장치 제조방법
KR0140729B1 (ko) 미세콘택 형성방법
KR950010852B1 (ko) 고집적 소자용 미세 콘택 형성방법
KR19990000069A (ko) 반도체 소자의 금속콘택 제조방법
KR20000041077A (ko) 반도체 장치의 배선 형성 방법
JP2000058640A (ja) 半導体装置の製造方法
KR20020058436A (ko) 반도체소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid