KR20010063078A - 캐패시터의 제조방법 - Google Patents
캐패시터의 제조방법 Download PDFInfo
- Publication number
- KR20010063078A KR20010063078A KR1019990059944A KR19990059944A KR20010063078A KR 20010063078 A KR20010063078 A KR 20010063078A KR 1019990059944 A KR1019990059944 A KR 1019990059944A KR 19990059944 A KR19990059944 A KR 19990059944A KR 20010063078 A KR20010063078 A KR 20010063078A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- layer
- contact hole
- oxide layer
- oxide film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 포토레지스트의 노광시 마진을 확보하고 각 장비들에 대한 오염을 최소한으로 하도록 한 캐패시터의 제조방법에 관한 것으로서, 반도체 기판상에 콘택홀을 갖는 절연막을 형성하는 단계와, 상기 콘택홀 내부에 도전성 플러그를 형성하는 단계와, 상기 도전성 플러그를 포함한 반도체 기판의 전면에 질화막 및 제 1 산화막을 차례로 형성하는 단계와, 상기 제 1 산화막상에 제 1 포토레지스트, 제 2 산화막, 제 2 포토레지스트를 차례로 형성하는 단계와, 상기 제 2 포토레지스트를 노광 및 현상공정으로 패터닝하는 단계와, 상기 패터닝된 제 2 포토레지스트를 마스크로 이용하여 상기 도전성 플러그 및 그에 인접한 절연막의 표면이 소정부분 노출되도록 상기 제 2 산화막, 제 1 포토레지스트, 제 1 산화막, 질화막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 제 2 포토레지스트, 제 2 산화막, 제 1 포토레지스트를 제거하는 단계와, 상기 콘택홀을 포함한 전면에 폴리 실리콘층 및 제 3 산화막을 형성하는 단계와, 상기 제 1 산화막의 표면이 노출되도록 상기 제 3 산화막 및 폴리 실리콘층에 에치백 공정을 실시하여 스토리지 노드전극을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조공정에 관한 것으로, 특히 공정 마진을 향상시키도록 한 캐패시터의 제조방법에 관한 것이다.
일반적으로 차세대 고집적 소자에서 실린더 타입의 캐패시터 구조 형성 혹은 홀 패턴(Hole Pattern)을 이용한 캐패시터 구조 형성시 포토레지스트의 두께가 미세구조의 캐패시터를 형성하기 위해선 상당히 낮은 두께로 패턴을 형성한다.
그로 인하여 포토레지스트 패턴 형성을 위한 식각 공정의 마진이 많지 않고 또한 그러한 관계로 하드 마스크층의 형성을 고려하게 됨에 따라 공정 흐름이 상당히 복잡하다.
이하, 첨부된 도면을 참고하여 종래의 캐패시터의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래의 캐패시터의 제조방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 복수개의 트랜지스터(도시되지 않음)들이 형성된 반도체 기판(11)상에 절연막(12)을 형성하고, 포토리소그래피 공정 및 식각공정을 통해 상기 반도체 기판(11)의 표면이 소정부분 노출되도록 상기 절연막(12)을 선택적으로 제거하여 콘택홀을 형성한다.
이어, 상기 콘택홀을 포함한 반도체 기판(11)의 전면에 도전성 물질층을 형성한 후, 에치백이나 CMP 공정을 통해 상기 콘택홀 내부에 도전성 플러그(13)를 형성한다.
도 1b에 도시한 바와 같이, 상기 도전성 플러그(13)를 포함한 반도체 기판(11)의 전면에 습식식각시 베리어(Barrier)층으로 사용되는 질화막(14)을 형성하고, 상기 질화막(14)상에 제 1 산화막(15)을 형성한다.
이어, 상기 제 1 산화막(15)상에 낮은 두께의 포토레지스트의 마진을 확보하기 위해 하드 마스크층(16)을 형성하고, 상기 하드 마스크층(16)상에 포토레지스트(17)를 도포한다.
그리고 상기 포토레지스트(17)에 노광 및 현상을 통해 패터닝하여 캐패시터의 스토리지노드 영역을 정의한다.
이어, 상기 패터닝된 포토레지스트(17)를 마스크로 이용하여 상기 도전성 플러그(13) 및 그에 인접한 절연막(12)의 표면이 소정부분 노출되도록 상기 하드 마스크층(16), 제 1 산화막(15), 질화막(14)을 선택적으로 제거하여 콘택홀(18)을 형성한다.
도 1c에 도시한 바와 같이, 상기 포토레지스트(17)를 제거한 후, 세정 공정을 실시하고, 상기 콘택홀(18)을 포함한 반도체 기판(11)의 전면에 폴리 실리콘층(19)을 형성한다.
이어, 상기 폴리 실리콘층(19)상에 제 2 산화막(20)을 형성한다.
도 1d에 도시한 바와 같이, 상기 하드 마스크층(16)의 표면이 노출되도록 상기 제 2 산화막(20) 및 폴리 실리콘층(19)의 전면에 에치백 공정을 실시하여 상기 콘택홀(18)의 저면부 및 측면부에 스토리지 노드전극(19a)을 형성한다.
도 1e에 도시한 바와 같이, 상기 제 2 산화막(20) 및 하드 마스크층(16) 및 산화막(15)을 습식식각을 통해 제거한다.
그리고 상기 질화막(14)을 제거하고, 상기 스토리지 노드전극(19a)의 표면에 유전체막(21)을 형성하고, 상기 유전체막(21)을 포함한 반도체 기판(11)의 전면에 플레이트 전극(22)을 형성함으로서 종래의 캐패시터 형성공정을 완료한다.
그러나 상기와 같은 종래의 캐패시터의 제조방법에 있어서 다음과 같은 문제점이 있었다.
첫째, 노광 조건 때문에 낮은 두께의 포토레지스트를 사용함에 따라 하드 마스크층을 사용하기 때문에 공정이 복잡하다.
둘째, 캐패시터를 최종적으로 완성하기까지 여러 장비를 거치기 때문에 장비에서 발생하는 이물의 영향을 많이 받는다.
셋째, 낮은 두께의 포토레지스트를 사용함으로서 공정 마진이 적어 노광 공정 및 식각공정이 어렵다.
넷째, 스토리지 노드전극을 형성하기 위해 콘택홀 형성시 프로파일(Profile)이 불량하다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 포토레지스트의 노광시 마진을 확보하고 각 장비들에 대한 오염을 최소한으로 하도록 한 캐패시터의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래의 캐패시터의 제조방법을 나타낸 공정단면도
도 2a 내지 도 2f는 본 발명에 의한 캐패시터의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 절연막
33 : 도전성 플러그 34 : 질화막
35 : 제 1 산화막 36 :제 1 포토레지스트
37 : 제 2 산화막 38 : 제 2 포토레지스트
39 : 콘택홀 40a : 스토리지 노드전극
41 : 제 3 산화막 42 : 유전체막
43 : 플레이트 전극
상기와 같은 목적을 달성하기 위한 본 발명에 의한 캐패시터의 제조방법은 반도체 기판상에 콘택홀을 갖는 절연막을 형성하는 단계와, 상기 콘택홀 내부에 도전성 플러그를 형성하는 단계와, 상기 도전성 플러그를 포함한 반도체 기판의 전면에 질화막 및 제 1 산화막을 차례로 형성하는 단계와, 상기 제 1 산화막상에 제 1 포토레지스트, 제 2 산화막, 제 2 포토레지스트를 차례로 형성하는 단계와, 상기제 2 포토레지스트를 노광 및 현상공정으로 패터닝하는 단계와, 상기 패터닝된 제 2 포토레지스트를 마스크로 이용하여 상기 도전성 플러그 및 그에 인접한 절연막의 표면이 소정부분 노출되도록 상기 제 2 산화막, 제 1 포토레지스트, 제 1 산화막, 질화막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 제 2 포토레지스트, 제 2 산화막, 제 1 포토레지스트를 제거하는 단계와, 상기 콘택홀을 포함한 전면에 폴리 실리콘층 및 제 3 산화막을 형성하는 단계와, 상기 제 1 산화막의 표면이 노출되도록 상기 제 3 산화막 및 폴리 실리콘층에 에치백 공정을 실시하여 스토리지 노드전극을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 캐패시터의 제조방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명에 의한 캐패시터의 제조방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, 복수개의 트랜지스터(도시되지 않음)들이 형성된 반도체 기판(31)상에 절연막(32)을 형성하고, 포토리소그래피 공정 및 식각공정을 통해 상기 반도체 기판(31)의 표면이 소정부분 노출되도록 상기 절연막(32)을 선택적으로 제거하여 콘택홀을 형성한다.
이어, 상기 콘택홀을 포함한 반도체 기판(31)의 전면에 도전성 물질층을 형성한 후, 에치백이나 CMP 공정을 통해 상기 콘택홀내부에 도전성 플러그(33)를 형성한다.
도 2b에 도시한 바와 같이, 상기 도전성 플러그(33)를 포함한 반도체기판(31)의 전면에 습식식각시 베리어(Barrier)층으로 사용되는 질화막(34)을 약 800Å 두께로 형성하고, 상기 질화막(34)상에 제 1 산화막(35)을 약 15000Å 두께로 형성한다.
이어, 상기 제 1 산화막(35)상에 제 1 포토레지스트(36)를 도포하고, 상기 제 1 포토레지스트(36)상에 LPCVD법에 의해 제 2 산화막(37)을 형성하고, 상기 제 2 산화막(37)상에 제 2 포토레지스트(38)를 도포한다.
그리고 상기 제 2 포토레지스트(38)에 노광 및 식각공정을 통해 패터닝하여 캐패시터의 스토리지 노드전극 영역을 정의한다.
도 2c에 도시한 바와 같이, 상기 패터닝된 제 2 포토레지스트(38)를 마스크로 이용하여 상기 도전성 플러그(33) 및 그에 인접한 절연막(32)의 표면이 소정부분 노출되도록 상기 제 2 산화막(37), 제 1 포토레지스트(36), 제 1 산화막(35), 질화막(34)을 선택적으로 제거하여 콘택홀(39)을 형성한다.
도 2d에 도시한 바와 같이, 상기 제 2 포토레지스트(38), 제 2 산화막(37), 제 1 포토레지스트(36)를 제거한 후 반도체 기판(31)의 전면에 세정공정을 실시하여 포토 공정중에 발생한 이물질을 제거한다.
이어, 상기 콘택홀(39)을 포함한 반도체 기판(31)의 전면에 폴리 실리콘층(40)과 제 3 산화막(41)을 형성한다.
도 2e에 도시한 바와 같이, 상기 제 1 산화막(35)의 표면이 노출되도록 상기 제 3 산화막(41)과 폴리 실리콘층(40)의 전면에 에치백 공정을 실시하여 상기 콘택홀(39) 내부에 스토리지 노드전극(40a)을 형성한다.
도 2f에 도시한 바와 같이, 상기 제 3 산화막(41) 및 제 1 산화막(35)을 습식식각으로 제거하고, 상기 질화막(34)을 제거한다.
이어, 상기 스토리지 노드전극(40a)의 표면에 유전체막(42)을 형성하고, 상기 유전체막(42)을 포함한 반도체 기판(31)의 전면에 플레이트 전극(43)을 형성함으로서 캐패시터를 완성한다.
이상에서 설명한 바와 같이 본 발명에 의한 캐패시터의 제조방법은 다음과 같은 효과가 있다.
첫째, 상부 및 하부의 포토레지스트 사이에 산화막을 형성함으로서 상부 포토레지스트 패터닝시 산화막에 의해 하부 포토레지스트가 손실되는 것을 방지함으로서 종래와 동일한 디자인 룰에 있어서 식각 공정 및 노광 공정의 마진을 넓힐 수 있다.
둘째, 하나의 장비에서 식각공정이 이루어짐으로서 식각시 여러 장비를 거치면서 발생할 수 있는 이물에 대한 오염을 방지할 수 있다.
셋째, 하드 마스크층을 형성하는 공정을 생략함으로서 공정시간을 단축시키어 생산성을 향상시킬 수 있다.
Claims (2)
- 반도체 기판상에 콘택홀을 갖는 절연막을 형성하는 단계;상기 콘택홀 내부에 도전성 플러그를 형성하는 단계;상기 도전성 플러그를 포함한 반도체 기판의 전면에 질화막 및 제 1 산화막을 차례로 형성하는 단계;상기 제 1 산화막상에 제 1 포토레지스트, 제 2 산화막, 제 2 포토레지스트를 차례로 형성하는 단계;상기 제 2 포토레지스트를 노광 및 현상공정으로 패터닝하는 단계;상기 패터닝된 제 2 포토레지스트를 마스크로 이용하여 상기 도전성 플러그 및 그에 인접한 절연막의 표면이 소정부분 노출되도록 상기 제 2 산화막, 제 1 포토레지스트, 제 1 산화막, 질화막을 선택적으로 제거하여 콘택홀을 형성하는 단계;상기 제 2 포토레지스트, 제 2 산화막, 제 1 포토레지스트를 제거하는 단계;상기 콘택홀을 포함한 전면에 폴리 실리콘층 및 제 3 산화막을 형성하는 단계;상기 제 1 산화막의 표면이 노출되도록 상기 제 3 산화막 및 폴리 실리콘층에 에치백 공정을 실시하여 스토리지 노드전극을 형성하는 단계를 포함하여 형성함을 특징으로 하는 캐패시터의 제조방법.
- 제 1 항에 있어서, 상기 제 2 산화막은 LPCVD법으로 형성하는 것을 특징으로하는 캐패시터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990059944A KR20010063078A (ko) | 1999-12-21 | 1999-12-21 | 캐패시터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990059944A KR20010063078A (ko) | 1999-12-21 | 1999-12-21 | 캐패시터의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010063078A true KR20010063078A (ko) | 2001-07-09 |
Family
ID=19627750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990059944A KR20010063078A (ko) | 1999-12-21 | 1999-12-21 | 캐패시터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010063078A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448855B1 (ko) * | 2002-07-18 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR20210027194A (ko) * | 2019-08-30 | 2021-03-10 | 코칩 주식회사 | 포토레지스트를 활용한 수퍼캐패시터의 제조 방법 |
-
1999
- 1999-12-21 KR KR1019990059944A patent/KR20010063078A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448855B1 (ko) * | 2002-07-18 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR20210027194A (ko) * | 2019-08-30 | 2021-03-10 | 코칩 주식회사 | 포토레지스트를 활용한 수퍼캐패시터의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100359780B1 (ko) | 반도체 소자의 제조방법 | |
| KR100192521B1 (ko) | 반도체장치의 제조방법 | |
| KR20000042460A (ko) | 반도체소자의 비트라인 콘택 형성방법 | |
| KR100206404B1 (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
| KR20010063078A (ko) | 캐패시터의 제조방법 | |
| KR100333726B1 (ko) | 반도체소자제조방법 | |
| KR100368321B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100313957B1 (ko) | 커패시터 제조방법 | |
| KR100274355B1 (ko) | 반도체소자의워드라인형성방법 | |
| KR100379531B1 (ko) | 반도체 소자의 제조방법 | |
| KR100382537B1 (ko) | 반도체소자의커패시터제조방법 | |
| KR19990043724A (ko) | 반도체소자의 제조방법 | |
| KR100218735B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100252892B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR100277883B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100218730B1 (ko) | 반도체 소자 제조방법 | |
| KR100244261B1 (ko) | 반도체 소자의 플러그 제조방법 | |
| KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR0151183B1 (ko) | 반도체 메모리장치의 제조방법 | |
| KR100400763B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100365748B1 (ko) | 반도체소자의콘택형성방법 | |
| KR100386625B1 (ko) | 반도체 소자의 제조방법 | |
| KR100256259B1 (ko) | 반도체 소자의 공통 게이트 형성방법 | |
| KR20040070482A (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |