JP4501977B2 - 半導体装置とワイヤボンディング方法 - Google Patents

半導体装置とワイヤボンディング方法 Download PDF

Info

Publication number
JP4501977B2
JP4501977B2 JP2007238001A JP2007238001A JP4501977B2 JP 4501977 B2 JP4501977 B2 JP 4501977B2 JP 2007238001 A JP2007238001 A JP 2007238001A JP 2007238001 A JP2007238001 A JP 2007238001A JP 4501977 B2 JP4501977 B2 JP 4501977B2
Authority
JP
Japan
Prior art keywords
pad
semiconductor device
wire
region
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007238001A
Other languages
English (en)
Other versions
JP2009071043A (ja
Inventor
宏明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2007238001A priority Critical patent/JP4501977B2/ja
Priority to CN2008801062883A priority patent/CN101803013B/zh
Priority to US12/677,123 priority patent/US8432015B2/en
Priority to PCT/IB2008/002379 priority patent/WO2009034461A2/en
Priority to EP20080807066 priority patent/EP2195838B1/en
Priority to AT08807066T priority patent/ATE533181T1/de
Publication of JP2009071043A publication Critical patent/JP2009071043A/ja
Application granted granted Critical
Publication of JP4501977B2 publication Critical patent/JP4501977B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H01L2224/48458—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H01L2224/78314—Shape
    • H01L2224/78317—Shape of other portions
    • H01L2224/78318—Shape of other portions inside the capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、ボンディングパッドを有する半導体装置と、ワイヤボンディング方法に関する。
半導体装置と外部回路を電気的に接続するために、ワイヤボンディング方法が知られている。ワイヤボンディング方法では、一端が外部回路にボンディングされているワイヤを半導体装置の表面に形成されているボンディングパッド上にまで引き伸ばし、そのワイヤをボンディングパッドにボンディングし、ボンディングパッドにボンディングした後にワイヤを切断する。以下では、ボンディングパッドをパッドと略称する。
種々のパッドを必要とする半導体装置が存在する。例えば電力制御用の半導体装置の場合、制御される電力に応じた電流が流れるワイヤをボンディングする少なくとも１つの電力用パッドと、半導体装置のオン・オフを切り換える信号を伝えるワイヤをボンディングする小信号パッドを必要とする。小信号パッドにはこの他に、半導体装置を流れている電流量に対応する信号を伝えるワイヤをボンディングするパッドや、半導体装置の温度に対応する信号を伝えるワイヤをボンディングするパッドが設けられていることもある。
半導体装置の表面にパッドを設け、そのパッドにワイヤをボンディングする装置が特許文献１，２に開示されている。
特開２００５−１２９８２６号公報 特開平７−３２６７１１号公報
信号を伝えるワイヤをボンディングする小信号パッドの下方に位置する半導体基板には、半導体装置が機能するのに必要な半導体構造を製造できないことが多い。小信号パッドに印加する電圧によって半導体装置の動作が不安定になることを避ける必要があったり、あるいは、温度センスなどでは半導体構造と絶縁をしないといけないために厚い酸化膜を形成する必要がある為、パッドの下方に半導体構造を製造できないことが多い。
高耐圧半導体装置の場合、半導体基板の終端領域に電界が集中しやすく、それが原因となって半導体装置の耐圧能力が低下することが知られている。この問題に対処するために半導体基板の表面の外周に沿って外周の内側を一巡するＦＬＲ（Field Limiting Ring）を設ける技術が知られている。ＦＬＲを利用して半導体装置の耐圧能力を向上させるためには、ＦＬＲの内側の領域に、半導体装置が機能するのに必要な半導体構造を収容しなければならない。
ＦＬＲによって耐圧能力を向上させている半導体装置の場合、ＦＬＲの内側の領域に小信号パッドを形成しなければならない。半導体構造を構成している半導体領域と小信号パッドとの間の導通を確保するための導体領域がＦＬＲを横断していると、ＦＬＲによって耐圧能力を向上させることができない。
以上をまとめると、下記の事情が存在していることがわかる。
（１）半導体基板の表面の外周に沿って外周の内側を一巡するＦＬＲによって耐圧能力を向上させている半導体装置の場合、半導体構造と小信号パッドをＦＬＲの内側の領域に収容しなければならない。当然ながら、半導体基板の面積の全部を有効に利用することができない。
（２）小信号パッドの下方には必要な半導体構造を実現することができない。すなわち、パッドの存在によって、有効に活用できる面積がさらに減少している。
従来の半導体装置では、ＦＬＲと小信号パッドによって、半導体装置が機能するのに必要な半導体構造を製造できる有効面積が狭くされている。
本発明では、半導体装置が機能するのに必要な半導体構造を製造できる有効面積を拡大する技術を提供する。
ボンディングするだけであれば小型のパッドにボンディングできるのに対し、パッドにボンディングしたワイヤを切断すると、それ以上に大きなパッドを必要とする。ワイヤを切断する場合には、パッドにボンディングされている位置において工具でワイヤをパッドに押し付け、その状態でワイヤを切断する（いうまでもないが、他端がすでにボンディングされている側ではなく、その後に使用する側のワイヤを切断する）。ワイヤを切断する際に半導体装置の表面に引き摺り痕がついてしまう。半導体装置の表面を覆っている保護膜の表面が引き摺り痕によって損傷することを避ける必要がある。引き摺り痕によって保護膜の表面が損傷することを避けるためには、引き摺り痕の形成範囲に広がっているパッドを必要とする。単にボンディングできるだけでなく、そこで切断作業をする必要があるパッドは、そこではワイヤを切断する必要がなく、ワイヤをボンディングできればよい場合のパッドよりも大面積となる。
本発明では、上記認識に基づいて、半導体装置が機能するのに必要な半導体構造を製造できる有効面積を拡大することに成功した。
本発明で創作された半導体装置は、必要な半導体構造を製造できる有効面積が拡大されている。本発明で創作された半導体装置は、ＦＬＲと、電力用パッドと、第１パッドと、第２パッドを備えている。ＦＬＲは、半導体基板の表面の外周の内側を一巡している。電力用パッドは、ＦＬＲよりも内側の領域に配置されており、制御する電力が流れる第１のワイヤがボンディングされる。第１パッドは、ＦＬＲよりも内側の領域に配置されており、半導体基板内に形成されている半導体領域に導通しており、小信号を伝える第２のワイヤがボンディングされている。第２パッドは、ＦＬＲよりも外側の領域に配置されており、半導体基板内に形成されている半導体領域から絶縁されており、小信号を伝える第２のワイヤがボンディングされている。第２のワイヤは、その一端が外部回路にボンディングされており、その中間で第１ボンディングパッドにボンディングされており、その他端が第２ボンディングパッドにボンディングされると共に第２ボンディングパッドで切断されている。
本発明の半導体装置では、外部回路とワイヤボンディングする場合に、一端が外部回路にボンディングされているワイヤを、まず第１パッドにボンディングする。次に、第１パッドでワイヤを切断することなく第２パッドにボンディングする。そして、そのワイヤを第２パッド上で切断する。つまり、第２パッドを端として第１パッドから第２パッドへとワイヤボンディングされる。その為、第１パッドにワイヤボンディングする場合に、第１パッドで切断作業をする必要がない。
本発明の半導体装置では、第１パッドで切断作業をする必要がないので、第１パッドで引き摺り痕が形成されることがない。引き摺り痕の形成範囲を含む程度にまで第１パッドを拡大して形成する必要がない。これにより、ボンディングできればよい面積まで第１パッドを縮小することができ、半導体装置が機能するのに必要な半導体構造を製造できる有効面積を拡大することができる。本半導体装置では、第２パッドを必要とする。しかしながら、その第２パッドはＦＬＲの外側に配置され、しかも耐圧を確保するためにはＦＬＲの外側に一定の広がりをもった面積がもともと必要とされることから、第２パッドが有効面積を減少させることもない。
半導体装置の表面を垂直方向から観測すると多角形である場合、多角形のいずれかの頂点とその頂点の内側を湾曲して伸びるＦＬＲの湾曲部との間の領域に第２パッドが配置されていることが好ましい。
半導体装置が垂直方向から観測して多角形である場合、半導体装置の頂点部では電場の集中を防ぐ為にＦＬＲが湾曲して形成される。例えば、半導体装置の頂点が鋭角や鈍角など１８０度未満の角度を持って形成される場合、ＦＬＲは大きな曲率半径を持ち、外側に凸な湾曲形状に形成される。本発明では、ＦＬＲのうち、半導体装置の頂点部近傍において湾曲している部分を湾曲部と呼ぶ。半導体装置の頂点部の周辺部では、半導体装置の頂点部以外の周辺部に比べて、ＦＬＲの外側の領域が広く形成され、第２パッドを形成する十分な領域を確保しやすい。これにより、半導体装置全体の大面積化を避けながら、半導体装置の有効面積を拡大することができる。
半導体装置の頂点近傍のＦＬＲの外側の領域に第２パッドが配置される場合、ＦＬＲの内側の位置であり、第２パッドが配置されている多角形の頂点の内側を湾曲して伸びているＦＬＲの湾曲部に隣接する位置に配置されることが好ましい。これにより、ＦＬＲを挟んで第１パッドと第２パッドを隣接して配置することができ、第１パッドと第２パッドを接続するワイヤを短くすることができる。ワイヤ同士のショートが起こりにくくすることができる。
本発明はまた、半導体装置にワイヤをボンディングする方法に具現化することもできる。このワイヤボンディング方法は、一端が外部回路にボンディングされているワイヤを、そのワイヤを切断しないで第１パッドにボンディングする工程と、第１パッドで切断されなかったワイヤを第２パッドにボンディングするとともに、そのワイヤを第２パッド上で切断する工程を備えている。
このワイヤボンディング方法では、第１パッドでワイヤを切断しない。その為、第１パッドを単にボンディングできればよい面積まで小さくすることができ、半導体装置の有効面積を拡大することができる。
本発明によれば、第１パッドでワイヤの切断作業をする必要がなく、第１パッドをボンディングできればよい程度まで縮小することができる。半導体装置が機能するのに必要な半導体構造を製造できる有効面積を拡大することができる。これにより、半導体装置の電気的特性を向上することができ、良質な半導体装置を製造することができる。
以下に説明する実施例の主要な特徴を最初に整理する。
（特徴１）ＦＬＲよりも外側の領域には厚い酸化膜が形成されている。
（特徴２）ＦＬＲよりも外側の領域には、ＥＱＲのフィールドプレートと第２パッドが同一工程で形成される。
（特徴３）第２パッドとＥＱＲの間には溝が形成されており、第２パッドとＥＱＲは絶縁されている。
（特徴４）半導体構造を製造できる有効面積を同一面積に保つ場合、第１パッドの面積を縮小することによって、半導体装置全体の面積を縮小することができる。半導体装置の製造コストを下げることができる。
（特徴５）同一面積の半導体基板を用いる場合、第１パッドの面積を縮小することによって、半導体構造を製造できる有効面積を拡大することができる。
（第１実施例）
図１に、本発明を具現化した半導体装置２を示す。半導体装置２では、終端耐圧領域１８が半導体基板３の外周の内側を一巡している。終端耐圧領域１８には、ＦＬＲ６５が二重に形成されている。ＦＬＲ６５の内部には活性領域４が形成されており、ＦＬＲ６５の外部には不活性領域６が形成されている。活性領域４には半導体構造を構成している半導体領域８とパッド領域１０が形成されている。パッド領域１０には、半導体領域８に導通している４つの第１パッド２４ａ、２４ｂ、２４ｃ、２４ｄが形成されている。以下の説明でアルファベット記号が省略されている場合は、同じ参照数字の部材に共通する説明であることを示す。パッド領域１０内の半導体基板３内には半導体構造が形成されていない。パッド領域１０が小さいほど、広い半導体領域８を確保することができる。不活性領域６には、半導体領域８から絶縁されている４つの第２パッド２６ａ、２６ｂ、２６ｃ、２６ｄと導電性のフィールドプレート７０が形成されている。図示番号２２ａ、２２ｂ、２２ｃ、２２ｄはワイヤを示し、半導体装置２の半導体領域８の表面に露出している４つのエミッタ電極パッド１６ａ、１６ｂ、１６ｃ、１６ｄとボンディングされており、外部回路（図示されていない）とエミッタ電極パッド１６を電気的に接続している。図示番号１４ａ、１４ｂ、１４ｃ、１４ｄはワイヤを示し、半導体装置２のパッド領域１０の表面に形成された第１パッド２４ａ、２４ｂ、２４ｃ、２４ｄとボンディングされており、外部回路（図示されていない）と第１パッド２４を電気的に接続している。ワイヤ１４ａ、１４ｂ、１４ｃ、１４ｄの終端部は不活性領域６に形成された第２パッド２６ａ、２６ｂ、２６ｃ、２６ｄにボンディングされている。
半導体装置２のIII−III断面における断面図を図３に示す。
半導体装置２の活性領域４の半導体領域８には、絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistorであり、以下ではＩＧＢＴという）が形成されている。半導体装置２は、１枚のｎ型不純物を低濃度に含む半導体基板３に形成されており、半導体基板３が未加工状態で残っている部分によって、ドリフト領域４６が形成されている。ドリフト領域４６の表面側に、ｐ型不純物を低濃度に含むボディ領域４８が形成されている。ボディ領域４８の表面に臨む位置に、ｎ型不純物を高濃度に含んでいるエミッタ領域５４が形成されている。エミッタ領域５４は、ボディ領域４８によって、ドリフト領域４６から隔てられている。
エミッタ領域５４の表面から、エミッタ領域５４とボディ領域４８を貫通し、ドリフト領域４６に達するトレンチ５６が形成されている。トレンチ５６の底面と壁面はゲート絶縁膜６０で被覆されており、トレンチ５６の内側にトレンチゲート電極５８が充填されている。トレンチゲート電極５８の上面は、ゲート絶縁膜６０で被覆されている。半導体領域８内のエミッタ領域５４及びトレンチ５６が形成されている範囲の半導体装置２の表面には酸化膜５２が形成されている。酸化膜５２の表面を含む半導体領域８内の半導体装置２の表面には、エミッタ電極パッド１６が形成されている。エミッタ電極パッド１６は、エミッタ領域５４に導通している。また、エミッタ電極パッド１６は、酸化膜５２に形成されたコンタクト５９を通してボディ領域４８と導通している。
また、半導体装置２のパッド領域１０の表面にはゲート電極用の第１パッド２４が形成されている。トレンチゲート電極５８は図示しない断面で、半導体装置２の表面に露出し、ゲート電極用の第１パッド２４に接続されている。半導体装置２のパッド領域１０のゲート電極用の第１パッド２４が形成された領域には、ドリフト領域４６の表面に臨む位置にｐ型不純物を高濃度に含むＰ型拡散領域５０が形成されている。Ｐ型拡散領域５０はｐ型不純物を含むボディ領域４８の終端部と接続し、電気的に導通している。
半導体装置２の裏面側には、ｐ型不純物を高濃度に含むコレクタ領域４４が形成されている。半導体装置２の裏面にはコレクタ電極４２が形成されている。コレクタ電極４２は、コレクタ領域４４と導通している。
半導体装置２の終端耐圧領域１８の、ドリフト領域４６の表面に臨む位置にｐ型不純物を高濃度に含むガードリング６６ａ、６６ｂが形成されている。各々のガードリング６６は、活性領域４で発生した電界が、半導体基板３の終端領域で集中し、半導体装置２の耐圧特性が低下することを防ぐ機能を持つ。ガードリング６６の形成本数は必要な耐圧特性によって変化し、図１に示すように、２本形成される場合もあれば、３本以上が形成される場合もあれば、１本のみ形成される場合もある。終端耐圧領域１８の酸化膜５２表面には導電性のフィールドプレート６４ａ、６４ｂが形成されている。各々のガードリング６６とフィールドプレート６４は、終端耐圧領域１８の酸化膜５２に形成された各々のコンタクトホール６２を通して導通している。各々のガードリング６６と各々のフィールドプレート６４によって１本のＦＬＲ６５が形成されている。
半導体装置２の不活性領域６には、ドリフト領域４６の表面に臨む位置にｎ型不純物を高濃度に含むチャネルストッパ領域７２が形成されている。チャネルストッパ領域７２は、活性領域４で発生した電界が、半導体基板３の終端領域まで広がることを防止する機能を持つ。不活性領域６の酸化膜５２の表面にはフィールドプレート７０と第２パッド２６が形成されている。フィールドプレート７０と第２パッド２６の間には溝７４が形成されており、これにより第２パッド２６はフィールドプレート７０から絶縁されている。チャネルストッパ領域７２とフィールドプレート７０は、不活性領域６の酸化膜５２に形成されたコンタクトホール６８を通して導通している。このチャネルストッパ領域７２とフィールドプレート７０によってＥＱＲ（Equal Potential Ring）が形成されている。
本発明の半導体装置２では、第１パッド２４を用いて半導体装置２を外部回路とワイヤボンディングする場合、図１に示すように、一端が外部回路にボンディングされているワイヤ１４を、まず第１パッド２４にボンディングする。続けて第２パッド２６にボンディングし、第２パッド２４でワイヤ１４を切断する。第２パッド２６を端として第１パッド２４から第２パッド２６へとワイヤがボンディングされ、第１パッド２４ではワイヤ１４を切断しない。
これに対し、従来技術の半導体装置３０２では、図７に示すように、第１パッド３２４を用いて半導体装置３０２を外部回路とワイヤボンディングする。すなわち、一端が外部回路にボンディングされているワイヤ３１４ａ、３１４ｂ、３１４ｃ、３１４ｄを、対応する第１パッド３２４ａ、３２４ｂ、３２４ｃ、３２４ｄにボンディングし、第１パッド３２４を端として、第１パッド３２４でワイヤ３１４を切断する。本発明の半導体装置２では第１パッド２４でワイヤ１４を切断しないために、第１パッド２４の面積を縮小することができる。その理由を図９〜図１３のワイヤボンディング方法の手順を用いて説明する。
図９〜図１３は外部回路１４６と半導体装置１４４をワイヤボンディングする方法を示す。図９に示すように、ワイヤ１４０はクランプ１３８及びウェッジ・ツール１３４を通って、その先端がウェッジ・ツール１３４の底面１３４ａから突出している。クランプ１３８はワイヤ１４０を支える機能を持っており、クランプ１３８は支え１３６によってウェッジ・ツール１３４と連結されている。これにより、ワイヤ１４０及びクランプ１３８及びウェッジ・ツール１３４は一体となって移動する。
このワイヤボンディング方法では、まず図１０に示すように、ウェッジ・ツール１３４の底面１３４ａを外部回路１４６のリード１４８に押し付け、リード１４８とワイヤ１４０をボンディングする。リード１４８表面にボンディング痕１５０が形成される。
次に図１１に示すように、ワイヤ１４０及びクランプ１３８及びウェッジ・ツール１３４を次のボンディング先である半導体装置１４４のパッド１４２に移動する。次に図１２に示すように、ウェッジ・ツール１３４の底面１３４ａを半導体素子１４６のパッド１４２に押し付け、パッド１４２とワイヤ１４０をボンディングする。パッド１４２表面にボンディング痕１５２が形成される。
パッド１４２にワイヤ１４０をボンディング後、図１２に示すように、ウェッジ・ツール１３４をパッド１４２上に置いたまま、クランプ１３８をウェッジ・ツール１３４に対して矢印１５４の方向に移動させる。これによりパッド１４２とウェッジ・ツール１３４に挟まれたワイヤ１４０は引きちぎられる。この際に、図１３に示すように、引きちぎられたワイヤ１４０は半導体装置１４４の表面に引き摺り痕１６２を形成する。その後、ウェッジ・ツール１３４とクランプ１３８は一体となって矢印１５６の方向に引き上げられ、ワイヤボンディング方法を終了する。
図１４に示すように、パッド１４２がボンディング痕１５２と同程度の面積である場合、引き摺り痕１６２はパッド１４２を超えて形成され、半導体装置１４４の表面の保護膜に損傷１６４が形成される。保護膜に損傷１６４が形成された場合、損傷１６４を通して半導体装置１４４内部に不純物などが進入し、半導体装置１４４の特性低下及び破損の原因となる。その為、パッド１４２上でワイヤ１４０を切断する場合には、図８に示すように、パッド３２４を、引き摺り痕２８の形成範囲を含む程度に拡大して形成していた。
半導体素子１４６のパッド１４２に引き摺り痕１６２が形成されるのは、ワイヤ１４０を引きちぎる場合に限らない。ウェッジ・ツール１３４にワイヤ１４０を切断する為のワイヤ・カッタが存在し、ワイヤ１４０をカッタで切断する場合にもパッド１４２に引き摺り痕１６２が形成されることがある。この場合でも、半導体装置１４４の保護膜に損傷が生じるのを避けるためには、図８に示すように、パッド３２４を拡大して形成しておく必要があった。
本発明の半導体装置２では、活性領域４の第１パッド２４でワイヤ１４を切断しない。第１パッド３２４ａに引きずり痕が形成されることかない。その為、図２Ａに示すように、第１パッド２４ａをボンディング痕３０の形成範囲とほぼ同程度にまで縮小して形成することができる。これにより、図７と図８に示す従来技術の半導体装置３０２に比べて、図１に示すように、活性領域４内のパッド領域１０の面積を縮小させることができる。活性領域４内の半導体領域８の面積を拡大することができ、半導体装置２の電気的特性を向上することができる。
本発明の半導体装置２では、厚い酸化膜５２によって第２パッド２６が半導体領域８から絶縁されて形成されている。その為、ワイヤ１４を介して第１パッド２４に入力される電気信号が第２パッド２６に入力されても、半導体領域８に影響を及ぼすことがない。第２パッド２６に高電圧信号が入力された場合でも、酸化膜５２が厚いためにチャネルストッパ領域７２に反転相が形成されることがない。第２パッド２６が不活性領域６に影響を及ぼすこともない。
活性領域４に形成された第１パッド２４は、不活性領域６に形成された第２パッド２６よりも短い。図２Ｂで示すように、第２パッド２６ａでは、ワイヤ１４を切断する為、図８に示す従来技術の第１パッド３２４ａと同様に、引き摺り痕２８の形成範囲を含む程度に拡大して形成する必要がある。本発明の半導体装置２では、第１パッド２４を第２パッド２６よりも短く形成することにより、図７に示す従来技術の半導体装置３０２の第１パッド３２４に比べて、図１に示す本発明の半導体装置２の第１パッド２４の面積を縮小することができ、活性領域４のパッド領域１０の面積を縮小することができる。
（第２実施例）
本発明の第２実施例の半導体装置１０２を図４に示す。図４に示すように、半導体装置１０２の表面を垂直方向から観測すると多角形（図４では四角形）である場合、４つの第２パッド１２６ａ、１２６ｂ、１２６ｃ、１２６ｄが多角形の頂点の内側を湾曲して伸びているＦＬＲ６５の外側の領域に配置されている。図４に示すように、半導体装置１０２の頂点部では、ＦＬＲ６５は活性領域４の終端領域で電場が集中することを防ぐ為に、湾曲して形成される。図５に第２パッド１２６ａが形成されている半導体装置１０２の頂点を拡大して示す。半導体装置１０２の頂点が１８０度未満の角度を持って形成される場合、ＦＬＲ６５は大きな曲率半径を持ち、半導体装置１０２の外側に向かって凸となるように湾曲して形成される。その為、半導体装置１０２の頂点部では、半導体装置１０２の頂点部以外の周辺部に比べて不活性領域６が広く形成される。これにより、半導体装置１０２の頂点部では、第２パッド１２６を形成する十分な領域を確保することができ、第２パッド１２６を形成する為に半導体装置１０２の全体面積を拡大する必要がない。半導体装置１０２の全体面積を保ったまま、活性領域４の４つのパッド領域１１０ａ、１１０ｂ、１１０ｃ、１１０ｄの合計面積を縮小させることができる。
第２パッド１２６が半導体装置１０２の頂点部の不活性領域に配置される場合、図４に示すように、４つの第１パッド１２４ａ、１２４ｂ、１２４ｃ、１２４ｄも多角形の頂点の内側を湾曲して伸びているＦＬＲ６５に隣接する内側の位置に配置されることが好ましい。これにより、ＦＬＲ６５を挟んで第１パッド１２４と第２パッド１２６を隣接して配置することができる。第１パッド１２４と第２パッド１２６を接続するワイヤ１１４ａ、１１４ｂ、１１４ｃ、１１４ｄを短くすることができる。ワイヤ１１４同士のショートが起こりにくくすることができる。
しかし、第２パッド１２６を半導体装置１０２の頂点部の不活性領域６に配置することと、第１パッド１２４を半導体装置１０２の頂点部のＦＬＲ６５に隣接する活性領域４に配置することは必ずしも同時に行われる必要はない。図６に第２パッド２２６ａ、２２６ｂ、２２６ｃ、２２６ｄを半導体装置２０２の頂点部の不活性領域６に配置することのみを実行した本発明の第３実施例の半導体装置２０２を示す。この実施例でも、第２パッド２２６を半導体装置２０２の頂点部の不活性領域６に配置することによって、半導体装置２０２全体の面積を保ったまま、活性領域４のパッド領域２１０の面積を縮小させることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば半導体装置に形成される第１パッドと第２パッドの数は、半導体装置に４つ配置されている例を示したが、その数は限定されない。例えば第１パッドと第２パッドが２つずつ配置されていても構わない。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
本発明の第１実施例の半導体装置２を示した図である。 Ａは半導体装置２の第１ボンディングパッド２４ａを拡大した図である。Ｂは半導体装置２の第２ボンディングパッド２６ａを拡大した図である。 半導体装置２の断面図である。 本発明の第２実施例の半導体装置１０２を示した図である。 半導体装置１０２の第２ボンディングパッド１２６ａを拡大した図である。 本発明の第３実施例の半導体装置２０２を示した図である。 従来技術の半導体装置３０２を示した図である。図１に対応した図である。 半導体装置３０２の第１ボンディングパッド３２４ａを拡大した図である。図２Ａに対応した図である。 ワイヤボンディング方法の手順を示した図である。 ワイヤボンディング方法の手順を示した図である。 ワイヤボンディング方法の手順を示した図である。 ワイヤボンディング方法の手順を示した図である。 ワイヤボンディング方法の手順を示した図である。 ワイヤボンディング方法における従来技術の問題点を示す。
符号の説明
２・・・・・半導体装置
３・・・・・半導体基板
４・・・・・活性領域
６・・・・・不活性領域
８・・・・・半導体領域
１０・・・・パッド領域
１４・・・・ワイヤ
１４ａ、１４ｂ、１４ｃ、１４ｄ・・・ワイヤ
１６・・・・エミッタ電極パッド
１６ａ、１６ｂ、１６ｃ、１６ｄ・・・エミッタ電極パッド
１８・・・・終端耐圧領域
２２・・・・ワイヤ
２２ａ、２２ｂ、２２ｃ、２２ｄ・・・ワイヤ
２４・・・・第１ボンディングパッド
２４ａ、２４ｂ、２４ｃ、２４ｄ・・・第１ボンディングパッド
２６・・・・第２ボンディングパッド
２６ａ、２６ｂ、２６ｃ、２６ｄ・・・第２ボンディングパッド
２８・・・・引き摺り痕
３０・・・・ボンディング痕
４２・・・・コレクタ電極
４４・・・・コレクタ領域
４６・・・・ドリフト領域
４８・・・・ボディ領域
５０・・・・Ｐ型拡散領域
５２・・・・酸化膜
５４・・・・エミッタ領域
５６・・・・トレンチ
５８・・・・トレンチゲート電極
５９・・・・コンタクトホール
６０・・・・ゲート絶縁膜
６２・・・・コンタクトホール
６２ａ、６２ｂ・・・コンタクトホール
６４・・・・フィールドプレート
６４ａ、６４ｂ・・・フィールドプレート
６５・・・・ＦＬＲ
６５ａ、６５ｂ・・・ＦＬＲ
６６・・・・ガードリング
６６ａ、６６ｂ・・・ガードリング
６８・・・・コンタクトホール
７０・・・・フィールドプレート
７２・・・・チャネルストッパ領域
７４・・・・溝
１０２・・・半導体装置
１０８・・・半導体領域
１１０・・・パッド領域
１１０ａ、１１０ｂ、１１０ａ、１１０ｂ・・・半導体領域
１１４・・・ワイヤ
１１４ａ、１１４ｂ、１１４ｃ、１１４ｄ・・・ワイヤ
１１６・・・エミッタ電極パッド
１１６ａ、１１６ｂ、１１６ｃ、１１６ｄ・・・エミッタ電極パッド
１２４・・・第１ボンディングパッド
１２４ａ、１２４ｂ、１２４ｃ、１２４ｄ・・・第１ボンディングパッド
１２６・・・第２ボンディングパッド
１２６ａ、１２６ｂ、１２６ｃ、１２６ｄ・・・第２ボンディングパッド
１３４・・・ウェッジ・ツール
１３４ａ・・・ウェッジ・ツールの底面
１３６・・・支え
１３８・・・クランプ
１４０・・・ワイヤ
１４２・・・ボンディングパッド
１４４・・・半導体装置
１４６・・・外部回路
１４８・・・リード
１５０・・・ボンディング痕
１５２・・・ボンディング痕
１５４・・・矢印
１５６・・・矢印
１６２・・・引き摺り痕
１６４・・・損傷
２０２・・・半導体装置
２０８・・・半導体領域
２１０・・・パッド領域
２１４・・・ワイヤ
２１４ａ、２１４ｂ、２１４ｃ、２１４ｄ・・・ワイヤ
２１６・・・エミッタ電極パッド
２１６ａ、２１６ｂ、２１６ｃ、２１６ｄ・・・エミッタ電極パッド
２２４・・・第１ボンディングパッド
２２４ａ、２２４ｂ、２２４ｃ、２２４ｄ・・・第１ボンディングパッド
２２６・・・第２ボンディングパッド
２２６ａ、２２６ｂ、２２６ｃ、２２６ｄ・・・第２ボンディングパッド
３０２・・・半導体装置
３０８・・・半導体領域
３１０・・・パッド領域
３１４・・・ワイヤ
３１４ａ、３１４ｂ、３１４ｃ、３１４ｄ・・・ワイヤ
３１６・・・・エミッタ電極パッド
３１６ａ、３１６ｂ、３１６ｃ、３１６ｄ・・・エミッタ電極パッド
３２４・・・第１ボンディングパッド
３２４ａ、３２４ｂ、３２４ｃ、３２４ｄ・・・第１ボンディングパッド

Claims (5)

  1. 半導体基板の表面の外周の内側を一巡しているＦＬＲと、
    ＦＬＲよりも内側の領域に配置されており、制御される電力に応じた電流が流れる第１のワイヤがボンディングされる電力用パッドと、
    ＦＬＲよりも内側の領域に配置されており、半導体基板内に形成されている半導体領域に導通しており、小信号を伝える第２のワイヤがボンディングされている第１ボンディングパッドと、
    ＦＬＲよりも外側の領域に配置されており、半導体基板内に形成されている半導体領域から絶縁されており、小信号を伝える第２のワイヤがボンディングされている第２ボディングパッド、
    を備えており、
    第２のワイヤは、その一端が外部回路にボンディングされており、その中間で第１ボンディングパッドにボンディングされており、その他端が第２ボンディングパッドにボンディングされると共に第２ボンディングパッドで切断されていることを特徴とする半導体装置。
  2. 第１ボンディングパッドの表面を垂直方向から観測すると矩形状であり、
    第１ボンディングパッドの各辺の長さは、第２ボンディングパッドの第２のワイヤを切断する方向の長さよりも短いことを特徴とする請求項１に記載の半導体装置。
  3. 半導体装置の表面を垂直方向から観測すると多角形であり、
    第２ボンディングパッドが、多角形のいずれかの頂点と該頂点の内側を湾曲して伸びるＦＬＲの湾曲部との間の領域に配置されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 第１ボンディングパッドが、ＦＬＲの内側の位置であり、第２ボンディングパッドが配置されている多角形の頂点の内側を湾曲して伸びるＦＬＲの湾曲部に隣接する位置に配置されていることを特徴とする請求項３に記載の半導体装置。
  5. 請求項１の半導体装置にワイヤをボンディングする方法であり、
    一端が外部回路にボンディングされているワイヤを、そのワイヤを切断しないで、第１ボンディングパッドにボンディングする工程と、
    第１ボンディングパッドで切断されなかったワイヤを第２ボンディングパッドにボンディングするとともに、そのワイヤを第２ボンディングパッド上で切断する工程、
    を備えていることを特徴とするワイヤボンディング方法。
JP2007238001A 2007-09-13 2007-09-13 半導体装置とワイヤボンディング方法 Expired - Fee Related JP4501977B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007238001A JP4501977B2 (ja) 2007-09-13 2007-09-13 半導体装置とワイヤボンディング方法
CN2008801062883A CN101803013B (zh) 2007-09-13 2008-09-12 半导体装置以及导线焊接方法
US12/677,123 US8432015B2 (en) 2007-09-13 2008-09-12 Semiconductor device and wire bonding method
PCT/IB2008/002379 WO2009034461A2 (en) 2007-09-13 2008-09-12 Semiconductor device and wire bonding method
EP20080807066 EP2195838B1 (en) 2007-09-13 2008-09-12 Semiconductor device and wire bonding method
AT08807066T ATE533181T1 (de) 2007-09-13 2008-09-12 Halbleiterbauelement und drahtverbindungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007238001A JP4501977B2 (ja) 2007-09-13 2007-09-13 半導体装置とワイヤボンディング方法

Publications (2)

Publication Number Publication Date
JP2009071043A JP2009071043A (ja) 2009-04-02
JP4501977B2 true JP4501977B2 (ja) 2010-07-14

Family

ID=40452626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007238001A Expired - Fee Related JP4501977B2 (ja) 2007-09-13 2007-09-13 半導体装置とワイヤボンディング方法

Country Status (6)

Country Link
US (1) US8432015B2 (ja)
EP (1) EP2195838B1 (ja)
JP (1) JP4501977B2 (ja)
CN (1) CN101803013B (ja)
AT (1) ATE533181T1 (ja)
WO (1) WO2009034461A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659501A (zh) * 2013-11-21 2015-05-27 苏州触动电子科技有限公司 一种纳米导线与fpc的连接技术
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
US11662371B2 (en) * 2020-12-08 2023-05-30 Wolfspeed, Inc. Semiconductor devices for improved measurements and related methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3097383B2 (ja) * 1993-04-14 2000-10-10 株式会社日立製作所 パワー半導体装置
JP2004140072A (ja) * 2002-10-16 2004-05-13 Fuji Electric Device Technology Co Ltd パワー半導体装置のワイヤボンディング方法
JP2005123388A (ja) * 2003-10-16 2005-05-12 Sony Corp ボンディング構造及びボンディング方法、並びに半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3316714B2 (ja) 1994-05-31 2002-08-19 三菱電機株式会社 半導体装置
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
JP2003318360A (ja) 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置およびその製造方法
JP2004221257A (ja) * 2003-01-14 2004-08-05 Seiko Epson Corp ワイヤボンディング方法及びワイヤボンディング装置
JP4432332B2 (ja) 2003-03-06 2010-03-17 サンケン電気株式会社 半導体素子及びその製造方法
JP2005129826A (ja) 2003-10-27 2005-05-19 Mitsubishi Electric Corp パワー半導体装置
US20050161779A1 (en) * 2004-01-26 2005-07-28 Hui Peng Flip chip assemblies and lamps of high power GaN LEDs, wafer level flip chip package process, and method of fabricating the same
US7829997B2 (en) * 2007-04-04 2010-11-09 Freescale Semiconductor, Inc. Interconnect for chip level power distribution

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3097383B2 (ja) * 1993-04-14 2000-10-10 株式会社日立製作所 パワー半導体装置
JP2004140072A (ja) * 2002-10-16 2004-05-13 Fuji Electric Device Technology Co Ltd パワー半導体装置のワイヤボンディング方法
JP2005123388A (ja) * 2003-10-16 2005-05-12 Sony Corp ボンディング構造及びボンディング方法、並びに半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20100207234A1 (en) 2010-08-19
WO2009034461A2 (en) 2009-03-19
EP2195838B1 (en) 2011-11-09
CN101803013B (zh) 2011-12-21
JP2009071043A (ja) 2009-04-02
WO2009034461A3 (en) 2009-08-13
US8432015B2 (en) 2013-04-30
EP2195838A2 (en) 2010-06-16
ATE533181T1 (de) 2011-11-15
CN101803013A (zh) 2010-08-11

Similar Documents

Publication Publication Date Title
US11749675B2 (en) Semiconductor device
JP6021032B2 (ja) 半導体素子およびその製造方法
US8431998B2 (en) Insulated gate semiconductor device
JP6462367B2 (ja) 半導体装置
JP5376365B2 (ja) 半導体装置
US10115798B2 (en) Semiconductor device and method of manufacturing the same
JP6218462B2 (ja) ワイドギャップ半導体装置
CN110574169A (zh) 半导体装置
JP4501977B2 (ja) 半導体装置とワイヤボンディング方法
JP5512455B2 (ja) 半導体装置
US20210296448A1 (en) SiC SEMICONDUCTOR DEVICE
JP2008042073A (ja) 半導体装置
JP2009099911A (ja) 半導体装置
JP4973463B2 (ja) 半導体装置
JP6322130B2 (ja) 半導体装置、その製造方法、それを用いた電力変換装置
JP2009164288A (ja) 半導体素子及び半導体装置
JP2005064248A (ja) 半導体装置およびその製造方法
WO2021144851A1 (ja) ショットキーバリアダイオード
JP4596011B2 (ja) 半導体装置
CN108292659B (zh) 半导体装置
JP6058712B2 (ja) 半導体装置
JP5774744B2 (ja) 半導体装置
US20230145576A1 (en) Semiconductor device
JP2009141256A (ja) 半導体装置
US20230307393A1 (en) Semiconductor device and semiconductor module

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100412

R151 Written notification of patent or utility model registration

Ref document number: 4501977

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees