CN102332885B - 带贯通电极的玻璃基板的制造方法及电子部件的制造方法 - Google Patents

带贯通电极的玻璃基板的制造方法及电子部件的制造方法 Download PDF

Info

Publication number
CN102332885B
CN102332885B CN201110197152.1A CN201110197152A CN102332885B CN 102332885 B CN102332885 B CN 102332885B CN 201110197152 A CN201110197152 A CN 201110197152A CN 102332885 B CN102332885 B CN 102332885B
Authority
CN
China
Prior art keywords
glass substrate
electrode
glass
unit
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110197152.1A
Other languages
English (en)
Other versions
CN102332885A (zh
Inventor
川合升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN102332885A publication Critical patent/CN102332885A/zh
Application granted granted Critical
Publication of CN102332885B publication Critical patent/CN102332885B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/022—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the cantilever type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及带贯通电极的玻璃基板的制造方法及电子部件的制造方法。提高形成多个贯通电极(7)的玻璃基板(3)的平坦性。包括以下工序：贯通孔形成工序(S1)，将板状玻璃(1)被切断分离的最小区域作为单位单元，在该单位单元贯穿设置多个贯通孔(4)而形成有效单位单元(EU)，并且在形成该有效单位单元(EU)的区域分散未形成贯通孔的伪单位单元(DU)；电极插入工序(S2)，将电极部件(6)插入贯通孔(4)；熔敷工序(S3)，将板状玻璃(1)加热到比其软化点高的温度，使板状玻璃(1)和电极部件(6)熔敷；以及磨削工序(S4)，将板状玻璃(1)的两面与电极部件(6)一起磨削，使多个电极部件(6)在所述板状玻璃(1)的两面露出，作为彼此电气分离的多个贯通电极(7)。

Description

带贯通电极的玻璃基板的制造方法及电子部件的制造方法
技术领域
本发明涉及在玻璃基板形成多个贯通电极的玻璃基板的制造方法及用该方法的电子部件的制造方法。
背景技术
近年来，在便携电话或便携信息终端设备的时刻源或定时源上采用利用了水晶(石英)等的压电振动器。已知各式各样的压电振动器，但作为其中之一，周知表面安装型的压电振动器。作为该压电振动器，已知用基底基板和盖基板来上下夹持形成有压电振动片的压电基板并接合的3层构造型的压电振动器。压电振动片被收纳于在基底基板与盖基板之间形成的空腔内。
此外，最近开发2层构造型的压电振动器。该类型的压电振动器，由直接接合基底基板和盖基板的2层构造型的封装件(package)构成，在基底基板与盖基板之间构成的空腔内收纳有压电振动片。2层构造型的压电元件与3层构造型相比在能实现薄型化等方面优异。
在专利文献1及专利文献2中记载有2层构造型的水晶振动器封装件。作为基底基板和盖基板的封装材料使用玻璃。由于使用玻璃，所以比使用陶瓷时容易成形，并且能够降低制造成本。此外，玻璃的热传导系数小，因此隔热性优异，能够保护内部的压电振动器免受温度变化的影响。
在专利文献3中，记载有将多个与上述同样的2层构造型的水晶振动器封装件同时形成的方法。这时也记载基底基板使用玻璃、在该基底基板形成使用金属材料的贯通电极的方法。在玻璃形成贯通电极之际，首先在玻璃板形成贯通孔。图11表示在玻璃板131形成由金属销115构成的贯通电极的方法(专利文献3的图3)。图11(a)示出在玻璃板131形成贯通孔119的方法。将玻璃板131设置在模具126的底部。在模具126设置有加热器125，从而能够加热玻璃板131。在模具126的上部设置有由冲孔机(punch)129构成的开孔机。在冲孔机129的玻璃板131侧设置有孔开销128，此外，在冲孔机129上也设置有加热器127。而且，将玻璃板131加热到既定温度后，下降冲孔机129而形成贯通孔119。
图11(b)示出向玻璃板131的贯通孔119打入金属销115的方法。将形成贯通孔119的玻璃板131设置在台135上，用玻璃料喷枪133来对贯通孔119喷玻璃料132，用金属销打入器134来将金属销115打入贯通孔119。
图12表示挤压成形工序(专利文献3的图4)。如图12(a)所示，将向贯通孔119打入金属销115的玻璃板131设置在挤压下模136与挤压上模137之间。在挤压上模137形成有隔壁凸条138、销头收纳凹部139和凹部形成用凸条141。将该模投入电气炉，一边将挤压上模137按压到挤压下模136，一边加热到温度1000℃以上。其结果，如图12(b)所示，挤压上模137的表面的凹凸被转印到玻璃板131上，分割用槽142和凹部116形成在玻璃板131上。同时在玻璃板131形成确保密封性的由金属销115构成的贯通电极。
专利文献1：日本特开2002-124845号公报
专利文献2：日本特开2002-121037号公报
专利文献3：日本特开2003-209198号公报
发明内容
但是，在向形成在玻璃板131的贯通孔119插入金属销115，用挤压上模137来按压并加热，使玻璃和金属销熔敷后冷却时，因玻璃的流动或冷却时的热的不均匀性，此外玻璃与金属销的热膨胀系数的差异而产生内部应力，使玻璃板131复杂地应变。即便想通过磨削来校正翘曲，在玻璃板131较薄的情况下也不能除去该翘曲。此外，磨削量增多而无法达成获取多个的目的。此外，如果包围凹部116的侧壁上表面的平坦性较差，就不能确保接合到该上表面的盖的气密性，存在电子部件的可靠性下降的课题。
本发明鉴于上述的课题而构思，其目的在于提供平坦性优异的带贯通电极的的玻璃基板。
本发明的带贯通电极的玻璃基板的制造方法，其中包括：贯通孔形成工序，将板状玻璃被切断分离的最小区域作为单位单元(cell)，在所述单位单元贯穿设置多个贯通孔而形成有效单位单元，并且在形成所述有效单位单元的区域分散不形成贯通孔的伪单位单元；电极插入工序，将电极部件插入所述贯通孔；熔敷工序，将所述板状玻璃加热到比所述板状玻璃的软化点高的温度，使所述板状玻璃和所述电极部件熔敷；以及磨削工序，将所述板状玻璃的两面与所述电极部件一起磨削，使所述多个电极部件在所述板状玻璃的两面露出，作为彼此电气分离的多个贯通电极。
此外，在所述贯通孔形成工序中，使所述伪单位单元相对于所述有效单位单元的比例为1比4至1比20。
此外，在所述贯通孔形成工序中，使所述伪单位单元相对于所述有效单位单元的比例，在所述板状玻璃的周边部大于中心部。
此外，在所述电极插入工序中，将在基座立设销的电极部件的所述销插入所述有效单位单元的贯通孔。
此外，在所述熔敷工序中，用承模和加压模夹持插入所述销的所述玻璃基板并加压。
此外，所述贯通孔形成工序包括：凹部形成工序，在由碳材料构成的承模和加压模的任一模上设置多个凸部，在所述承模与所述加压模之间夹持所述玻璃基板并加热，在所述玻璃基板的一个表面形成多个凹部；贯通工序，将与所述玻璃基板的一个表面相反一侧的另一表面磨削，使所述多个凹部从所述一个表面贯通到另一表面。
此外，在所述熔敷工序之后包含将所述玻璃基板和所述电极部件冷却的冷却工序，在所述冷却工序中，使从比所述玻璃基板的应变点高50℃的温度到比应变点低50℃的温度为止的冷却速度慢于比应变点高50℃的温度为止的冷却速度。
本发明的电子部件的制造方法，其中包括：基底基板形成工序，根据上述任一个中记载的玻璃基板的制造方法形成玻璃基板，并在所述玻璃基板形成电极而作为基底基板；安装工序，在所述基底基板安装电子部件；以及接合工序，在安装所述电子部件的基底基板接合盖基板。
(发明效果)
本发明的带贯通电极的板状玻璃的制造方法，其中包括：贯通孔形成工序，将板状玻璃被切断分离的最小区域作为单位单元，在该单位单元贯通设置多个贯通孔而形成有效单位单元，并且在形成有效单位单元的区域分散不形成贯通孔的伪单位单元；电极插入工序，将电极部件插入贯通孔；熔敷工序，将板状玻璃加热到比其软化点高的温度，使板状玻璃和电极部件熔敷；以及磨削工序，将板状玻璃的两面与电极部件一起磨削，使多个电极部件在板状玻璃的两面露出，作为彼此电气分离的多个贯通电极。由此，能够减少玻璃的流动，此外能够降低玻璃内的电极材料的体积比例从而减少残留内部应力，能够形成平坦性优异且气密性高的带贯通电极的玻璃基板。
附图说明
图1是表示本发明的实施方式的玻璃基板的制造方法的工序图。
图2是根据本发明的实施方式的玻璃基板的制造方法制造的带贯通电极的玻璃基板的立体图。
图3是用于说明本发明的实施方式的玻璃基板的制造方法的图。
图4是用于说明本发明的实施方式的玻璃基板的制造方法的图，并且示出有效单位单元与伪单位单元的布局。
图5是用于说明本发明的实施方式的玻璃基板的制造方法的图，并且示出有效单位单元和伪单位单元的布局。
图6是用于说明本发明的实施方式的玻璃基板的制造方法的图，并且示出有效单位单元和伪单位单元的布局。
图7是表示本发明的实施方式的电子部件的制造方法的工序图。
图8示出本发明的实施方式的电子部件的制造方法，并且是表示在玻璃基板安装压电振动片的状态的剖面示意图。
图9示出本发明的实施方式的电子部件的制造方法，并且是压电振动器的剖面示意图。
图10是将通过本发明的实施方式的电子部件的制造方法来制造的压电振动器装入的振荡器的俯视示意图。
图11示出在以往公知的玻璃板形成贯通孔，并打入销的方法。
图12示出用以往公知的挤压成形方法来将玻璃板成形的状态。
具体实施方式
图1是表示本发明的带贯通电极的玻璃基板的制造方法的工序图，并且示出本发明的基本结构。图2是上述带贯通电极的玻璃基板3的立体示意图。本发明的带贯通电极的玻璃基板用于同时封装许多电子部件。首先，在贯通孔形成工序S1中，将板状玻璃切断分离的最小区域作为单位单元，在该单位单元贯穿设置多个贯通孔而形成有效学位单元，并且在形成该有效单位单元的区域分散不形成贯通孔的伪单位单元。贯通孔形成工序S1能够利用喷射、穿孔磨削、或者模成形和磨削来在板状玻璃形成贯通孔。在利用模成形和磨削的情况下，能够通过以下工序形成贯通孔：凹部形成工序，在承模和加压模的任一模上设置多个凸部，在承模与加压模之间夹持板状玻璃并加热，在板状玻璃的一个表面形成多个凹部；以及贯通工序，将与形成凹部的板状玻璃的一个表面相反一侧的另一表面磨削，使多个凹部从一个表面贯通到另一表面。
接着，在电极插入工序S2中，将电极部件向有效单位单元的贯通孔插入。接着，在熔敷工序S3中，将板状玻璃加热到比其软化点高的温度，使板状玻璃和电极部件熔敷。接着，在磨削工序S4中，将板状玻璃的两面与电极部件一起磨削，使多个电极部件在板状玻璃的两面露出，作为彼此电气分离的多个贯通电极。图2是这样制造的玻璃基板3的立体图，在形成有效单位单元EU的区域R中分散着伪单位单元DU。其结果，减少玻璃的流动量，此外降低玻璃材料中所占的电极部件的体积比率而减少玻璃内部的残留应力，并提高玻璃基板3的平坦性。此外，在电极插入工序S2中，将在基座立设销的电极部件的销插入贯通孔，在熔敷工序S3中，将插入该销的板状玻璃夹持在承模与加压模之间，能够一边加压一边加热。从而，能够在短时间内可靠地使玻璃与销熔敷。
此外，能够使伪单位单元相对于有效单位单元的比例为1比4至1比20。若使该比例大于1比4，则获取多个的获取个数减少而生产性降低，若小于1比20，则降低构成伪单位单元而改善玻璃基板的平坦性的效果。此外，使伪单位单元相对于有效单位单元的比例从板状玻璃的中央部向周边部升高。从而，在没有形成外周部的有效单位单元的区域与形成有效单位单元的区域之间，电极材料相对于板状玻璃的体积比例逐渐变化，随着何种比例的变化，残留内部应力也逐渐变化，因此玻璃基板的翘曲减少。
此外，作为板状玻璃能够使用碱石灰玻璃、硼硅酸玻璃、铅玻璃等。作为电极部件能够使用Ni-Fe合金例如42合金(alloy)或科瓦合金。如果使用这些合金就能使热膨胀系数近似玻璃，因此能够减少玻璃基板的翘曲，进一步能防止对于热变化而言的玻璃与贯通电极间的界面劣化。
此外，在熔敷工序S3之后冷却板状玻璃的冷却工序中，能够使从比玻璃基板的应变点高50℃的温度起比应变点低50℃的温度为止的冷却速度慢于比应变点高50℃的温度为止的冷却速度。从而，能够减少残留在玻璃基板的应变，并能防止发生在金属丝与玻璃基板之间产生的间隙或裂痕，能够形成气密性高的贯通电极。以下，借助附图，对本发明进行详细说明。
(第一实施方式)
图3是用于说明本发明的第一实施方式的玻璃基板的制造方法的图。以下，顺着附图进行说明。首先，说明贯通孔形成工序S1。贯通孔形成工序S1包括玻璃准备工序S1a、凹部形成工序S1b、和贯通工序S1c。在玻璃准备工序S1a中，如图3(a)所示准备板状玻璃1。板状玻璃1使用碱石灰玻璃。接着，在凹部形成工序S1b中，如图3(b)所示，在表面形成有凸部的承模12与表面平坦的加压模13之间夹着板状玻璃1，利用加压模13来一边进行按压一边将板状玻璃1加热到软化点以上的温度。承模12及加压模13使用对于玻璃的脱模性优异的碳材料。
图3(c)示出冷却板状玻璃1并从模具取出的状态。在板状玻璃1的一个表面形成有被转印有承模12的凸部的多个凹部11。接着，在贯通工序S1c中如图3(d)所示，磨削与板状玻璃1的一个表面相反一侧的另一表面，使多个凹部11从一个表面贯通到另一表面。从而，形成由两个贯通孔4构成的有效单位单元EU和未形成贯通孔的伪单位单元DU。各贯通孔4的形状成为截面为梯形的圆锥台，以使脱模性良好。此外，关于伪单位单元DU的布局，在第二至第四实施方式中做详细说明。
接着，在电极插入工序S2中，如图3(e)所示，将在基座6a立设销6b的电极部件6的销6b安装在贯通孔4中，将它安装在加压模9与承模10之间。电极部件6优选与板状玻璃1的热膨胀系数近似的材料，在本实施方式中使用Fe-Ni合金的42合金。在加压模9设有用于将残留气泡向外部排出的狭缝14。承模10具有用于接受基座6a的凹部。接着，在熔敷工序S3的加热加压工序S3a中，如图3(f)所示，将加压模9和承模10上下反转，一边按压加压模9(例如30g～50g/cm2)一边加热到板状玻璃1的软化点以上的温度(例如900℃)。这样玻璃材料就会软化并流动，销6b的侧面与贯通孔4的内壁面熔敷。
接着，在熔敷工序S3之后的取出工序S3b中，冷却板状玻璃1，如图3(g)所示从模具取出板状玻璃1。伪单位单元DU没有成为残留应力的发生源的电极部件6，此外玻璃的流动也较少，因此以使板状玻璃1的翘曲或应变减少地起作用。此外，在板状玻璃1的冷却中，能够使从比板状玻璃1的应变点高50℃的温度起比应变点低50℃的温度为止的冷却速度慢于比应变点高50℃的温度为止的冷却速度。从而能够使板状玻璃1的残留应变减少，并能防止在销6b与板状玻璃1的界面上因热膨胀差而发生间隙或裂痕。
接着，在磨削工序S4中，如图3(h)所示，将板状玻璃1的两面与电极部件6一起磨削及研磨，形成电极部件6在两面露出的带贯通电极7的玻璃基板3。能够在形成贯通电极7的有效单位单元EU的区域中分散伪单位单元DU，或者形成减少内部应力而平坦性优异且气密性高的带贯通电极的玻璃基板。
(第二实施方式)
图4示出本发明的第二实施方式的带贯通电极的玻璃基板的制造方法，并且示出在贯通孔形成工序S1中形成的有效单位单元EU与伪单位单元DU的布局。由于玻璃基板3的制造工序与第一实施方式相同，所以省略说明。
如图4所示，在板状玻璃1的表面，排列有被切断线8隔开的许多有效单位单元EU、和在形成有效单位单元EU的区域R中分散的伪单位单元DU。切断线8是用于将玻璃基板3的圆片(wafer)切断分离成许多单位单元U的线。在各有效单位单元EU形成有多个贯通孔4。
在此，在形成有有效单位单元EU的区域R中，使伪单位单元DU相对于有效单位单元EU的比例为1比8。即，以9个单位单元U被划分的区域中，以使具有两个贯通孔4的有效单位单元EU为8个、不具有贯通孔4的伪单位单元DU为1个的比例设置。从而，降低玻璃的流动，玻璃内的电极材料的体积比例降低而减少残留内部应力。其结果，能够形成平坦性优异且气密性高的带贯通电极的玻璃基板。此外，能够使伪单位单元相对于有效单位单元的比例为1比4至1比20的比例。若使该比例大于1比4，则减少获取多个的获取个数而降低生产性，若小于1比20，则降低改善平坦性的效果。
(第三实施方式)
图5示出本发明的第三实施方式的带贯通电极的玻璃基板的制造方法，并且示出贯通孔形成工序S1中形成的有效单位单元EU与伪单位单元DU的其它布局。与第二实施方式不同的是取代使伪单位单元DU均匀分散在有效单位单元EU的形成区域的情况，而具有分布这一点。由于玻璃基板3的制造工序与第一实施方式相同，所以省略说明。
如图5所示，在形成板状玻璃1的有效单位单元EU的区域R中，使伪单位单元DU相对于有效单位单元EU的比例，在板状玻璃1的周边部中大于中心部。从而，电极材料6相对于在未形成外周部的有效单位单元EU的区域与形成有效单位单元EU的区域之间的板状玻璃1的体积比例逐渐变化，因此残留内部应力逐渐变化，能够减少玻璃基板3的翘曲。
(第四实施方式)
图6示出本发明的第四实施方式的带贯通电极的玻璃基板的制造方法，并且示出在贯通孔形成工序S1中形成的有效单位单元EU与伪单位单元DU的其它布局。与第二及第三实施方式不同的是将形成有效单位单元EU的区域分割成4份，在板状玻璃1的中央部形成十字状的未构成单位单元U的区域，或者形成以十字状连续的伪单位单元DU这一点。由于玻璃基板3的制造工序与第一实施方式相同，所以省略说明。
如图6所示，在板状玻璃1的周边部与中央部以十字状设置未形成单位单元U的区域，将有效单位单元EU分割设置成4个区域R1、R2、R3、R4。在各区域R1、R2、R3、R4中，以使伪单位单元DU相对于有效单位单元EU的比例大致为1比6的方式，使伪单位单元DU大致均匀分散。从板状玻璃1的中央到外周地以十字状设置不形成有效单位单元EU的区域，即在板状玻璃1中未埋入电极部件6的连续的区域，从而能够减少板状玻璃1的翘曲。进而，在区域R1、R2、R3、R4中使伪单位单元DU相对于有效单位单元EU的比例大致为1比6，减少玻璃材料中所占的电极部件6的体积比率而降低玻璃基板3的翘曲。
以上，在第二至第四实施方式中，玻璃基板3的外形为1英寸～4英寸、厚度为0.2～0.6mm，单位单元的大小为1mm～3mm，贯通电极7的直径为0.05～1mm。此外，说明了在有效单位单元EU设置2个贯通电极7的例子，但显然也可以形成更多的贯通电极7。
(第五实施方式)
图7是表示本发明的第五实施方式的电子部件的制造方法的工序图。作为安装到玻璃基板的电子部件，示出使用压电振动器的例子。图8是表示在形成贯通电极7的玻璃基板3安装压电振动片18的状态的剖面示意图，图9是完成的压电振动器20的剖面示意图。本第五实施方式具备基底基板形成工序S40、盖基板形成工序S20、及压电振动片作成工序S30。以下，依次进行说明。
首先，在研磨、清洗、蚀刻处理S0中，准备板状玻璃1，并进行研磨、清洗及蚀刻处理等。此外，准备用于形成贯通电极7的，例如在基座6a立设销6b的电极部件6。在贯通孔形成工序S1中，以板状玻璃1被切断分离的最小区域为单位单元，在该单位单元贯穿设置多个贯通孔而形成有效单位单元EU，在形成该有效单位单元EU的区域中分散未形成贯通孔的伪单位单元DU。这时，将板状玻璃1加热到其软化点以上的温度，按压到形成许多凸部的模具，在板状玻璃1的表面同时形成许多凹部。然后，磨削板状玻璃1而能够形成许多贯通孔4。
接着，在电极插入工序S2中将电极部件6插入贯通孔4。接着，在熔敷工序S3中，将板状玻璃1加热到比其软化点高的温度，使板状玻璃1和电极部件6熔敷。在承模10与加压模9之间夹持装入电极部件6的板状玻璃1，一边按压加压模9一边使之熔敷。从而，能够促进玻璃的流动而缩短熔敷时间。接着，冷却并从模具取出板状玻璃1。接着，在磨削工序S4中，将板状玻璃1两面磨削而使多个电极部件6在其表面露出。如此，得到形成彼此电气分离的多个贯通电极7的平坦性良好的玻璃基板3。以上，就是玻璃基板形成工序S41。
接着，在接合膜形成工序S42中，沉积用于在玻璃基板3的各单位单元U的外周区域进行阳极接合的接合膜。作为接合膜，沉积铝膜。接着，在迂回电极形成工序S43中，从一个贯通电极7的上表面沿着玻璃基板3的外周部形成迂回电极16，作为基底基板23。迂回电极16、16’这样形成：用溅镀法来沉积Au/Cr膜，通过光刻及蚀刻处理进行构图。迂回电极16、16’能够取代溅镀法而用印刷法等来形成。以上就是基底基板形成工序S40。
接着，说明盖基板形成工序S20。为了缩小在与基底基板23接合时的热膨胀差而盖基板19优选使用与基底基板23相同的材料。在作为基底基板23使用碱石灰玻璃时，盖基板19也使用相同的碱石灰玻璃。首先，在研磨、清洗、蚀刻工序S21中，研磨玻璃基板，对玻璃基板进行蚀刻处理而除去最表面的加工变质层，并加以清洗。
接着，在凹部形成工序S22中，通过模成形来形成凹部22。凹部22这样成形：在具有凸部的承模与具有凹部的加压模之间夹持玻璃基板，加热到玻璃的软化点以上并加以按压。成形用模优选由碳材料形成。这是因为对玻璃的脱模性、气泡的吸收性优异的缘故。接着，在研磨工序S23中，将与基底基板23接合的接合面研磨成平坦面。由此，能够提高与基底基板23接合时的密闭性。
接着，在压电振动片作成工序S30中，准备由水晶板构成的压电振动片18。在压电振动片18的两表面形成彼此电气分离的未图示的激振电极，与在压电振动片18的一端的表面形成的端子电极电连接。接着，在安装工序S11中，在基底基板23的贯通电极7与迂回电极16’的端部或者压电振动片18的端子电极形成导电粘接材料17，例如金凸点(bump)。利用该导电粘接材料17来将压电振动片18安装成悬臂梁状。由此，形成在压电振动片18的两面的激振电极彼此电气分离而与两个贯通电极7导通。
接着，在频率调整工序S12中，将压电振动片18的振动频率调整为既定频率。接着，在叠合工序S13中，在基底基板23之上设置盖基板19并隔着接合材料21叠合。接着，在接合工序S14中，将叠合的基底基板23与盖基板19加热，并在基底基板23与盖基板19间施加高电压而进行阳极接合。接着，在外部电极形成工序S15中，在基底基板23的外表面形成与贯通电极7分别电连接的外部电极15。接着，在切断工序S16中，沿着切断线8分离切断，得到各个压电振动器20。
如此，使伪单位单元DU在板状玻璃1的形成有效单位单元EU的区域分散，因此能够作成气密性优异的带贯通电极7的平坦的玻璃基板3。由此能够提供可靠性高的压电振动器20。此外，在上述实施方式中，将在外部电极形成工序S15中形成的外部电极15，在玻璃基板形成工序S40中先形成也可。此外，频率调整工序S12在切断工序S16之后进行也可。
图10是装入用上述第五实施方式中说明的制造方法来制造的压电振动器20的振荡器40的俯视示意图。如图10所示，振荡器40具备基板43、设置在该基板上的压电振动器20、集成电路41及电子部件42。压电振动器20根据提供给外部电极6、7的驱动信号生成固定频率的信号，集成电路41及电子部件42处理压电振动器20供给的固定频率的信号，生成时钟信号等的基准信号。本发明的压电振动器20，高可靠性且能够形成为小型，因此能够紧凑地构成整个振荡器40。
附图标记说明
1板状玻璃；3玻璃基板；4贯通孔；6电极部件；7贯通电极；8切断线；9、13加压模；10、12承模；11凹部；EU有效单位单元；DU伪单位单元。

Claims (8)

1.一种带贯通电极的玻璃基板的制造方法，其中包括：
贯通孔形成工序，将板状玻璃被切断分离的最小区域作为单位单元，在所述单位单元贯穿设置多个贯通孔而形成有效单位单元，并且在具有一定比例的所述有效单位单元的区域分散形成不具有贯通孔的伪单位单元；
电极插入工序，将电极部件插入所述贯通孔；
熔敷工序，将所述板状玻璃加热到比所述板状玻璃的软化点高的温度，使所述板状玻璃和所述电极部件熔敷；以及
磨削工序，将所述板状玻璃的两面与所述电极部件一起磨削，使所述多个电极部件在所述板状玻璃的两面露出，作为彼此电气分离的多个贯通电极。
2.如权利要求1所述的带贯通电极的玻璃基板的制造方法，在所述贯通孔形成工序中，使所述伪单位单元相对于所述有效单位单元的比例为1比4至1比20。
3.如权利要求1或2所述的带贯通电极的玻璃基板的制造方法，
具有多个所述有效单位单元及多个所述伪单位单元，
在所述贯通孔形成工序中，使所述伪单位单元相对于所述有效单位单元的比例，在所述板状玻璃的周边部大于中心部。
4.如权利要求1或2所述的带贯通电极的玻璃基板的制造方法，在所述电极插入工序中，将在基座立设销的电极部件的所述销插入所述有效单位单元的贯通孔。
5.如权利要求4所述的带贯通电极的玻璃基板的制造方法，在所述熔敷工序中，用承模和加压模夹持插入所述销的所述玻璃基板并加压。
6.如权利要求1或2所述的带贯通电极的玻璃基板的制造方法，其中所述贯通孔形成工序包括：
凹部形成工序，在由碳材料构成的承模和加压模的任一模上设置多个凸部，在所述承模与所述加压模之间夹持所述玻璃基板并加热，在所述玻璃基板的一个表面形成多个凹部；和
贯通工序，将与所述玻璃基板的一个表面相反一侧的另一表面磨削，使所述多个凹部从所述一个表面贯通到另一表面。
7.如权利要求1或2所述的带贯通电极的玻璃基板的制造方法，其中在所述熔敷工序之后包含将所述玻璃基板和所述电极部件冷却的冷却工序，
在所述冷却工序中，使从比所述玻璃基板的应变点高50℃的温度到比应变点低50℃的温度为止的冷却速度慢于比应变点高50℃的温度为止的冷却速度。
8.一种电子部件的制造方法，其中包括：
基底基板形成工序，根据上述权利要求1至7中任一项所述的玻璃基板的制造方法形成玻璃基板，并在所述玻璃基板形成电极而作为基底基板；
安装工序，在所述基底基板安装电子部件；以及
接合工序，在安装所述电子部件的基底基板接合盖基板。
CN201110197152.1A 2010-07-08 2011-07-08 带贯通电极的玻璃基板的制造方法及电子部件的制造方法 Expired - Fee Related CN102332885B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-156171 2010-07-08
JP2010156171A JP5432077B2 (ja) 2010-07-08 2010-07-08 貫通電極付きガラス基板の製造方法及び電子部品の製造方法

Publications (2)

Publication Number Publication Date
CN102332885A CN102332885A (zh) 2012-01-25
CN102332885B true CN102332885B (zh) 2015-09-30

Family

ID=44514491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110197152.1A Expired - Fee Related CN102332885B (zh) 2010-07-08 2011-07-08 带贯通电极的玻璃基板的制造方法及电子部件的制造方法

Country Status (6)

Country Link
US (1) US8567052B2 (zh)
EP (1) EP2405470A3 (zh)
JP (1) JP5432077B2 (zh)
KR (1) KR101722268B1 (zh)
CN (1) CN102332885B (zh)
TW (1) TWI527279B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169376A (ja) * 2011-02-10 2012-09-06 Seiko Instruments Inc 陽極接合装置、パッケージ製造方法、圧電振動子、発振器、電子機器および電波時計
US9981844B2 (en) * 2012-03-08 2018-05-29 Infineon Technologies Ag Method of manufacturing semiconductor device with glass pieces
CN103745966B (zh) * 2014-01-23 2016-04-13 无锡江南计算技术研究所 封装基板表层铜柱电镀的辅助图形结构
CN111966044B (zh) * 2020-07-15 2022-04-08 成都飞机工业（集团）有限责任公司 一种基于振动监测的弱刚性结构钻孔方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002121037A (ja) * 2000-08-07 2002-04-23 Nippon Sheet Glass Co Ltd 電子部品パッケージ用多数個取りガラス板の製造方法
JP2002124845A (ja) * 2000-08-07 2002-04-26 Nippon Sheet Glass Co Ltd 水晶振動子パッケージ及びその製造方法
JP2003209198A (ja) * 2001-11-09 2003-07-25 Nippon Sheet Glass Co Ltd 電子部品パッケージ
WO2009157305A1 (ja) * 2008-06-24 2009-12-30 セイコーインスツル株式会社 圧電振動子の製造方法、並びに圧電振動子、発振器、電子機器及び電波時計

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233946A (ja) * 1998-02-10 1999-08-27 Matsushita Electric Ind Co Ltd 高密度配線形成用基板とその製造方法及び高密度配線基板の製造方法
JP4071768B2 (ja) * 2002-08-21 2008-04-02 Ｈｏｙａ株式会社 ホール形成基板及びその製造方法並びにウェハ一括コンタクトボード
JP4230815B2 (ja) * 2003-05-02 2009-02-25 浜松ホトニクス株式会社 電極基板及びその製造方法
WO2005052666A1 (ja) * 2003-11-27 2005-06-09 Ibiden Co., Ltd. Ｉｃチップ実装用基板、マザーボード用基板、光通信用デバイス、ｉｃチップ実装用基板の製造方法、および、マザーボード用基板の製造方法
JP4493481B2 (ja) * 2004-11-26 2010-06-30 京セラ株式会社 多数個取り配線基板
JP2009115524A (ja) * 2007-11-05 2009-05-28 Tokyo Electron Ltd 中間構造体の製造方法及び検査装置
JP5327702B2 (ja) * 2008-01-21 2013-10-30 日本電気硝子株式会社 ガラス基板の製造方法
JP4752863B2 (ja) * 2008-04-24 2011-08-17 エプソントヨコム株式会社 圧電基板、圧電振動素子、圧電振動子、圧電発振器、圧電基板ウェハ及び圧電基板ウェハの製造方法
JP5305787B2 (ja) * 2008-08-27 2013-10-02 セイコーインスツル株式会社 電子部品パッケージの製造方法
JP2010080800A (ja) * 2008-09-29 2010-04-08 Seiko Instruments Inc 発光デバイス及びその製造方法
JP5223571B2 (ja) * 2008-09-30 2013-06-26 富士通株式会社 半導体装置、基板設計方法、基板設計装置
JP2010103164A (ja) * 2008-10-21 2010-05-06 Seiko Instruments Inc 電子部品及びその製造方法
JP2010129646A (ja) * 2008-11-26 2010-06-10 Seiko Instruments Inc パッケージ部材及び電子部品パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002121037A (ja) * 2000-08-07 2002-04-23 Nippon Sheet Glass Co Ltd 電子部品パッケージ用多数個取りガラス板の製造方法
JP2002124845A (ja) * 2000-08-07 2002-04-26 Nippon Sheet Glass Co Ltd 水晶振動子パッケージ及びその製造方法
JP2003209198A (ja) * 2001-11-09 2003-07-25 Nippon Sheet Glass Co Ltd 電子部品パッケージ
WO2009157305A1 (ja) * 2008-06-24 2009-12-30 セイコーインスツル株式会社 圧電振動子の製造方法、並びに圧電振動子、発振器、電子機器及び電波時計

Also Published As

Publication number Publication date
EP2405470A3 (en) 2014-02-26
JP5432077B2 (ja) 2014-03-05
US8567052B2 (en) 2013-10-29
TWI527279B (zh) 2016-03-21
TW201222905A (en) 2012-06-01
JP2012019107A (ja) 2012-01-26
US20120005893A1 (en) 2012-01-12
KR101722268B1 (ko) 2017-03-31
KR20120005399A (ko) 2012-01-16
CN102332885A (zh) 2012-01-25
EP2405470A2 (en) 2012-01-11

Similar Documents

Publication Publication Date Title
CN102377406A (zh) 带贯通电极的玻璃基板的制造方法及电子部件的制造方法
CN102332884A (zh) 玻璃基板的制造方法及电子部件的制造方法
CN102332885B (zh) 带贯通电极的玻璃基板的制造方法及电子部件的制造方法
US7632716B2 (en) Package for high frequency usages and its manufacturing method
CN102194712B (zh) 电子器件封装的制造方法、电子器件封装及振荡器
US5596244A (en) Composite electronic component and method of manufacturing the same
CN101807896A (zh) 压电振子的制造方法、压电振子及振荡器
CN102148608B (zh) 封装件的制造方法及压电振动器的制造方法
CN102132489A (zh) 压电振动器的制造方法、压电振动器、振荡器、电子设备及电波钟
CN101807895A (zh) 压电振子、压电振子的制造方法以及振荡器
CN102122929B (zh) 封装的制造方法、压电振子以及振荡器
CN102340287B (zh) 封装件的制造方法、封装件、压电振动器及振荡器
TWI514521B (zh) A manufacturing method of a package, a piezoelectric vibrator and an oscillator
CA2766240A1 (en) Electrode base
CN102332883A (zh) 玻璃基板的制造方法及电子部件的制造方法
JP5407903B2 (ja) 電子装置、および、電子装置の製造方法
CN102356546A (zh) 封装件的制造方法、压电振动器的制造方法、振荡器、电子设备及电波钟
JP2008070717A (ja) 液晶素子の製造方法
JPH07281202A (ja) 表示装置の実装構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150930

CF01 Termination of patent right due to non-payment of annual fee