CN102194712B - 电子器件封装的制造方法、电子器件封装及振荡器 - Google Patents

电子器件封装的制造方法、电子器件封装及振荡器 Download PDF

Info

Publication number
CN102194712B
CN102194712B CN201110051220.3A CN201110051220A CN102194712B CN 102194712 B CN102194712 B CN 102194712B CN 201110051220 A CN201110051220 A CN 201110051220A CN 102194712 B CN102194712 B CN 102194712B
Authority
CN
China
Prior art keywords
base substrate
substrate
electron device
lid substrate
device package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110051220.3A
Other languages
English (en)
Other versions
CN102194712A (zh
Inventor
吉田宜史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN102194712A publication Critical patent/CN102194712A/zh
Application granted granted Critical
Publication of CN102194712B publication Critical patent/CN102194712B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/031—Anodic bondings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Micromachines (AREA)

Abstract

本发明提供电子器件封装的制造方法、电子器件封装及振荡器，能够隔着金属膜对绝缘物的底座基板与绝缘物的盖基板进行稳定的阳极接合。该电子器件封装的制造方法具有以下工序：在盖基板(3)的两个表面上形成彼此导通的金属膜；将盖基板(3)与底座基板(2)对准而将它们叠合；以及使负电极板(21)接触底座基板(2)中的与接合到盖基板(3)上的表面相反侧的整个表面，使正电极板(22)接触盖基板(3)中的与接合到底座基板(2)上的表面相反侧的整个表面，在正电极板(22)与负电极板(21)之间施加电压，由此对底座基板(2)与盖基板(3)进行阳极接合。

Description

电子器件封装的制造方法、电子器件封装及振荡器
技术领域
本发明涉及在相接合的两个基板之间形成的腔内密封入电子器件的表面安装型(SMD)的封装。特别提出了用于对两个基板进行阳极接合的构造。
背景技术
近年来，在便携电话及便携信息终端设备中，广泛使用了采用表面安装型的小型封装的电子器件。其中，也有很多需要中空腔构造的封装的部件，例如振子、MEMS、陀螺仪传感器、加速度传感器等。在中空腔构造的封装中，公知有隔着金属膜将绝缘物的底座基板与绝缘物的盖基板接合的构造。并且，对于接合方法，也公知有共晶结合、焊缝接合、阳极接合(参照专利文献1)。
这里，对以往的绝缘物的底座基板与绝缘物的盖基板隔着金属膜进行了阳极接合的封装的制造方法进行说明。特别是对以下制造方法进行说明，即：在该方法中，是在一个板状的底座基板上以阵列状形成多个封装元件，将盖基板接合到底座基板上，之后分割为一个一个的封装。
如图8所示，以往的电子器件封装由以下部分构成：电子器件47、形成有凹部的底座基板41、平板状的盖基板42、用于接合底座基板41与盖基板42的作为接合膜的金属膜49。在底座基板41上形成有凹部，并利用盖基板42密封底座基板41，由此构成腔46。电子器件47被收纳在腔46内。
底座基板41由包含可动离子的绝缘物、例如玻璃材料等构成，且形成为具有凹部。在底座基板41的表面上，与所要安装的电子器件47的数量对应地形成有用于安装电子器件47的配线43，在底座基板41的对应的背面上形成有外部电极45。为了连接底座基板41表面的配线43与背面的外部电极45，在封装的任意位置形成了贯通孔及填在该贯通孔中的贯通电极44，经由贯通电极44连接配线43与外部电极45。
盖基板42与底座基板41同样，由包含可动离子的绝缘物、例如玻璃材料等构成，且形成为平板状。在接合底座基板41与盖基板42而形成腔46时，在底座基板41与盖基板42相接触的部分处形成有作为接合膜的金属膜49。原本只要仅在底座基板41与盖基板42相接触的部分处形成金属膜49即可，但在考虑到简化工序的情况下，如图8(D)所示，在盖基板42的一侧的整个表面上形成金属膜49。
对制造方法进行说明。在晶片状的底座基板41上形成多个凹形的腔46，以便能够安装多个电子器件47，之后形成用于安装电子器件47的配线43、外部电极45和贯通电极44(图8(A))。接着，在腔46内安装电子器件47，利用基于引线键合方式的引线48将电子器件47与配线43连接(图8(B))。在平板状的盖基板42(图8(C))的一面上形成作为接合膜的金属膜49(图8(D))。适合作为该金属膜的材料有铝、铬、硅、铜等。
然后，将底座基板41与盖基板42对准而叠合在一起，进行阳极接合。如图8(E)所示，在阳极接合中，在作为加热器兼电极的基板50、51之间夹入对准后的底座基板41和盖基板42。然后，以与金属膜49接触的方式设置正极探针52，使作为加热器兼电极的基板50、51的温度上升，在正极探针52与作为加热器兼电极的基板50之间施加电压，由此隔着金属膜49将底座基板41与盖基板42接合。之后，利用切割装置等按个体切断封装要素，完成各个电子器件封装。
【专利文献1】日本特开平09-002845号公报
但是，在以往的电子器件封装的制造方法中，还存在如下问题。首先是存在这样的问题：在进行阳极接合时，虽然使正极探针52接触作为接合膜的金属膜49的一部分，但是在金属膜49的薄膜电阻高的情况下，很难将作为晶片的盖基板42的整个表面保持为相同电位，会在晶片面内产生接合强度的偏差。作为降低薄膜电阻的对策，采用了使金属膜49的膜厚变厚而降低电阻值的对策。但是，当金属膜49的膜厚变厚时，金属膜49与底座基板41之间的接合强度下降。进而存在如下问题，即：由于是在盖基板42的一个表面上形成金属膜49，因此当金属膜49的膜厚很厚时，盖基板42会发生翘曲。
并且，为了使正极探针52接触到金属膜49的一部分，如图8(E)所示，不得不使底座基板41与盖基板42相互错开而使正极探针52得以接触。因此，存在对于底座基板41与盖基板42之间的对准有很大限制的问题。特别对于在盖基板42侧形成有图案的封装而言，存在对准时的限制对晶片上的产品生产数量有很大影响的问题。
发明内容
本发明是鉴于上述状况而完成的，其目的在于，提供一种能够隔着金属膜对绝缘物的底座基板与绝缘物的盖基板进行稳定的阳极接合的电子器件封装的制造方法。
在本发明的电子器件封装的制造方法中，该电子器件封装具有：底座基板，其由包含可动离子的绝缘物构成；盖基板，其在与所述底座基板相对的状态下与该底座基板接合，由包含可动离子的绝缘物构成；以及电子器件，其收纳在形成于所述底座基板与所述盖基板之间的多个腔的各自之中，且被安装在所述底座基板上，其中，该制造方法包括以下工序：在所述盖基板的厚度方向的侧面的整个面和所述盖基板的正反两个表面的整个面上形成金属膜，将所述金属膜的形成于所述盖基板的正反两个表面的部分相互导通；将所述盖基板与所述底座基板对准而将它们叠合；使一方的电极板接触所述底座基板中的与接合到所述盖基板上的表面相反侧的表面，使另一方的电极板接触所述盖基板中的与接合到所述底座基板上的表面相反侧的表面，在所述一方的电极板与所述另一方的电极板之间施加电压，由此，隔着所述金属膜对所述底座基板与所述盖基板进行阳极接合；以及按照每个所述电子器件切断所述底座基板和所述盖基板，露出所述盖基板的厚度方向的侧面。
根据本发明的电子器件封装的制造方法，在作为盖基板的晶片的两个表面上形成互相导通的金属膜。因此，具有这样的效果：能够使电极接触盖基板中的与接合到底座基板上的表面相反侧的表面，能够可靠地保持接合部的电位。特别是在使用了薄膜电阻高的金属作为金属膜材料、或者使用了非常薄的金属膜的情况下，非常有效。并且，在使用了薄膜电阻高的金属作为金属膜材料的情况下，不需要加厚金属膜的厚度，因此，具有这样的效果：能够抑制因金属膜引起的盖基板的翘曲，能够提高底座基板与盖基板之间的对准精度。并且，只要使电极接触盖基板中的与接合到底座基板上的表面相反侧的表面即可，因此，也不会对底座基板与盖基板之间的对准带来很大限制。
而且，在进行阳极接合时，当使电极接触盖基板中的与接合到底座基板上的表面相反侧的整个表面时，不仅具有覆盖盖基板的金属膜的效果，还具有利用作为绝缘物的盖基板的电容来交换电荷的效果，因此具有这样的效果：增加了阳极接合时移动的电荷量，能够得到更加牢固的接合强度。
附图说明
图1是表示本发明的电子器件封装的一个实施方式的立体图。
图2是表示本发明的电子器件封装的一个实施方式的剖面图。
图3是表示本发明的电子器件封装的制造方法的一个实施方式的工序流程图。
图4是表示本发明的电子器件封装的制造方法的一个实施方式的剖面工序图。
图5是表示本发明的电子器件封装的制造方法的一个实施方式的剖面工序图。
图6是表示本发明的电子器件封装的另一个实施方式的剖面图。
图7是表示本发明的振荡器的一个实施方式的图。
图8是表示以往的电子器件封装的制造方法的剖面工序图。
附图标记：
1：电子器件封装2：底座基板
3：盖基板4：电子器件
5：腔6：金属膜(接合膜)
7：引线8：配线
9：贯通电极10：外部电极
21：负电极板22：正电极板
具体实施方式
以下，参照图1至图5说明本发明的实施方式。如图1及图2所示，本实施方式的电子器件封装1形成为层叠着底座基板2和盖基板3这两层的箱状，并且是在内部的腔5内收纳了电子器件4的表面安装型封装。电子器件4是LSI、MEMS、传感器、压电振子、或它们的复合体。
底座基板2及盖基板3都是由包含可动离子的绝缘物、例如钠钙玻璃构成的绝缘基板。在图1及图2所示的例子中，在底座基板2上形成有容纳电子器件4的矩形状的凹部(腔)5，并且盖基板3形成为平板状。凹部5是在两个基板2、3叠合在一起时，成为收纳电子器件4的腔5的凹部。并且，在使该凹部5与盖基板3侧相对的状态下，底座基板2隔着作为接合膜的金属膜6与该盖基板3进行了阳极接合。
如图2所示，在底座基板2上形成有贯通电极9，用于将电子器件4与外部电极10电连接。用于使贯通电极9通过的贯通孔形成为朝向腔5内开口。在图2中，对于贯通孔，以直径大致保持恒定而笔直地贯通底座基板2的贯通孔为例进行了说明，但不限于该情况，例如也可以形成为朝向底座基板2的下表面、直径逐渐缩小或扩大的锥状。无论是哪种形状，只要贯通底座基板2即可。
并且，在贯通孔中，以填入该贯通孔的方式形成有贯通电极9。该贯通电极9完全塞住贯通孔而保持了腔5内的气密，并且起到使外部电极10与电子器件4电导通的作用。可以使用热膨胀系数与底座基板2的玻璃材料的热膨胀系数一致的玻璃粉材料，将贯通孔与贯通电极9之间的间隙完全塞住。
虽然在上述实施方式中，是用玻璃粉材料塞住贯通孔与贯通电极9之间的间隙，但不限于此，也可以使用导电性粘结剂或树脂系的填充材料。但是，当考虑到长期的可靠性时，导电性粘结剂或树脂系的填充材料会发生老化且会引起漏气，因此，在填塞贯通孔与贯通电极9之间的间隙时，优选采用玻璃粉材料或玻璃材料本身。
接着，参照图3的工序流程图、图4及图5，说明本发明的一个实施方式的电子器件封装的制造方法。
首先，关于底座基板2，对晶片状的绝缘基板进行研磨、蚀刻，使其成为目标厚度，并进行洗净(S10)。接着，在作为平板状的绝缘物的底座基板2上，形成构成腔5的凹部(S11)。关于凹部的形成方法，不用说，有基于光刻法的蚀刻形成方法和基于冲压加工的形成方法等。接着，在腔5的底部形成贯通孔。关于贯通孔的形成方法，不用说，有基于光刻法的蚀刻形成方法和基于冲压加工的形成方法等(S12)。然后，在腔5的底部表面上，形成用于安装电子器件4的配线8(S13)。接着，在形成于腔5的底部的贯通孔中，形成贯通电极9(S14)。进而，在与腔5的底部表面相反的表面上形成外部电极10(S15)。图4(D)表示形成了外部电极10为止的底座基板2。
另一方面，关于盖基板3，对晶片状的绝缘基板进行研磨、蚀刻，使其成为目标厚度，并进行洗净(S20)。接着，如图4(B)所示，在平板状的盖基板3的一侧的整个表面和盖基板3的厚度方向的侧面上，形成作为接合膜的金属膜6(S21)。作为金属膜6的形成方法，可使用蒸镀法、溅射法、CVD法等。对于金属膜6，可使用Al、Si、Cr等，且其厚度被设定为的范围。接着，如图4(C)所示，在盖基板3的另一方的整个表面和盖基板3的厚度方向上的侧面上，形成作为接合膜的金属膜6(S22)。作为形成方法，同样可使用蒸镀法、溅射法、CVD法等来形成。对于金属膜，可使用Al、Si、Cr等，且其厚度被设定为的范围。由此，在盖基板3的正反两个表面的整个面上形成金属膜6，成为正面的金属膜6与背面的金属膜6经由形成在盖基板3的整个侧面上的金属膜6相互导通的状态。即、成为盖基板3被金属膜6覆盖的状态。
然后，如图4(E)所示，将电子器件4收纳到底座基板2的腔5内而安装到底座基板2上(S30)。在图4中，是通过使用了引线7的引线键合来连接配线8和电子器件4，但不限于该方法，也可以是倒装键合、焊锡接合等、能够确保电导通的任何连接方法。
之所以将金属膜6的膜厚设为的范围，这是由膜形成的稳定性与接合强度之间的关系决定的。在膜厚小于时，绝缘物与金属膜6之间的密接强度弱，因此为了确保接合强度，需要以上的膜厚。另一方面，当膜厚为 以上时，接合强度将受到膜的分子间结合力的影响，因此阳极接合的效果减弱。
接着，如图5(A)所示，在隔着金属膜6的状态下对安装了电子器件4的状态的底座基板2与形成了金属膜6的盖基板3进行阳极接合(S31)。这里，在图4及图5所示的例中，底座基板2形成为能够与盖基板3叠合在一起的大小。
在阳极接合中，首先将盖基板3与底座基板2对准而将它们叠合在一起。接着，使由碳精等形成的负电极板21接触底座基板2中的与接合到盖基板3上的表面相反侧的整个表面，并且，使由碳精等形成的正电极板22接触盖基板3中的与接合到底座基板2上的表面相反侧的整个表面。进而，在正电极板22与负电极板21之间施加一定的负荷。在该状态下，用加热器等将正电极板22、负电极板21、底座基板2及盖基板3加热到200～300℃，并在正电极板22与负电极板21之间施加500～1000V的电压，从而对底座基板2与盖基板3进行阳极接合。
在该状态下，在将晶片状的底座基板2与晶片状的盖基板3接合而构成的一个晶片内，存在多个电子器件封装要素。因此，如图5(B)所示，使用切割锯或线锯按个体切断电子器件封装1(S32)。图2表示按个体切断了电子器件封装1后的状态的剖面图。在按个体进行切断后的电子器件封装1中，在盖基板3的厚度方向侧面上，没有形成金属膜6。这是因为，在按个体切断电子器件封装1之前的晶片状态下，在盖基板3的最外周部的厚度方向的整个侧面上形成了接合膜，盖基板3中的与底座基板2接合的面侧的金属膜6和与接合面相反的一侧的金属膜6在外周部的侧面连接。由此，能够顺利地实现阳极接合时金属膜6的电位固定及电荷的移动，但是在结束了阳极接合之后，不需要盖基板3的厚度方向侧面的金属膜6，因此，在按个体进行切断后的电子器件封装1中，在盖基板3的厚度方向侧面上没有形成金属膜6。即、在按个体进行切断后的电子器件封装1中，形成在盖基板3的两个表面的整个面上的金属膜6彼此不导通。之后，进行内部的电特性检查，由此，制造出电子器件封装1(S33)。
这里，说明对底座基板2与盖基板3进行阳极接合的效果。至今为止，在使用了陶瓷基板的底座基板中，需要将盖一一接合到每个电子器件上。因此，在底座基板与盖的接合时，会在底座基板上施加很大的压力，如果接合面的宽度小，则不能承受压力，存在产生裂缝、缺口的问题。而在本实施方式的电子器件封装1中，由于在底座基板2与盖基板3的接合中使用了阳极接合，因此能够同时安装多个电子器件4。因此，在接合时施加给每个底座基板的压力变小，因而即使接合面小也不会产生裂缝及缺口。因此，对于制作小型化的封装是非常有效的。
另外，本发明的技术范围不限于上述实施方式，可在不脱离本发明的主旨的范围内进行各种变更。上述的实施方式中，是在底座基板2中的与盖基板3接合的表面侧，形成了作为收纳电子器件4的腔5的矩形状的凹部，但不限于此。例如，也可以如图6所示，在盖基板3中的与底座基板2接合的表面侧，形成作为收纳电子器件4的腔5的矩形状的凹部。在底座基板2上形成腔5的情况下，很难形成用于安装底座基板2上的电子器件4的配线8，因此如图6所示，有时在盖基板3上形成腔5能够更简便地形成配线8。
接着，参照图7对本发明的振荡器的一个实施方式进行说明。如图7所示，本实施方式的振荡器100构成为如下所述的振子：在该振子中，使用了例如由石英构成的压电振动片作为电子器件4的电子器件封装1(压电振子)与集成电路101电连接。该振荡器100具有安装了电容器等电子部件102的基板103。在基板103上，安装有振荡器用的上述集成电路101，在该集成电路101的附近，安装有电子器件封装1(压电振子)。这些电子部件102、集成电路101及电子器件封装1(压电振子)通过未图示的配线图案分别电连接。另外，通过未图示的树脂对各结构部件进行了铸模。
在如上构成的振荡器100中，当对压电振子施加了电压时，该压电振子内的压电振动片振动。该振动因压电振动片所具有的压电特性而被变换为电信号，从而作为电信号输入到集成电路101。所输入的电信号由集成电路101进行各种处理，作为频率信号输出。由此，压电振子作为振荡元件发挥功能。并且，对于集成电路101的结构，例如可根据需要选择性地设定RTC(实时时钟)模块等，由此，除了钟表用单功能振荡器等以外，还能够附加控制该设备或外部设备的工作日期和时刻、或者提供时刻或日历等的功能。

Claims (4)

1.一种电子器件封装的制造方法，该电子器件封装具有：底座基板，其由包含可动离子的绝缘物构成；盖基板，其在与所述底座基板相对的状态下与该底座基板接合，由包含可动离子的绝缘物构成；以及电子器件，其收纳在形成于所述底座基板与所述盖基板之间的多个腔的各自之中，且被安装在所述底座基板上，该制造方法的特征在于，包括以下工序：
在按照每个所述电子器件切断所述底座基板和所述盖基板之前，在所述盖基板的厚度方向的侧面的整个面和所述盖基板的正反两个表面的整个面上形成金属膜，将所述金属膜的形成于所述盖基板的正反两个表面的部分相互导通；
将所述盖基板与所述底座基板对准而将它们叠合；
使正电极板和负电极板中的任意一方的电极板接触所述底座基板中的与接合到所述盖基板上的表面相反侧的表面，使另一方的电极板接触所述盖基板中的与接合到所述底座基板上的表面相反侧的表面，在所述正电极板与所述负电极板之间施加电压，由此，隔着所述金属膜对所述底座基板与所述盖基板进行阳极接合；以及
按照每个所述电子器件切断所述底座基板和所述盖基板，在所述盖基板处仅露出厚度方向的侧面。
2.根据权利要求1所述的电子器件封装的制造方法，其特征在于，
使所述一方的电极板接触所述底座基板中的与接合到所述盖基板上的表面相反侧的整个表面，使所述另一方的电极板接触所述盖基板中的与接合到所述底座基板上的表面相反侧的整个表面。
3.根据权利要求1或2所述的电子器件封装的制造方法，其特征在于，
所述金属膜是铝、铬、硅、铜、或它们的组合。
4.根据权利要求1或2所述的电子器件封装的制造方法，其特征在于，
所述金属膜的膜厚被设定为的范围。
CN201110051220.3A 2010-03-05 2011-03-03 电子器件封装的制造方法、电子器件封装及振荡器 Expired - Fee Related CN102194712B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-049878 2010-03-05
JP2010049878A JP5554092B2 (ja) 2010-03-05 2010-03-05 電子デバイスパッケージの製造方法

Publications (2)

Publication Number Publication Date
CN102194712A CN102194712A (zh) 2011-09-21
CN102194712B true CN102194712B (zh) 2016-06-15

Family

ID=43919944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110051220.3A Expired - Fee Related CN102194712B (zh) 2010-03-05 2011-03-03 电子器件封装的制造方法、电子器件封装及振荡器

Country Status (6)

Country Link
US (1) US20110215429A1 (zh)
EP (1) EP2363374A3 (zh)
JP (1) JP5554092B2 (zh)
KR (1) KR101841767B1 (zh)
CN (1) CN102194712B (zh)
TW (1) TWI517310B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101761818B1 (ko) * 2011-08-23 2017-08-04 삼성전자주식회사 전기음향 변환기 및 그 제조 방법
ITTO20110875A1 (it) * 2011-09-30 2013-03-31 Stmicroelectronics Malta Ltd Metodo per il test in striscia di dispositivi mems, striscia di test di dispositivi mems e relativo dispositivo mems
US9491539B2 (en) * 2012-08-01 2016-11-08 Knowles Electronics, Llc MEMS apparatus disposed on assembly lid
JP6247006B2 (ja) * 2013-01-23 2017-12-13 セイコーインスツル株式会社 電子デバイス、発振器及び電子デバイスの製造方法
JP2015039133A (ja) * 2013-08-19 2015-02-26 日本特殊陶業株式会社 パッケージ
CN104671190B (zh) * 2013-11-27 2017-07-14 中芯国际集成电路制造(上海)有限公司 器件表面的保护方法
CN103743790B (zh) * 2014-01-03 2016-03-23 南京信息工程大学 基于mems的微机械传感器
CN103743789B (zh) * 2014-01-03 2016-03-23 南京信息工程大学 Mems传感器
CN104201113B (zh) * 2014-09-04 2017-06-16 中国电子科技集团公司第五十八研究所 系统级封装的气密性密封结构及其制造方法
CN106079976B (zh) * 2016-08-25 2018-06-19 重庆工业职业技术学院 一种电动提升式黑板
CN108735890A (zh) * 2018-05-25 2018-11-02 张琴 准气密性声表面波元件封装结构及制作方法
CN108768335A (zh) * 2018-05-25 2018-11-06 张琴 气密性声表面波元件封装结构及制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1460292A (zh) * 2001-03-27 2003-12-03 住友特殊金属株式会社 电子器件用封装体及其制造方法
US7656023B2 (en) * 2005-08-01 2010-02-02 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05199056A (ja) * 1992-01-17 1993-08-06 Citizen Watch Co Ltd 圧電振動子の製造方法
JPH0658619U (ja) * 1993-01-22 1994-08-12 シチズン時計株式会社 電子部品
JPH06283951A (ja) * 1993-03-26 1994-10-07 Citizen Watch Co Ltd 水晶部品の製造方法
JP3599428B2 (ja) * 1995-06-19 2004-12-08 キヤノン株式会社 導電体薄膜と非晶質絶縁体との接合体及びその形成方法
JP2007013636A (ja) * 2005-06-30 2007-01-18 Kyocera Kinseki Corp 圧電振動子の製造方法及び圧電振動子
WO2007102210A1 (ja) * 2006-03-08 2007-09-13 Fujitsu Limited 陽極接合用の加熱集中治具、陽極接合方法及び装置
JP2007281062A (ja) * 2006-04-04 2007-10-25 Hitachi Ltd 電子部品接合体、それを用いた電子回路モジュールおよびその製造方法
JP4986545B2 (ja) * 2006-08-31 2012-07-25 京セラクリスタルデバイス株式会社 水晶振動子
JP2009182542A (ja) * 2008-01-30 2009-08-13 Nippon Dempa Kogyo Co Ltd デバイス実装基板の製造方法
JP5121493B2 (ja) * 2008-02-21 2013-01-16 セイコーインスツル株式会社 圧電振動子の製造方法
US8409901B2 (en) * 2008-03-11 2013-04-02 The Royal Institution For The Advancement Of Learning/Mcgill University Low temperature wafer level processing for MEMS devices
US8525323B2 (en) * 2008-07-25 2013-09-03 Nec Corporation Encapsulating package, printed circuit board, electronic device and method for manufacturing encapsulating package
JP5538974B2 (ja) * 2010-03-26 2014-07-02 セイコーインスツル株式会社 電子デバイスパッケージの製造方法及び電子デバイスパッケージ
US8343789B2 (en) * 2010-08-17 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Microstructure device with an improved anchor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1460292A (zh) * 2001-03-27 2003-12-03 住友特殊金属株式会社 电子器件用封装体及其制造方法
US7656023B2 (en) * 2005-08-01 2010-02-02 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same

Also Published As

Publication number Publication date
JP2011188145A (ja) 2011-09-22
KR101841767B1 (ko) 2018-03-23
KR20110101080A (ko) 2011-09-15
TWI517310B (zh) 2016-01-11
US20110215429A1 (en) 2011-09-08
EP2363374A2 (en) 2011-09-07
CN102194712A (zh) 2011-09-21
EP2363374A3 (en) 2012-03-14
JP5554092B2 (ja) 2014-07-23
TW201203470A (en) 2012-01-16

Similar Documents

Publication Publication Date Title
CN102194712B (zh) 电子器件封装的制造方法、电子器件封装及振荡器
US8875362B2 (en) Method of manufacturing piezoelectric device
CN102254836B (zh) 电子器件封装件的制造方法、电子器件封装件及振荡器
US8405463B2 (en) Electronic device, electronic apparatus, and electronic device manufacturing method
JP6247006B2 (ja) 電子デバイス、発振器及び電子デバイスの製造方法
JP4938124B2 (ja) 水晶デバイス
US20080068102A1 (en) Surface mount type crystal oscillator
JP2007333500A (ja) 圧力センサの製造方法および圧力センサ
CN101807896A (zh) 压电振子的制造方法、压电振子及振荡器
JP2005129600A (ja) 金属パッケージ及びその製造方法、並びに電子デバイス
JP2002026679A (ja) 圧電振動デバイス用パッケージ
JP2013026919A (ja) 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器
US20230172070A1 (en) Excitation electrode, quartz crystal vibrator element, quartz crystal vibrator, sensor, oscillator, and method of manufacturing quartz crystal vibrator element
JP2009159548A (ja) 圧電デバイス及び圧電デバイスの製造方法
JP2006339791A (ja) 圧電デバイスの製造方法
JP2008091970A (ja) 圧電発振器とその製造方法
JP2015002414A (ja) 電子デバイス
JP6257150B2 (ja) 電子部品パッケージ及び電子部品パッケージの製造方法
JP2010088065A (ja) 圧電振動子及び圧電発振器
JP2010226420A (ja) 圧電デバイス
JP2007067831A (ja) 圧電デバイス及びその製造方法
JP2008060991A (ja) 圧電デバイス
JP2013055114A (ja) 電子デバイスの製造方法
JP2010226419A (ja) 圧電デバイスおよびその製造方法
JP2010088064A (ja) 圧電振動子及び圧電発振器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160615