JP2013026919A - 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器 - Google Patents

電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器 Download PDF

Info

Publication number
JP2013026919A
JP2013026919A JP2011161226A JP2011161226A JP2013026919A JP 2013026919 A JP2013026919 A JP 2013026919A JP 2011161226 A JP2011161226 A JP 2011161226A JP 2011161226 A JP2011161226 A JP 2011161226A JP 2013026919 A JP2013026919 A JP 2013026919A
Authority
JP
Japan
Prior art keywords
electronic device
metal film
substrate
lid substrate
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011161226A
Other languages
English (en)
Other versions
JP5823759B2 (ja
Inventor
Yoshifumi Yoshida
宜史 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2011161226A priority Critical patent/JP5823759B2/ja
Publication of JP2013026919A publication Critical patent/JP2013026919A/ja
Application granted granted Critical
Publication of JP5823759B2 publication Critical patent/JP5823759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

【課題】基板を薄くした場合でも基板の反りを最小限に抑え、ベース基板と蓋基板とが金属膜を介して安定的に接合される電子デバイスパッケージを提供する。
【解決手段】蓋基板3の一方の面にキャビティ5を構成する凹部を形成する工程と、蓋基板における凹部を形成した面とは反対の面に第一の金属膜6を形成する工程と、蓋基板における凹部を形成した面に第二の金属膜7を形成する工程と、ベース基板2と蓋基板3とを第二の金属膜7を介して接合する工程と、を備える。
【選択図】図2

Description

本発明は、接合された2枚の基板の間に形成されたキャビティ内に電子デバイスが封止された表面実装型(SMD)のパッケージに関するものである。特に2枚の基板を接合するための構造について提案する。
近年、携帯電話や携帯情報端末機器には、表面実装型の小型パッケージを用いた電子デバイスが多く用いられている。この中で、振動子やMEMS、ジャイロセンサ、加速度センサなど、中空のキャビティ構造のパッケージが必要な部品も多い。中空のキャビティ構造のパッケージには、ベース基板と蓋基板とが金属膜を介して接合された構造が知られている。また接合方法も、共晶結合やシーム接合、陽極接合が知られている(特許文献1参照)。
ここで従来のベース基板と蓋基板とが金属膜を介して接合されたパッケージの製造方法について説明する。特に、複数のパッケージ要素が1枚のシート状のベース基板上にアレイ状に形成され、蓋基板をベース基板に接合した後に1つ1つのパッケージに分割する製法について説明する。
図7に示すように従来の電子デバイスパッケージは、電子デバイス47と、平板状のベース基板41と、凹部が形成された蓋基板42と、ベース基板41と蓋基板42とを接合するための接合膜である金属膜49と、から構成されている。蓋基板42には凹部が形成され、蓋基板42でベース基板41を封止することでキャビティ46が構成される。電子デバイス47はキャビティ46内に収納される。
ベース基板41は、絶縁物、半導体、あるいは金属で構成され、平板状に形成されている。ベース基板41の表面には電子デバイス47を実装するための配線43が実装される電子デバイス47の数に応じて形成され、ベース基板41の対応する裏面には外部電極45が形成されている。ベース基板41の表面の配線43と裏面の外部電極45とを接続するために、パッケージの任意の場所に貫通孔及びこれを埋める貫通電極44が形成され、貫通電極44を介して配線43と外部電極45とが接続されている。
蓋基板42は、絶縁物、半導体、あるいは金属で構成され、凹部を有するように形成されている。ベース基板41と蓋基板42とが接合されてキャビティ46を形成する際、ベース基板41と蓋基板42とが接する部分には接合膜としての金属膜49が形成されている。本来はベース基板41と蓋基板42とが接する部分のみに金属膜49を形成すればよいが、工程の簡素化を考慮した場合、図7(B)に示すように蓋基板42の片面全面に金属膜49を形成する。
製造方法について説明する。ウェハ状の蓋基板42に複数の電子デバイス47が実装できるように凹型のキャビティ46を複数形成し(図7(A))、その後、蓋基板42の片面に接合膜としての金属膜49を形成する(図7(B))。この金属膜49として適しているのは、アルミ、クロム、シリコン、銅などである。ウェハ状のベース基板41に複数の電子デバイス47を実装するための配線43と外部電極45と貫通電極44とを形成する(図7(C))。次にベース基板41上に電子デバイス47を実装し、電子デバイス47と配線43とをワイヤボンディングによるワイヤ48で接続する(図7(D))。
そして、ベース基板41と蓋基板42とをアライメントして重ね合せ、接合を行う。接合では図7(E)に示すように、アライメントされたベース基板41と蓋基板42とをヒータ兼電極の基板50、51で挟み込む。そして金属膜49に接触するように正極プローブ52をセットし、ヒータ兼電極の基板50、51の温度を上昇させて、正極プローブ52とヒータ兼電極の基板50との間に電圧を印加することにより、ベース基板41と蓋基板42とが金属膜49を介して接合される。後はダイシング装置等でパッケージ要素を個別に切断し、個々の電子デバイスパッケージが完成する。
特開平09−002845号公報
しかしながら、従来の電子デバイスパッケージの製造方法には、以下の課題が残されている。図8は、図7(A)に示すキャビティ46となる凹部を複数個形成した後の蓋基板42の一例を示すものである。図7(A)において、熱などを加えてプレス成形し、凹部を形成する。このとき、蓋基板42は熱膨張する。ここで、蓋基板42の一方の面は、凹部が形成されるため、他方の面に比べ面積が大きくなる。そのため、他方の面より一方の面の方が大きく熱膨張する。これにより、凹部形成後、蓋基板42が大きく反ってしまうという課題があった。また、このままでは、図7(E)に示すベース基板41と蓋基板42との接合が、位置合わせ等の点から困難である。
また、蓋基板42の材料によっては、凹部形成後の収縮により、逆に反ってしまう場合がある。
また、蓋基板42における凹部が形成された面に成膜される金属膜49の膜厚を厚くして、反りを抑えるという対策を採用したりしている。しかし金属膜49の膜厚を厚くしてしまうと、金属膜49とベース基板41との接合強度が低下してしまうという課題がある。
本発明は、このような事情に考慮してなされたもので、基板の反りを最小限に抑え、ベース基板と蓋基板とが金属膜を介して安定的に接合される電子デバイスパッケージを提供することである。
本発明は、ベース基板と、前記ベース基板に対向させた状態で前記ベース基板に接合される蓋基板と、前記ベース基板と前記蓋基板との間に複数形成されたキャビティ内のそれぞれに収納されるとともに前記ベース基板上に実装された電子デバイスと、を備えた電子デバイスパッケージの製造方法において、前記蓋基板の一方の面に前記キャビティとなる凹部を形成する工程と、前記蓋基板の他方の面に前記蓋基板より線膨張係数が大きい第一の金属膜を形成する工程と、前記蓋基板の一方の面に前記第一の金属膜より線膨張係数が小さい第二の金属膜を形成する工程と、前記ベース基板と前記蓋基板とを前記第二の金属膜を介して接合する工程と、を備えることを特徴とする。
本発明に係る電子デバイスパッケージの製造方法によれば、第一の金属膜が蓋基板の反りを補正する役目を果たし、ベース基板と蓋基板との接合を安定して行うことができる。
また、前記第一の金属膜がアルミ、銅、金、ニッケル、スズ、またはこれらの組み合わせであることを特徴とする。
また、前記第二の金属膜が前記蓋基板よりも線膨張係数の小さい材料からなることを特徴とする。
これにより、蓋基板の反りの補正を容易に行うことができる。
また、前記第二の金属膜がシリコン、クロム、タングステン、またはこれらの組み合わせであることを特徴とする。
また、前記第一の金属膜及び第二の金属膜の膜厚が、200Å〜2000Åの範囲に設定されていることを特徴とする。
これにより、金属膜形成の安定性を維持しつつ、接合強度を確保することができる。
また、前記蓋基板が、ガラス材料からなる絶縁物であることを特徴とする。
また、本発明に係る電子デバイスパッケージは、ベース基板と、一方の面に凹部が形成され、前記一方の面上に第二の金属膜が形成されるとともに、前記第二の金属膜を介して前記ベース基板と接合し、前記ベース基板との間にキャビティを形成する蓋基板と、前記蓋基板の他方の面上に形成され、前記蓋基板及び前記第二の金属膜より線膨張係数が大きい第一の金属膜と、前記キャビティ内に収納されるとともに、前記ベース基板上に実装される電子デバイスと、を備えることを特徴とする。
本発明に係る電子デバイスパッケージの製造方法によれば、第一の金属膜が蓋基板の反りを補正する役目を果たし、ベース基板と蓋基板との接合を安定して行うことができる。
また、前記第二の金属膜が前記蓋基板よりも線膨張係数の小さい材料からなることを特徴とする。
これにより、蓋基板の反りの補正を容易に行うことができる。
また、前記電子デバイスは、圧電振動片であることを特徴とする。
また、本発明に係る発振器は、前記電子デバイスが圧電振動片である本発明に係る電子デバイスパッケージと、前記電子デバイスパッケージが発振子として電気的に接続される集積回路と、を備えることを特徴とする。
本発明に係る電子デバイスパッケージの製造方法によれば、第一の金属膜が蓋基板の反りを補正する役目を果たし、ベース基板と蓋基板との接合を安定して行うことができる。
本発明に係る電子デバイスパッケージの一実施形態を示す斜視図である。 本発明に係る電子デバイスパッケージの一実施形態を示す断面図である。 本発明に係る電子デバイスパッケージの製造方法の一実施形態を示すフロー工程図である。 本発明に係る電子デバイスパッケージの製造方法の一実施形態を示す断面工程図である。 本発明に係る電子デバイスパッケージの製造方法の一実施形態を示す断面工程図である。 本発明に係る発振器の一実施形態を示す図である。 従来の電子デバイスパッケージの断面工程図である。 図7(A)に示すキャビティとなる凹部を複数個形成した後の蓋基板の一例を示す図である。
以下、本発明に係る実施形態を、図1から図5を参照して説明する。本実施形態の電子デバイスパッケージ1は、図1及び図2に示すように、ベース基板2と蓋基板3とが2層に積層された箱状に形成されており、内部のキャビティ5内に電子デバイス4が収納された表面実装型パッケージである。電子デバイス4とは、LSIやMEMS、センサ、圧電振動子、あるいはその複合体である。
ベース基板2及び蓋基板3は共に絶縁物、半導体、金属、あるいはその複合材料からなり、本実施形態では例えばソーダガラスからなる絶縁物である。図1及び図2に示す例では、蓋基板3におけるベース基板2が接合される接合面(一方の面)側に、電子デバイス4が収納されるキャビティ5となる矩形状の凹部が形成され、ベース基板2は平板状に形成されている。凹部は、両基板2、3が重ね合わされたときに、電子デバイス4を収納するキャビティ5となる凹部である。そして、蓋基板3は、この凹部5をベース基板2側に対向させた状態でベース基板2に対して接合膜である第二の金属膜7を介して接合されている。また、蓋基板3における一方の面と反対の面(他方の面)に第一の金属膜6が形成されている。
図2に示すように電子デバイス4と外部電極11とを電気的に接続するために貫通電極10がベース基板2に形成されている。貫通電極10を通すための貫通孔は、キャビティ5内に開口するように形成されている。図2では、貫通孔は略一定の径を維持しながらベース基板2を真っ直ぐに貫通した貫通孔を例に挙げて説明するが、この場合に限られず、例えばベース基板2の下面に向かって漸次径が縮径あるいは拡径するテーパー状に形成しても構わない。いずれにしても、ベース基板2を貫通していれば良い。
そして貫通孔には、貫通孔を埋めるように貫通電極10が形成されている。この貫通電極10は、貫通孔を完全に塞いでキャビティ5内の気密を維持していると共に、外部電極11と電子デバイス4とを電気的に導通させる役割を担っている。貫通孔と貫通電極10との隙間は無機材料や有機材料などベース基板2と熱膨張係数を合わせた材料を用いて完全に塞がれている。
次に本発明に係る一実施形態の電子デバイスパッケージの製造方法について図3のフロー工程図、図4及び図5を参照して説明する。
まず、ベース基板2については、ウェハ状の絶縁基板を研磨、エッチングして目的の厚みにし、洗浄を行う(S10)。次に、ベース基板2に貫通孔を形成する(S11)。貫通孔の形成方法については、フォトリソグラフィによるエッチングでの形成やプレス加工による形成など、方法は問わない。そして、ベース基板2上に電子デバイス4を実装するための配線9を形成する(S12)。次にベース基板2に形成された貫通孔に貫通電極10を形成する(S13)。さらにベース基板2上の配線9を形成した面とは反対の面に外部電極11を形成する(S14)。外部電極11まで形成されたベース基板2が図4(E)に示されている。
一方、蓋基板3については図4(A)に示すように、ウェハ状の絶縁基板を研磨、エッチングして目的の厚みにし、洗浄を行う(S20)。次に図4(B)に示すように平板状の蓋基板3にキャビティ5となる凹部を形成する(S21)。凹部は、フォトリソグラフィによるエッチングでの形成やプレス加工で形成される。なお、凹部形成方法はこれに限定されない。このとき、図8に示すように蓋基盤3の凹部形成によって一方の面から他方の面に向かって反りが生じる。
次に図4(C)に示すように蓋基板3における凹部が形成された面とは反対の面全面にウェハの反りを防止するための第一の金属膜6を形成する(S22)。第一の金属膜6の形成方法としては、蒸着法やスパッタリング法、CVD法などが用いられる。第一の金属膜6には、蓋基板3に用いられる材料よりも線膨張係数の大きい材料を用いる。例えば、蓋基板3にソーダガラスが用いられた場合、第二の金属膜7にはAl、Ni、Au−Sn、Cuなどが用いられる。また、その厚さは200Å〜2000Åの範囲に設定されている。また、ソーダガラスの線膨張係数は9〜10×10-6/℃であり、一方Alの線膨張係数は23.9×10-6/℃、Niは13×10-6/℃、Auは14.2×10-6/℃、Snは23×10-6/℃、Cuは13×10-6/℃である。これにより、後述する蓋基板3とベース基板2との接合時に、現在の反りとは反対方向の反り、すなわち、他方の面から一方の面に向かって反りが生じるため、蓋基板3の反りが補正される。これにより、接合時に蓋基板3を第一の金属膜6を形成しない場合より平坦にすることができる。よって、蓋基板3とベース基板2との位置あわせをより容易に行うことができる。
次に図4(D)に示すように、蓋基板3における凹部が形成された面全面に接合膜としての第二の金属膜7を形成する(S23)。形成する方法としては、同様に蒸着法やスパッタリング法、CVD法などを用いて形成する。第二の金属膜7には、第一の金属膜6に用いられる材料よりも線膨張係数の小さい材料を用いる。例えば、蓋基板3にソーダガラスが用いられた場合、第一の金属膜6にはSi、Cr、W、またはこれらの組み合わせなどが用いられる。また、その厚さは200Å〜2000Åの範囲に設定されている。また、Siは2.8〜7.3×10-6/℃、Crは6.2×10-6/℃、Wは4.3×10-6/℃である。また、第二の金属膜7の材料は、より好ましくは蓋基板3に用いられる材料よりも線膨張係数の小さい材料を用いる。これにより、蓋基板3の一方の面から他方の面への反りを防止することができる。
ここで、蓋基板3における凹部が形成された面に形成される第二の金属膜7の材料は、蓋基板3とベース基板2とを接合可能な材料を選択する。また、反りが大きい場合、蓋基板3における他方の面に形成される第一の金属膜6の厚みを厚くしていく。これにより、さらにウェハとしての蓋基板3の反りを低減できる。
なお、本実施形態では、第一の金属膜を形成した後、第二の金属膜を形成するが、第二の金属膜を先に形成してもよい。
そして、図4(F)に示すように、電子デバイス4をベース基板2上に実装する(S30)。図4ではワイヤ8を用いたワイヤボンディングで配線9と電子デバイス4とを接続しているが、必ずしもこの工法に限定されるわけではなく、フリップチップボンディングや半田接合など、電気の導通が確保される接続工法であればいずれでも良い。
第一の金属膜6、第二の金属膜7の膜厚を200Å〜2000Åの範囲とするのは膜形成の安定性及び接合強度との関係によるものである。膜厚200Å以下では、蓋基板3の材料と第一の金属膜6、第二の金属膜7との密着強度が弱いため、接合強度を確保するためには200Å以上の膜厚が必要である。一方、2000Å以上の膜厚にした場合、ベース基板2と蓋基板3の接合強度が膜の分子間結合力によって左右されてしまうため、接合強度が低下してしまう。
次に、電子デバイス4が実装された状態のベース基板2と第一の金属膜6が形成された蓋基板3とを、第二の金属膜7を介した状態で接合する(S31)。ここで、図4及び図5に示す例では、ベース基板2は蓋基板3に対して重ね合わせ可能な大きさに形成されている。
ベース基板2と蓋基板3との接合方法は、ベース基板2及び蓋基板3のそれぞれの構成材料と第二の金属膜7の種類とによって選択される。例えば、ベース基板2及び蓋基板3が共にソーダガラスで構成されている場合、適する接合方法として陽極接合が挙げられる。図5(A)は陽極接合でベース基板2と蓋基板3とを接合した場合を示す。陽極接合では、まず蓋基板3とベース基板2とをアライメントして重ね合せる。次にベース基板2における蓋基板3と接合される面とは反対の面全面にカーボン等で形成された負電極板21を接触させ、蓋基板3におけるベース基板2と接合される面とは反対の面全面にカーボン等で形成された正電極板22を接触させる。さらに正電極板22と負電極板21との間に一定の荷重を印加する。この状態で正電極板22、負電極板21、ベース基板2、及び蓋基板3をヒータ等で200〜300℃に加熱し、正電極板22と負電極板21との間に500〜1000Vの電圧を印加してベース基板2と蓋基板3とを陽極接合する。
このときの加熱により、蓋基板3、第一の金属膜6及び第二の金属膜7が熱膨張する。蓋基板3の一方の面側は、第二の金属膜7により膨張が抑制される。また、蓋基板3の他方の面側は、第一の金属膜6により膨張が促進される。これにより、接合前の反りを反対方向の反りが生じるため、蓋基板3の反りを補正することができる。
図5(A)の状態では、ウェハ状のベース基板2とウェハ状の蓋基板3とが接合されてなる1枚のウェハ内に複数の電子デバイスパッケージ要素が存在している。そこで図5(B)に示すように、ダイシングソーやワイヤーソーを用いて、電子デバイスパッケージ1を個別に切断する(S32)。電子デバイスパッケージ1を個別に切断した状態の断面図が図2に示されている。その後、内部の電気特性検査を行うことで電子デバイスパッケージ1が製造される(S33)。
ここでベース基板2と蓋基板3とを陽極接合する効果について説明する。これまでセラミック基板を用いたベース基板では電子デバイス1つ1つに蓋を接合する必要があった。そのため、ベース基板と蓋との接合時にベース基板に大きな圧力が掛かり、接合面の幅が小さいと圧力に耐えることができず、割れや欠けを生じるという課題があった。本実施形態の電子デバイスパッケージ1は、ベース基板2と蓋基板3との接合に陽極接合を用いているため、複数の電子デバイス4を同時に接合することができる。このため、接合時に1つ1つのベース基板に印加される圧力は小さくなり、接合面が小さくても割れや欠けを生じることはない。このため、小型化のパッケージを作るには非常に有効である。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。上述した例では、ベース基板2及び蓋基板3が共にソーダガラスから構成され、陽極接合でベース基板2と蓋基板3とを接合する例を説明したが、必ずしもこれに限定されるわけではなく、例えば、ベース基板2と蓋基板3とを第二の金属膜7を介して溶接により接合する場合や共晶接合する場合でも構わない。
次に別の実施例について説明する。蓋基板に用いる材料によっては、凹部形成後、大きく収縮する虞がある。さらに、蓋基板の収縮が熱膨張による反りより大きくなる場合がある。このとき蓋基板は、他方の面から一方の面に向かって反る。
この場合、蓋基板とベース基板との接合時に反りを補正するために、蓋基板の他方の面に蓋基板より用いられる材料よりも線膨張係数の小さい材料を用いる。例えば、Si、Cr、W、またはこれらの組み合わせなどが用いられる。また、その厚さは200Å〜2000Åの範囲に設定されている。また、Siは2.8〜7.3×10-6/℃、Crは6.2×10-6/℃、Wは4.3×10-6/℃である。これにより、蓋基板とベース基板との接合後の蓋基板の収縮による蓋基板の他方の面から一方の面へのさらなる反りを防止することができる。
また、第二の金属膜には、第一の金属膜に用いられる材料よりも線膨張係数の大きい材料を用いる。例えば、蓋基板にソーダガラスが用いられた場合、第一の金属膜には、例えば、第二の金属膜にはAl、Ni、Au−Sn、Cuなどが用いられる。また、その厚さは200Å〜2000Åの範囲に設定されている。また、ソーダガラスの線膨張係数は9〜10×10-6/℃であり、一方Alの線膨張係数は23.9×10-6/℃、Niは13×10-6/℃、Auは14.2×10-6/℃、Snは23×10-6/℃、Cuは13×10-6/℃である。
これにより、蓋基板とベース基板との接合時に、現在の反りとは反対方向の反り、すなわち、一方の面から他方の面に向かって反りが生じるため、蓋基板の反りが補正される。また、第一の金属膜により反りが抑制されるため、接合時に蓋基板を第一の金属膜を形成しない場合より平坦にすることができる。よって、蓋基板とベース基板との位置あわせをより容易に行うことができる。
次に、本発明に係る発振器の一実施形態について、図6を参照しながら説明する。本実施形態の発振器100は、図6に示すように、電子デバイス4として例えば水晶からなる圧電振動片を用いた電子デバイスパッケージ1(圧電振動子)を、集積回路101に電気的に接続された発振子として構成したものである。この発振器100は、コンデンサ等の電子部品102が実装された基板103を備えている。基板103には、発振器用の上記集積回路101が実装されており、この集積回路101の近傍に、電子デバイスパッケージ1(圧電振動子)が実装されている。これら電子部品102、集積回路101及び電子デバイスパッケージ1(圧電振動子)は、図示しない配線パターンによってそれぞれ電気的に接続されている。なお、各構成部品は、図示しない樹脂によりモールドされている。
このように構成された発振器100において、圧電振動子に電圧を印加すると、圧電振動子内の圧電振動片が振動する。この振動は、圧電振動片が有する圧電特性により電気信号に変換されて、集積回路101に電気信号として入力される。入力された電気信号は、集積回路101によって各種処理がなされ、周波数信号として出力される。これにより、圧電振動子が発振子として機能する。また、集積回路101の構成を、例えば、RTC(リアルタイムクロック)モジュール等を要求に応じて選択的に設定することで、時計用単機能発振器等の他、当該機器や外部機器の動作日や時刻を制御したり、時刻やカレンダー等を提供したりする機能を付加することができる。
また、これまで蓋基板が絶縁物の場合、蓋基板におけるベース基板に接合される面とは反対の面に製品の識別番号を刻印するのには多大な困難があった。
しかし、蓋基板におけるベース基板に接合される面とは反対の面に第一の金属膜が形成されているため、製品の識別番号をこの金属膜に刻印することができるという効果がある。
1…電子デバイスパッケージ
2…ベース基板
3…リッド基板
4…電子デバイス
5…キャビティ
6…第一の金属膜(反り防止)
7…第二の金属膜(接合膜)
8…ワイヤ
9…配線
10…貫通電極
11…外部電極
21…負電極板
22…正電極板

Claims (10)

  1. ベース基板と、前記ベース基板に対向させた状態で前記ベース基板に接合される蓋基板と、前記ベース基板と前記蓋基板との間に複数形成されたキャビティ内のそれぞれに収納されるとともに前記ベース基板上に実装された電子デバイスと、を備えた電子デバイスパッケージの製造方法において、
    前記蓋基板の一方の面に前記キャビティとなる凹部を形成する工程と、
    前記蓋基板の他方の面に前記蓋基板より線膨張係数が大きい第一の金属膜を形成する工程と、
    前記蓋基板の一方の面に前記第一の金属膜より線膨張係数が小さい第二の金属膜を形成する工程と、
    前記ベース基板と前記蓋基板とを前記第二の金属膜を介して接合する工程と、を備えることを特徴とする電子デバイスパッケージの製造方法。
  2. 前記第一の金属膜がアルミ、銅、金、ニッケル、スズ、またはこれらの組み合わせであることを特徴とする請求項1に記載の電子デバイスパッケージの製造方法。
  3. 前記第二の金属膜が前記蓋基板よりも線膨張係数の小さい材料からなることを特徴とする請求項1又は請求項2に記載の電子デバイスパッケージの製造方法。
  4. 前記第二の金属膜がシリコン、クロム、タングステン、またはこれらの組み合わせであることを特徴とする請求項3に記載の電子デバイスパッケージの製造方法。
  5. 前記第一の金属膜及び第二の金属膜の膜厚が、200Å〜2000Åの範囲に設定されていることを特徴とする請求項1から4のいずれか1項に記載の電子デバイスパッケージの製造方法。
  6. 前記蓋基板が、ガラス材料からなる絶縁物であることを特徴とする請求項1から5のいずれか1項に記載の電子デバイスパッケージの製造方法。
  7. ベース基板と、
    一方の面に凹部が形成され、前記一方の面上に第二の金属膜が形成されるとともに、前記第二の金属膜を介して前記ベース基板と接合し、前記ベース基板との間にキャビティを形成する蓋基板と、
    前記蓋基板の他方の面上に形成され、前記蓋基板及び前記第二の金属膜より線膨張係数が大きい第一の金属膜と、
    前記キャビティ内に収納されるとともに、前記ベース基板上に実装される電子デバイスと、を備えることを特徴とする電子デバイスパッケージ。
  8. 前記第二の金属膜が前記蓋基板よりも線膨張係数の小さい材料からなることを特徴とする請求項7に記載の電子デバイスパッケージ。
  9. 前記電子デバイスは、圧電振動片であることを特徴とする請求項7又は請求項8に記載の電子デバイスパッケージ。
  10. 前記電子デバイスが圧電振動片である請求項7から9のいずれか一項に記載の電子デバイスパッケージと、
    前記電子デバイスパッケージが発振子として電気的に接続される集積回路と、
    を備えることを特徴とする発振器。
JP2011161226A 2011-07-22 2011-07-22 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器 Active JP5823759B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011161226A JP5823759B2 (ja) 2011-07-22 2011-07-22 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011161226A JP5823759B2 (ja) 2011-07-22 2011-07-22 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器

Publications (2)

Publication Number Publication Date
JP2013026919A true JP2013026919A (ja) 2013-02-04
JP5823759B2 JP5823759B2 (ja) 2015-11-25

Family

ID=47784768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011161226A Active JP5823759B2 (ja) 2011-07-22 2011-07-22 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器

Country Status (1)

Country Link
JP (1) JP5823759B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020012974A1 (ja) * 2018-07-10 2020-01-16 日本電気硝子株式会社 パッケージ、パッケージ製造方法、接合材付き蓋体、および接合材付き蓋体の製造方法
US11097667B2 (en) 2018-12-28 2021-08-24 Seiko Epson Corporation Vibration device, vibration module, electronic apparatus, and vehicle

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0538897U (ja) * 1991-10-24 1993-05-25 京セラ株式会社 電子部品収納用パツケージ
JP2002217645A (ja) * 2001-01-22 2002-08-02 Daishinku Corp 表面実装型圧電発振器
JP2010186945A (ja) * 2009-02-13 2010-08-26 Seiko Instruments Inc 電子デバイスパッケージとその製造方法
JP2011041069A (ja) * 2009-08-12 2011-02-24 Seiko Instruments Inc パッケージの製造方法、圧電振動子の製造方法、圧電振動子、発振器、電子機器及び電波時計

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0538897U (ja) * 1991-10-24 1993-05-25 京セラ株式会社 電子部品収納用パツケージ
JP2002217645A (ja) * 2001-01-22 2002-08-02 Daishinku Corp 表面実装型圧電発振器
JP2010186945A (ja) * 2009-02-13 2010-08-26 Seiko Instruments Inc 電子デバイスパッケージとその製造方法
JP2011041069A (ja) * 2009-08-12 2011-02-24 Seiko Instruments Inc パッケージの製造方法、圧電振動子の製造方法、圧電振動子、発振器、電子機器及び電波時計

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020012974A1 (ja) * 2018-07-10 2020-01-16 日本電気硝子株式会社 パッケージ、パッケージ製造方法、接合材付き蓋体、および接合材付き蓋体の製造方法
JPWO2020012974A1 (ja) * 2018-07-10 2021-08-02 日本電気硝子株式会社 パッケージ、パッケージ製造方法、接合材付き蓋体、および接合材付き蓋体の製造方法
JP7283476B2 (ja) 2018-07-10 2023-05-30 日本電気硝子株式会社 パッケージ、パッケージ製造方法、接合材付き蓋体、および接合材付き蓋体の製造方法
US11097667B2 (en) 2018-12-28 2021-08-24 Seiko Epson Corporation Vibration device, vibration module, electronic apparatus, and vehicle

Also Published As

Publication number Publication date
JP5823759B2 (ja) 2015-11-25

Similar Documents

Publication Publication Date Title
JP5538974B2 (ja) 電子デバイスパッケージの製造方法及び電子デバイスパッケージ
JP5554092B2 (ja) 電子デバイスパッケージの製造方法
JP3826875B2 (ja) 圧電デバイスおよびその製造方法
US8269568B2 (en) Method for manufacturing piezoelectric vibrator, piezoelectric vibrator, and oscillator
JP2010186956A (ja) ガラス封止型パッケージの製造方法、ガラス封止型パッケージの製造装置および発振器
US8499443B2 (en) Method of manufacturing a piezoelectric vibrator
JP5251224B2 (ja) 圧電振動デバイスの製造方法および圧電振動デバイス
JP5152012B2 (ja) 圧電振動デバイスおよび圧電振動デバイスの製造方法
TW201222743A (en) Package manufacturing method, package, piezoelectric vibrator, and oscillator
JP5823759B2 (ja) 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器
JP2014086842A (ja) 圧電振動デバイス
JP2009239475A (ja) 表面実装型圧電発振器
JP5220539B2 (ja) 圧電振動子の製造方法
JP2013045880A (ja) 電子デバイスの製造方法
JP2013098701A (ja) 圧電振動デバイスおよび圧電振動デバイスの製造方法
JP2008011309A (ja) 圧電発振器
JP2015167319A (ja) 電子部品パッケージ及び圧電デバイス
JP5220538B2 (ja) 圧電振動子の製造方法
JP2012074641A (ja) パッケージおよび圧電振動子
CN116671007A (zh) 压电振动器件
JP2017079428A (ja) 水晶デバイス
JP2011114838A (ja) 圧電振動子及び圧電発振器
JP2008131437A (ja) 電歪装置及び電子機器
JP2012074640A (ja) パッケージおよび圧電振動子
JP2013055114A (ja) 電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151008

R150 Certificate of patent or registration of utility model

Ref document number: 5823759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250