JP2013026919A - 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器 - Google Patents
電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器 Download PDFInfo
- Publication number
- JP2013026919A JP2013026919A JP2011161226A JP2011161226A JP2013026919A JP 2013026919 A JP2013026919 A JP 2013026919A JP 2011161226 A JP2011161226 A JP 2011161226A JP 2011161226 A JP2011161226 A JP 2011161226A JP 2013026919 A JP2013026919 A JP 2013026919A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- metal film
- substrate
- lid substrate
- base substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【解決手段】蓋基板3の一方の面にキャビティ5を構成する凹部を形成する工程と、蓋基板における凹部を形成した面とは反対の面に第一の金属膜6を形成する工程と、蓋基板における凹部を形成した面に第二の金属膜7を形成する工程と、ベース基板2と蓋基板3とを第二の金属膜7を介して接合する工程と、を備える。
【選択図】図2
Description
また、蓋基板42における凹部が形成された面に成膜される金属膜49の膜厚を厚くして、反りを抑えるという対策を採用したりしている。しかし金属膜49の膜厚を厚くしてしまうと、金属膜49とベース基板41との接合強度が低下してしまうという課題がある。
本発明に係る電子デバイスパッケージの製造方法によれば、第一の金属膜が蓋基板の反りを補正する役目を果たし、ベース基板と蓋基板との接合を安定して行うことができる。
また、前記第二の金属膜が前記蓋基板よりも線膨張係数の小さい材料からなることを特徴とする。
これにより、蓋基板の反りの補正を容易に行うことができる。
また、前記第一の金属膜及び第二の金属膜の膜厚が、200Å〜2000Åの範囲に設定されていることを特徴とする。
これにより、金属膜形成の安定性を維持しつつ、接合強度を確保することができる。
また、本発明に係る電子デバイスパッケージは、ベース基板と、一方の面に凹部が形成され、前記一方の面上に第二の金属膜が形成されるとともに、前記第二の金属膜を介して前記ベース基板と接合し、前記ベース基板との間にキャビティを形成する蓋基板と、前記蓋基板の他方の面上に形成され、前記蓋基板及び前記第二の金属膜より線膨張係数が大きい第一の金属膜と、前記キャビティ内に収納されるとともに、前記ベース基板上に実装される電子デバイスと、を備えることを特徴とする。
本発明に係る電子デバイスパッケージの製造方法によれば、第一の金属膜が蓋基板の反りを補正する役目を果たし、ベース基板と蓋基板との接合を安定して行うことができる。
これにより、蓋基板の反りの補正を容易に行うことができる。
また、本発明に係る発振器は、前記電子デバイスが圧電振動片である本発明に係る電子デバイスパッケージと、前記電子デバイスパッケージが発振子として電気的に接続される集積回路と、を備えることを特徴とする。
そして、図4(F)に示すように、電子デバイス4をベース基板2上に実装する(S30)。図4ではワイヤ8を用いたワイヤボンディングで配線9と電子デバイス4とを接続しているが、必ずしもこの工法に限定されるわけではなく、フリップチップボンディングや半田接合など、電気の導通が確保される接続工法であればいずれでも良い。
しかし、蓋基板におけるベース基板に接合される面とは反対の面に第一の金属膜が形成されているため、製品の識別番号をこの金属膜に刻印することができるという効果がある。
2…ベース基板
3…リッド基板
4…電子デバイス
5…キャビティ
6…第一の金属膜(反り防止)
7…第二の金属膜(接合膜)
8…ワイヤ
9…配線
10…貫通電極
11…外部電極
21…負電極板
22…正電極板
Claims (10)
- ベース基板と、前記ベース基板に対向させた状態で前記ベース基板に接合される蓋基板と、前記ベース基板と前記蓋基板との間に複数形成されたキャビティ内のそれぞれに収納されるとともに前記ベース基板上に実装された電子デバイスと、を備えた電子デバイスパッケージの製造方法において、
前記蓋基板の一方の面に前記キャビティとなる凹部を形成する工程と、
前記蓋基板の他方の面に前記蓋基板より線膨張係数が大きい第一の金属膜を形成する工程と、
前記蓋基板の一方の面に前記第一の金属膜より線膨張係数が小さい第二の金属膜を形成する工程と、
前記ベース基板と前記蓋基板とを前記第二の金属膜を介して接合する工程と、を備えることを特徴とする電子デバイスパッケージの製造方法。 - 前記第一の金属膜がアルミ、銅、金、ニッケル、スズ、またはこれらの組み合わせであることを特徴とする請求項1に記載の電子デバイスパッケージの製造方法。
- 前記第二の金属膜が前記蓋基板よりも線膨張係数の小さい材料からなることを特徴とする請求項1又は請求項2に記載の電子デバイスパッケージの製造方法。
- 前記第二の金属膜がシリコン、クロム、タングステン、またはこれらの組み合わせであることを特徴とする請求項3に記載の電子デバイスパッケージの製造方法。
- 前記第一の金属膜及び第二の金属膜の膜厚が、200Å〜2000Åの範囲に設定されていることを特徴とする請求項1から4のいずれか1項に記載の電子デバイスパッケージの製造方法。
- 前記蓋基板が、ガラス材料からなる絶縁物であることを特徴とする請求項1から5のいずれか1項に記載の電子デバイスパッケージの製造方法。
- ベース基板と、
一方の面に凹部が形成され、前記一方の面上に第二の金属膜が形成されるとともに、前記第二の金属膜を介して前記ベース基板と接合し、前記ベース基板との間にキャビティを形成する蓋基板と、
前記蓋基板の他方の面上に形成され、前記蓋基板及び前記第二の金属膜より線膨張係数が大きい第一の金属膜と、
前記キャビティ内に収納されるとともに、前記ベース基板上に実装される電子デバイスと、を備えることを特徴とする電子デバイスパッケージ。 - 前記第二の金属膜が前記蓋基板よりも線膨張係数の小さい材料からなることを特徴とする請求項7に記載の電子デバイスパッケージ。
- 前記電子デバイスは、圧電振動片であることを特徴とする請求項7又は請求項8に記載の電子デバイスパッケージ。
- 前記電子デバイスが圧電振動片である請求項7から9のいずれか一項に記載の電子デバイスパッケージと、
前記電子デバイスパッケージが発振子として電気的に接続される集積回路と、
を備えることを特徴とする発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011161226A JP5823759B2 (ja) | 2011-07-22 | 2011-07-22 | 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011161226A JP5823759B2 (ja) | 2011-07-22 | 2011-07-22 | 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013026919A true JP2013026919A (ja) | 2013-02-04 |
JP5823759B2 JP5823759B2 (ja) | 2015-11-25 |
Family
ID=47784768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011161226A Active JP5823759B2 (ja) | 2011-07-22 | 2011-07-22 | 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5823759B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020012974A1 (ja) * | 2018-07-10 | 2020-01-16 | 日本電気硝子株式会社 | パッケージ、パッケージ製造方法、接合材付き蓋体、および接合材付き蓋体の製造方法 |
US11097667B2 (en) | 2018-12-28 | 2021-08-24 | Seiko Epson Corporation | Vibration device, vibration module, electronic apparatus, and vehicle |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0538897U (ja) * | 1991-10-24 | 1993-05-25 | 京セラ株式会社 | 電子部品収納用パツケージ |
JP2002217645A (ja) * | 2001-01-22 | 2002-08-02 | Daishinku Corp | 表面実装型圧電発振器 |
JP2010186945A (ja) * | 2009-02-13 | 2010-08-26 | Seiko Instruments Inc | 電子デバイスパッケージとその製造方法 |
JP2011041069A (ja) * | 2009-08-12 | 2011-02-24 | Seiko Instruments Inc | パッケージの製造方法、圧電振動子の製造方法、圧電振動子、発振器、電子機器及び電波時計 |
-
2011
- 2011-07-22 JP JP2011161226A patent/JP5823759B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0538897U (ja) * | 1991-10-24 | 1993-05-25 | 京セラ株式会社 | 電子部品収納用パツケージ |
JP2002217645A (ja) * | 2001-01-22 | 2002-08-02 | Daishinku Corp | 表面実装型圧電発振器 |
JP2010186945A (ja) * | 2009-02-13 | 2010-08-26 | Seiko Instruments Inc | 電子デバイスパッケージとその製造方法 |
JP2011041069A (ja) * | 2009-08-12 | 2011-02-24 | Seiko Instruments Inc | パッケージの製造方法、圧電振動子の製造方法、圧電振動子、発振器、電子機器及び電波時計 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020012974A1 (ja) * | 2018-07-10 | 2020-01-16 | 日本電気硝子株式会社 | パッケージ、パッケージ製造方法、接合材付き蓋体、および接合材付き蓋体の製造方法 |
JPWO2020012974A1 (ja) * | 2018-07-10 | 2021-08-02 | 日本電気硝子株式会社 | パッケージ、パッケージ製造方法、接合材付き蓋体、および接合材付き蓋体の製造方法 |
JP7283476B2 (ja) | 2018-07-10 | 2023-05-30 | 日本電気硝子株式会社 | パッケージ、パッケージ製造方法、接合材付き蓋体、および接合材付き蓋体の製造方法 |
US11097667B2 (en) | 2018-12-28 | 2021-08-24 | Seiko Epson Corporation | Vibration device, vibration module, electronic apparatus, and vehicle |
Also Published As
Publication number | Publication date |
---|---|
JP5823759B2 (ja) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5538974B2 (ja) | 電子デバイスパッケージの製造方法及び電子デバイスパッケージ | |
JP5554092B2 (ja) | 電子デバイスパッケージの製造方法 | |
JP3826875B2 (ja) | 圧電デバイスおよびその製造方法 | |
US8269568B2 (en) | Method for manufacturing piezoelectric vibrator, piezoelectric vibrator, and oscillator | |
JP2010186956A (ja) | ガラス封止型パッケージの製造方法、ガラス封止型パッケージの製造装置および発振器 | |
US8499443B2 (en) | Method of manufacturing a piezoelectric vibrator | |
JP5251224B2 (ja) | 圧電振動デバイスの製造方法および圧電振動デバイス | |
JP5152012B2 (ja) | 圧電振動デバイスおよび圧電振動デバイスの製造方法 | |
TW201222743A (en) | Package manufacturing method, package, piezoelectric vibrator, and oscillator | |
JP5823759B2 (ja) | 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器 | |
JP2014086842A (ja) | 圧電振動デバイス | |
JP2009239475A (ja) | 表面実装型圧電発振器 | |
JP5220539B2 (ja) | 圧電振動子の製造方法 | |
JP2013045880A (ja) | 電子デバイスの製造方法 | |
JP2013098701A (ja) | 圧電振動デバイスおよび圧電振動デバイスの製造方法 | |
JP2008011309A (ja) | 圧電発振器 | |
JP2015167319A (ja) | 電子部品パッケージ及び圧電デバイス | |
JP5220538B2 (ja) | 圧電振動子の製造方法 | |
JP2012074641A (ja) | パッケージおよび圧電振動子 | |
CN116671007A (zh) | 压电振动器件 | |
JP2017079428A (ja) | 水晶デバイス | |
JP2011114838A (ja) | 圧電振動子及び圧電発振器 | |
JP2008131437A (ja) | 電歪装置及び電子機器 | |
JP2012074640A (ja) | パッケージおよび圧電振動子 | |
JP2013055114A (ja) | 電子デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151008 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5823759 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |