CN111725172A - 引线框 - Google Patents

引线框 Download PDF

Info

Publication number
CN111725172A
CN111725172A CN202010121070.8A CN202010121070A CN111725172A CN 111725172 A CN111725172 A CN 111725172A CN 202010121070 A CN202010121070 A CN 202010121070A CN 111725172 A CN111725172 A CN 111725172A
Authority
CN
China
Prior art keywords
plating layer
lead frame
silver plating
roughened
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010121070.8A
Other languages
English (en)
Inventor
菱木薰
大泷启一
佐佐木英彦
留冈浩太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chang Wah Technology Co Ltd
Original Assignee
Oguchi Electric Materials Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oguchi Electric Materials Co ltd filed Critical Oguchi Electric Materials Co ltd
Publication of CN111725172A publication Critical patent/CN111725172A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

课题在于提供一种引线框，其为在引线框基材的上表面、侧面、下表面中在减少成本、操作时间、提高生产率的同时在侧面实施了银镀覆作为最表层的电镀的引线框，能够将包括银镀层的镀层整体的厚度抑制为较薄，而且使得与密封树脂的密合性显著提高。解决手段为在由铜系材料构成的引线框基材(10)的上表面、侧面、下表面中，在上表面和下表面具备镍、钯、金依次层叠而成的镀层(12、13)，同时，在侧面具备具有针状的突起组的粗糙化银镀层(11)作为最表层镀层，粗糙化银镀层具有在晶体取向<001>、<111>、<101>各自的比率中晶体取向<101>的比率最高的晶体结构。

Description

引线框
技术领域
本发明涉及一种半导体用引线框，引线框基材的上表面、侧面、下表面中在侧面实施了银镀覆作为最表层镀敷。
背景技术
引线框是半导体元件搭载用部件之一。以往，大量使用在引线框基材的整个面或者一部分实施了银镀覆作为最表层镀敷的引线框，但银或者含银合金与密封树脂的密合性差，引线框与密封树脂容易由于冲击、热而剥离，因此可靠性存在问题。
对于这个问题，已知下述方法：利用微蚀刻处理使引线框基材的表面成为形成了凹凸的粗糙化状态，从而产生物理锚定效果，提高与密封树脂的密合性。
可是，引线框的制造中大量使用的引线框基材是由含硅的铜合金形成的，会由于微蚀刻处理而产生被称为污物(Smut)的杂质残渣。因此，无法使用通过微蚀刻处理使由铜合金构成的引线框基材的表面成为形成了凹凸的粗糙化状态的方法。
此外，使用由铜合金构成的引线框基材的引线框的情况下，为了确保与接合半导体元件时所用的金属线的良好接合性，必须使基底的由铜合金构成的引线框基材中存在的铜的扩散的影响最小化。因此，不设置基底镀层而直接将由银或者含银合金等贵金属或者贵金属合金构成的镀层形成在由铜合金构成的引线框基材上的情况下，一般有必要使该由贵金属或者贵金属合金构成的镀层的厚度为2μm以上。
另一方面，近年来，半导体封装为了小型化、低成本化，要求轻薄短小的高密度安装。为了小型化，要求使镀层的厚度更薄，从低成本化的观点出发，也要求由贵金属或者贵金属合金构成的镀层的厚度更薄。
使用了由铜合金构成的引线框基材的引线框中，作为用于使由贵金属或者贵金属合金构成的镀层的厚度薄的对策之一，有下述方法：作为由贵金属或者贵金属合金构成的镀层的基底镀层，由具有抑制铜的扩散的效果的镍或者含有镍的合金形成镀层，从而使由贵金属或者贵金属合金构成的镀层的厚度薄。
可是，即使使得由贵金属或者贵金属合金构成的镀层的厚度薄，也无法提高与树脂的密合性。
作为与这些问题相关的现有技术，专利文献1中公开了关于由贵金属或者贵金属合金构成的镀层的基底镀层的下述技术：在铜合金的整个面形成致密且平坦的镍镀层，在其上形成纵向的晶体生长比横向的晶体生长优先的镍镀层，使表面成为具有凹凸的面，从而产生物理锚定效果，提高与密封树脂的密合性。
此外，专利文献2中公开了关于由贵金属或者贵金属合金构成的镀层的基底镀层的下述技术：在铜合金上形成山型的镍镀层后，在其上形成流平性好的镍镀层从而使凹凸形状呈半球形，从而提高与密封树脂的密合性并防止环氧树脂成分的渗出。
此外，专利文献3中公开了在表面粗糙的镍层上形成由金层和银层构成的贵金属镀层的技术。
现有技术文献
专利文献
专利文献1：日本特许第3259894号公报
专利文献2：日本特许第4853508号公报
专利文献3：日本特许第5151438号公报
发明内容
发明所要解决的课题
这些专利文献的技术是下述技术：为了提高与树脂的密合性，以表面成为粗糙化面的方式形成基底镀层，以追随粗糙化面的形状的方式在其上层叠贵金属镀层。可是，为了将基底镀层表面的粗糙化面形成为具有即使层叠有贵金属镀层也能够提高与树脂的密合性的凹凸形状的面，有必要较厚地形成基底镀层，而且，由于为了使基底镀层成为粗糙化面的镀覆速度慢，因此操作时间会增加而成本提高，生产率下降。
此外，作为用于提高与树脂的密合性的其他方案，也考虑在引线框基材的表面形成平滑的贵金属镀层后，使贵金属镀层的表面粗糙化，但为了将贵金属镀层的表面形成为具有能够提高与树脂的密合性的凹凸形状的粗糙化面，有必要将形成粗糙化面之前的平滑的贵金属镀层较厚地形成，因此贵金属镀层的成本增加，生产率会下降。
而且，如果在形成平滑的镀层后再使表面粗糙化，则粗糙化时除去的镀敷金属会被浪费。
但是，本发明人进行了反复试验，结果明确了还存在下述余地：与上述各专利文献公开的技术相比，能够减少用于形成表面的粗糙化面的成本、操作时间、提高生产率，同时，将镀层整体的厚度控制为较薄，且使得与密封树脂的密合性显著提高。
本发明是鉴于上述课题而做出的，其目的在于提供一种引线框，其为引线框基材的上表面、侧面、下表面中在侧面实施了银镀覆作为最表层镀敷的引线框，能够减少成本、操作时间，提高生产率，同时将包括银镀层的镀层整体的厚度抑制为较薄，而且使得与密封树脂的密合性显著提高。
用于解决课题的方法
为了解决上述课题，本发明的引线框的特征在于：由铜系材料构成的引线框基材的上表面、侧面、下表面中在前述上表面和下表面具备镍、钯、金依次层叠而成的镀层，同时，在前述侧面具备具有针状的突起组的粗糙化银镀层作为最表层镀层，该粗糙化银镀层具有在晶体取向<001>、<111>、<101>各自的比率中晶体取向<101>的比率最高的晶体结构。
此外，优选地，本发明的引线框中，前述粗糙化银镀层的平均晶体粒径小于0.28μm。
此外，优选地，本发明的引线框中，前述引线框基材与前述粗糙化银镀层之间具有基底镀层。
发明的效果
根据本发明，可获得一种引线框，其为引线框基材的上表面、侧面、下表面中在侧面实施了银镀覆作为最表层镀敷的引线框，能够减少成本、操作时间，提高生产率，同时将包括银镀层的镀层整体的厚度抑制为较薄，而且使得与密封树脂的密合性显著提高。
附图说明
图1为显示本发明的第1实施方式涉及的引线框的一例的图，(a)为顶视图、(b)为底视图、(c)为示意性显示(a)的A-A截面的说明图。
图2为显示本发明的第1实施方式涉及的排列成多列的引线框的一例的平面图。
图3为显示本发明的第1实施方式涉及的半导体元件安装用的引线框的制造步骤的一例和其他例的说明图。
图4为显示使用本发明的第1实施方式涉及的半导体元件安装用引线框的半导体封装的制造步骤的一例和其他例的说明图。
图5为显示本发明的第2实施方式涉及的引线框的一例的图，(a)为顶视图、(b)为底视图、(c)为示意性显示(a)的B-B截面的说明图。
图6为显示本发明的第2实施方式涉及的排列成多列的引线框的一例的平面图。
图7为显示本发明的第2实施方式涉及的半导体元件安装用的引线框的制造步骤的一例和其他例的说明图。
图8为显示使用本发明的第2实施方式涉及的半导体元件安装用引线框的半导体封装的制造步骤的一例的说明图。
符号说明
1-引线框；2-半导体封装；10-引线框基材(金属板)；10a-内部连接用端子部；10b-外部连接用端子部；10c-衬垫部；11-粗糙化银镀层；12-内部连接用镀层；13-外部连接用镀层；14-焊锡；15-密封树脂；16-芯片粘合膏(Die Bond)；17-接合线；20-半导体元件；31-1-第1电镀用抗蚀剂掩模；32-蚀刻(且兼为电镀)用抗蚀剂掩模；R1-第1抗蚀剂层；R2-第2抗蚀剂层。
具体实施方式
在说明实施方式之前，先对导出本发明的经过和本发明的作用效果进行说明。
本发明人认为，为了减少用于形成表面的粗糙化面的成本、操作时间、提高生产率、同时提高与密封树脂的密合性、而且使镀层整体的厚度薄，有必要采取下述措施：对于引线框基材，不设置表面粗糙化的基底镀层，在不对平滑的银镀层表面进行粗糙化的情况下形成表面粗糙化的银镀层，或者，平滑地形成基底镀层，在该基底镀层上，在不对平滑的银镀层表面进行粗糙化的情况下形成表面粗糙化的银镀层。
于是，本案发明人在反复试验的过程中导出了一种引线框，由铜系材料构成的引线框基材的的上表面、侧面、下表面中在侧面具备具有针状的突起组的粗糙化银镀层作为最表层镀层，从而作为不对平滑的银镀层的表面进行粗糙化的、表面粗糙化的银镀层。
需说明的是，本申请中，粗糙化银镀层具有的针状的突起组是指表面积比(这里为粗糙化银镀层的表面积相对于平滑面的表面积的比率)为1.30以上6.00以下的多个针状突起的集合体。
明确了如果将粗糙化银镀层形成为具有成为这样的表面积比的针状的突起组的形态，则密封树脂容易流入各个针状突起的基部，可以发挥由密封树脂固化时接触面积的增加、凹凸形状带来的物理锚定效果。
进一步，本发明人反复试验，结果明确了具有针状的突起组的粗糙化银镀层与以往的平滑的银镀层、通过使平滑的银镀层表面粗糙化而形成粗糙化面的粗糙化银镀层的晶体结构是不同的，是通过使规定的晶体取向的比率增大的晶体结构生长而形成，并且，具有通过该晶体结构大幅生长而形成的针状的突起组的粗糙化面与通过以往的技术形成的粗糙化面相比，具有使得与密封树脂的密合性显著提高的效果，从而导出了本发明。
本发明的引线框在由铜系材料构成的引线框基材的的上表面、侧面、下表面中在上表面和下表面具备镍、钯、金依次层叠而成的镀层，同时，在侧面具备具有针状的突起组的粗糙化银镀层作为最表层镀层，粗糙化银镀层具有在晶体取向<001>、<111>、<101>各自的比率中晶体取向<101>的比率最高的晶体结构。
如果如本发明的引线框那样，粗糙化银镀层具有表面积比(这里为粗糙化银镀层的表面积相对于平滑面的表面积的比率)为1.30以上6.00以下的针状的突起组，则密封树脂容易流入各个针状突起的基部。因此，能够发挥由密封树脂固化时接触面积的增加、凹凸形状带来的物理锚定效果，获得良好的密合性。需说明的是，针状的突起组中各个针状突起的伸展方向是不一样的，不仅当然包括上方、斜向，还包括弯曲的针的形状。如果针状的突起组中各个针状突起是呈放射线状无规伸展的形态，则能够进一步提高向密封树脂的锚定效果。
而且，如果如本发明的引线框那样，在由铜系材料构成的引线框基材的侧面作为最表层镀层而具备的具有针状的突起组的粗糙化银镀层设为具有在晶体取向<001>、<111>、<101>各自的比率中晶体取向<101>的比率最高的晶体结构的构成，则与例如具有由表面积比(这里为银镀层的表面积相对于平滑面的表面积的比率)低于1.30的凹凸所构成的粗糙化面的银镀层相比、与具有不同于在晶体取向<001>、<111>、<101>各自的比率中晶体取向<101>的比率最高的晶体结构的以往的晶体结构、通过对平滑的银镀层的表面进行粗糙化而形成了粗糙化面的粗糙化银镀层相比，密封树脂更容易进入深部，与密封树脂的密合性进一步提高。
需说明的是，本发明的引线框的具有在晶体取向<001>、<111>、<101>各自的比率中晶体取向<101>的比率最高的晶体结构、具有针状的突起组的粗糙化银镀层可以以引线框基材为基底形成。
此外，如果制成本发明的引线框那样，则利用具有在晶体取向<001>、<111>、<101>的比率中晶体取向<101>的比率最高的晶体结构、具有针状的突起组的粗糙化银镀层，能够使得与密封树脂的密合性显著提高，结果，当有必要形成用于在高温环境下抑制成为引线框基材材料的铜的扩散的屏障镀层作为基底镀层的情况下，只要将屏障镀层较薄且平滑地形成为抑制基底的铜的扩散的厚度就足够，不需要形成表面粗糙化的屏障镀层。
此外，具有在晶体取向<001>、<111>、<101>各自的比率中晶体取向<101>的比率最高的晶体结构、具有针状的突起组的粗糙化银镀层可以通过后述条件下的银镀覆、在不对平滑的银镀层表面进行粗糙化的情况下形成。
因此，如果制成本发明的引线框那样，则能够使得用于提高与树脂的密合性的粗糙化面的形成成本最小化，而且能够使镀层整体的厚度最小化。
此外，优选地，本发明的引线框中，粗糙化银镀层的平均晶体粒径小于0.28μm。
如果粗糙化银镀层的平均晶体粒径为0.28μm以上，则银镀层的晶体在高度方向上生长时晶体彼此的间隔变宽，无法获得1.30以上6.00以下的表面积比(这里为粗糙化银镀层的表面积相对于平滑面的表面积的比率)。
如果使粗糙化银镀层的平均晶体粒径小于0.28μm，则银镀敷的晶体在高度方向上生长时晶体彼此的间隔变窄，得到1.30以上6.00以下的表面积比(这里为粗糙化银镀层的表面积相对于平滑面的表面积的比率)。需说明的是，更优选地，粗糙化银镀层的平均晶体粒径为0.15μm以上0.25μm以下为好。
需说明的是，本发明的引线框中，引线框基材与粗糙化银镀层之间可以具备基底镀层。
本发明的引线框中粗糙化银镀层所具有的针状的突起组的形状优选不对其基底的表面形态产生任何影响，仅由粗糙化银镀层形成，基底的表面状态可以是平滑的也可以是粗糙的。考虑到生产率等成本，优选基底是仅对引线框基材的表面实施活化处理、在其上形成粗糙化银镀层。考虑在高温环境下作为基底引线框基材的材料的铜的扩散的影响的情况下，可以在引线框基材与粗糙化银镀层之间设置平滑的基底镀层作为屏障镀层。这种情况下，只要将镀层较薄且平滑地形成为抑制基底的铜的扩散的厚度就足够，因此优选薄的基底镀层。
此外，本发明的引线框中，当在引线框基材的侧面上不设置基底镀层而直接形成包括粗糙化银镀层的银镀层的情况下，引线框基材的侧面所具备的镀层整体的厚度优选为0.4μm以上6.0μm以下。详细地，在引线框基材的侧面的表面形成0.2μm以上3.0μm以下、更优选形成1.5μm的银冲击镀层、在其上层叠0.2μm以上3.0μm以下、更优选层叠0.5μm的在表面具有针状的突起组的粗糙化银镀层为好。
在基底上设置例如镍镀层作为屏障镀层的情况下，引线框基材的侧面所具备的镍镀层的厚度优选为0.3μm以上3.0μm以下。详细地，在引线框基材的侧面的表面形成0.3μm以上3.0μm以下、优选形成1.0μm的镍镀层、在其上层叠0.2μm以上3.0μm以下、优选层叠0.5μm的在表面具有针状的突起组的粗糙化银镀层为好。
在基底镍镀层与粗糙化银镀层之间设置例如钯镀层的情况下，钯镀层的厚度优选为0.005μm以上0.1μm以下。详细地，在形成于引线框基材的侧面的表面的镍镀层上形成0.005μm以上0.1μm以下、优选形成0.01μm的钯镀层为好。
基底镍镀层和钯镀层与粗糙化银镀层之间例如设有金镀层的情况下，金镀层的厚度优选为0.0005μm以上0.01μm以下。详细地，在形成于引线框基材的侧面的表面的镍镀层和钯镀层上形成0.0005μm以上0.01μm以下、优选形成0.001μm的金镀层为好。
需说明的是，本发明的引线框中，具有在晶体取向<001>、<111>、<101>各自的比率中晶体取向<101>的比率最高的晶体结构的、具有针状的突起组的粗糙化银镀层可以通过使用由甲烷磺酸系银镀液构成的、银浓度1.0g/L以上10g/L以下的银镀浴，在温度55℃以上65℃以下、电流密度3A/dm2以上20A/dm2以下进行5～60秒电镀获得。
因此，根据本发明的引线框，可获得一种引线框，其为引线框基材的上表面、侧面、下表面中在侧面实施了银镀覆作为最表层镀敷的引线框，能够减少用于形成表面的粗糙化面的成本、操作时间、提高生产率，同时将包括银镀层的镀层整体的厚度抑制为较薄，而且使得与密封树脂的密合性显著提高。
以下对应用本发明的引线框及其制造方法进行说明。需说明的是，除非有特别限定，否则，本发明是不受以下的详细说明的限定的。
第1实施方式
图1为显示本发明的第1实施方式涉及的引线框的一例的图，(a)为顶视图、(b)为底视图、(c)为示意性显示(a)的A-A截面的说明图。图2为显示本发明的第1实施方式涉及的排列成多列的引线框的一例的平面图。图3为显示本发明的第1实施方式涉及的半导体元件安装用的引线框的制造步骤的一例和其他例的说明图。图4为显示使用本发明的第1实施方式涉及的半导体元件安装用引线框的半导体封装的制造步骤的一例和其他例的说明图。
如图1的(a)所示，本实施方式的引线框1具备从四面向搭载有半导体元件的区域伸展的多个端子，如图1的(c)所示，由铜系材料构成的引线框基材10的上表面、侧面、下表面中在侧面具备粗糙化银镀层11作为最表层镀层。图1中，10a为与半导体元件电连接的内部连接用端子部，10b为外部连接用端子部。
粗糙化银镀层11具有表面积比(这里为粗糙化银镀层的表面积相对于平滑面的表面积的比率)为1.30以上6.00以下的针状的突起组。
此外，粗糙化银镀层11具有在晶体取向<001>、<111>、<101>各自的比率中晶体取向<101>的比率最高的晶体结构。
粗糙化银镀层11的平均晶体粒径具有小于0.28μm的大小。
此外，本实施方式中，粗糙化银镀层11以由铜系材料构成的引线框基材10为基底，形成为0.2μm以上3.0μm以下的厚度。
需说明的是，作为本实施方式的变形例，由铜系材料构成的引线框基材10与粗糙化银镀层11之间可以具备作为阻止高温时铜的扩散的屏障镀层发挥功能的基底镀层。此时的基底镀层可以由镍镀、镍/钯镀、镍/钯/金镀中的任一种形成的镀层构成。这种情况下，粗糙化银镀层11可以形成为0.2μm以上3.0μm以下的厚度。
详细地，例如，基底镀层作为利用焊锡进行与半导体元件的电连接的情况下阻止铜的扩散的屏障镀层发挥功能，当该基底镀层由以镍/钯镀构成的镀层、或者以镍/钯/金镀构成的镀层来构成的情况下，粗糙化银镀层11可以形成为0.2μm以上3.0μm以下的厚度。
此外，本实施方式的引线框1分别在引线框基材10的上表面中对应于内部连接用端子部10a的部位具备内部连接用镀层12、在引线框基材10的下表面具备外部连接用镀层13。
内部连接用镀层12、外部连接用镀层13分别由镍、钯、金依次层叠而成的镀层构成。
此外，本实施方式的引线框1中，如图2所示，各个引线框1排列有多列。
接下来，使用图3对本实施方式的引线框1的制造工序的一例和其他例进行说明。
首先，准备由铜系材料构成的金属板10作为引线框基材(参照图3的(a))。
接下来，在金属板10的两面形成抗蚀剂层R1(参照图3的(b))。
接下来，使用描绘有对应于内部连接用端子部10a的规定形状的玻璃掩模对金属板10的上表面侧的第1抗蚀剂层R1进行曝光、显影，同时，使用描绘有对应于外部连接用端子部10b的规定形状的玻璃掩模对金属板10的下表面侧的第1抗蚀剂层R1进行曝光、显影，形成在金属板10的上表面侧的对应于内部连接用端子部10a的部位开口、同时在金属板10的下表面侧的对应于外部连接用端子部10b的部位开口的第1电镀用抗蚀剂掩模31-1(参照图3的(c))。
接下来，使用第1电镀用抗蚀剂掩模31-1，分别在金属板10的上表面中对应于内部连接用端子部10a的部位、下表面中对应于外部连接用端子部10b的部位，例如依次层叠厚度0.3～3μm的镍镀层、厚度0.005～0.1μm的钯镀层、厚度0.0005～0.1μm的金镀层，形成内部连接用镀层12、外部连接用镀层13(参照图3的(d))。
接下来，将第1电镀用抗蚀剂掩模31-1除去(参照图3的(e))，在金属板10的两面形成第2抗蚀剂层R2(参照图3的(f))。
接下来，使用描绘有规定的引线框形状的玻璃掩模进行曝光、显影，形成蚀刻用抗蚀剂掩模32(参照图3的(g))。
接下来，在两面实施蚀刻加工，形成规定的引线框形状(参照图3的(h))。
接下来，使用金属板10的两面的蚀刻用抗蚀剂掩模32作为第2电镀用抗蚀剂掩模，在金属板10的侧面形成具有针状的突起组的粗糙化银镀层11作为最表层镀层(参照图3的(i))。
接下来，将抗蚀剂掩模32除去(参照图3的(j))。
由此，本实施方式的引线框1完成。
需说明的是，通过上述图3的(a)～图3的(j)所示步骤制造的引线框1仅在引线框基材10的侧面形成具有针状的突起组的粗糙化银镀层11，但本实施方式的引线框1可以除了在引线框基材10的侧面以外，还可以进一步在引线框基材10的上表面的内部连接用端子部10a以外的部位形成。
那样的引线框1可以通过下面的步骤制造。
从金属板10的准备(参照图3的(a))至在金属板10的两面形成第2抗蚀剂层R2(参照图3的(f))之前，与上述制造步骤是相同的。
接下来，描绘有规定的引线框形状的两面的玻璃掩模中，作为金属板10上表面侧的玻璃掩模，使用对引线框基材10上表面的与内部连接用端子部10a以外的部位相对应的部位进行覆盖的遮光材料的浓度比对引线框基材10的与内部连接用端子部10a相对应的部位进行覆盖的遮光材料的浓度更浓的方式描绘的玻璃掩模，同时，作为金属板10下表面侧的玻璃掩模，使用对与外部连接用端子部10b相对应的部位进行覆盖的遮光材料的浓度比金属板10上表面侧的玻璃掩模中对引线框基材10上表面的与内部连接用端子部10a相对应的部位进行覆盖遮光材料的浓度为同等程度描绘的玻璃掩模，进行曝光、显影，形成蚀刻用抗蚀剂掩模32(参照图3的(g))。此时，形成于金属板10上表面的蚀刻用抗蚀剂掩模32中，引线框基材10上表面的与内部连接用端子部10a以外的部位相对应的部位与对应于内部连接用端子部10a的部位相比曝光量低，对于抗蚀剂剥离液具有快剥离性。
接下来，在两面实施蚀刻加工，形成规定的引线框形状(参照图3的(h))。
接下来，金属板10的两面的蚀刻用抗蚀剂掩模32中，将上表面侧的蚀刻用抗蚀剂掩模32中引线框基材10上表面的与内部连接用端子部10a以外的部位相对应的部位除去，保留对应于内部连接用端子部10a的部位和下表面侧的蚀刻用抗蚀剂掩模32不被除去(参照图3的(h2))。
接下来，使用金属板10的两面的蚀刻用抗蚀剂掩模32作为第2电镀用抗蚀剂掩模，在金属板10上表面中引线框基材10上表面的内部连接用端子部10a以外的部位和侧面，形成具有针状的突起组的粗糙化银镀层11作为最表层镀层(参照图3的(i’))。
接下来，将抗蚀剂掩模32除去(参照图3的(j’))。
由此，完成了如下的本实施方式的其他例的引线框1：具有针状的突起组的粗糙化银镀层11除了在引线框基材10的侧面形成以外，还进一步在引线框基材10上表面中内部连接用端子部10a以外的部位形成。
需说明的是，作为最表层镀层的具有针状的突起组的粗糙化银镀层11的形成步骤为，例如，仅对引线框基材10表面进行活化处理而形成粗糙化银镀层，或者作为屏障镀层而例如较薄且平滑地形成镍镀层，达到能够抑制基底的铜的扩散的厚度，并在其上形成粗糙化银镀层11。此时，在担心粗糙化银镀层11的密合性的情况下，也可以在马上进行粗糙化银镀覆之前例如形成银冲击镀层、并在其上形成粗糙化银镀层11。
此时，为了形成具有在晶体取向<001>、<111>、<101>各自的比率中晶体取向<101>的比率最高的晶体结构、具有表面积比(这里为粗糙化银镀层的表面积相对于平滑面的表面积的比率)为1.30以上6.00以下的针状的突起组的粗糙化银镀层11，将由甲烷磺酸系银镀液构成的银镀浴中的银浓度设为1.0g/L以上10g/L以下的范围。特别是，更优选将银浓度设为1.5g/L以上5.0g/L以下的范围。
如果银浓度低于1.0g/L，则无法形成足够的粗糙化银镀覆被膜，因而是不优选的。如果银浓度高于10g/L，则形成的粗糙化银镀覆被膜会形成平滑表面，无法获得银的针状晶体，因而是不优选的。
此外，通过使用钯或者含钯合金的镀层作为为了提高基底与粗糙化银镀层11的接合性而使用的银冲击镀层的替代物，也能够使基底与粗糙化银镀层11适当地接合。
进一步，还可以在粗糙化银镀层11下形成金或者含有金的合金的镀层。
需说明的是，不设置基底镀层而是直接在引线框基材之上形成的情况下，粗糙化银镀层11的厚度必须为0.2μm以上，可以设为0.2μm以上3.0μm以下。进一步从成本的观点出发，更优选设为0.3μm以上1.0μm以下。
此外，基底镀层作为利用焊锡进行与半导体元件的电连接的情况下阻止铜的扩散的屏障发挥功能，当该基底镀层设为由镍/钯镀构成的镀层、或者由镍/钯/金镀构成的镀层的情况下，粗糙化银镀层11的厚度可以设为0.2μm以上3.0μm以下。
接下来，使用图4对使用本实施方式的引线框1的半导体封装的制造工序的一例进行说明。
首先，准备通过图3的(a)～图3的(j)所示制造步骤制造的本实施方式的引线框1(参照图4的(a))。
接下来，在引线框1的上表面的内部连接用端子部10a上印刷焊锡14，在其上搭载半导体元件20并进行固定，从而使半导体元件20的电极与引线框1的内部连接用端子部10a电连接(参照图4的(b))。
接下来，使用模型模具，将引线框1的下表面的外部连接用端子部10b以外的空间区域用密封树脂15密封(参照图4的(c))。
最后，通过切割、冲压等将排列成多列的半导体封装进行单片化(参照图4的(d))。
由此得到使用本实施方式的引线框1的半导体封装2(参照图4的(e))。
需说明的是，使用通过图3的(a)～图3的(h)、图3的(h2)、图3的(i’)、图3的(j’)所示制造步骤制造的本实施方式的其他例的引线框1的半导体封装2也通过与上述大致同样的步骤获得(参照图4的(a’)～图4的(e’))。
第2实施方式
图5为显示本发明的第2实施方式涉及的引线框的一例的图，(a)为顶视图、(b)为底视图、(c)为示意性显示(a)的B-B截面的说明图。图6为显示本发明的第2实施方式涉及的排列成多列的引线框的一例的平面图。图7为显示本发明的第2实施方式涉及的半导体元件安装用的引线框的制造步骤的一例和其他例的说明图。图8为显示使用本发明的第2实施方式涉及的半导体元件安装用引线框的半导体封装的制造步骤的一例的说明图。
如图5的(a)所示，本实施方式的引线框1’具备搭载有半导体元件的衬垫部10c和从四面向衬垫部10c伸出的多个端子，如图5的(c)所示，由铜系材料构成的引线框基材10的上表面、侧面、下表面中在侧面具备粗糙化银镀层11作为最表层镀层。图5中，10a为与半导体元件电连接的内部连接用端子部，10b为外部连接用端子部。
粗糙化银镀层11具有表面积比(这里为粗糙化银镀层的表面积相对于平滑面的表面积的比率)为1.30以上6.00以下的针状的突起组。
此外，粗糙化银镀层11具有在晶体取向<001>、<111>、<101>各自的比率中晶体取向<101>的比率最高的晶体结构。
粗糙化银镀层11的平均晶体粒径具有小于0.28μm的大小。
此外，本实施方式中，粗糙化银镀层11以由铜系材料构成的引线框基材10为基底，形成为0.2μm以上3.0μm以下的厚度。
需说明的是，作为本实施方式的变形例，由铜系材料构成的引线框基材10与粗糙化银镀层11之间可以具备作为阻止高温时铜的扩散的屏障镀层发挥功能的基底镀层。此时的基底镀层可以由镍镀、镍/钯镀、镍/钯/金镀中的任一种形成的镀层构成。这种情况下，粗糙化银镀层11可以形成为0.2μm以上3.0μm以下的厚度。
详细地，例如，基底镀层作为通过引线接合方式进行与半导体元件的电连接的情况中阻止铜的扩散的屏障镀层发挥功能，当该基底镀层由包含镍镀的镀层来构成的情况下，粗糙化银镀层11可以形成为0.2μm以上3.0μm以下的厚度。
此外，例如，基底镀层作为通过引线接合方式进行与半导体元件的电连接的情况中阻止铜的扩散的屏障镀层发挥功能，当该基底镀层由包含镍/钯镀的镀层来构成的情况下，粗糙化银镀层11可以形成为0.2μm以上3.0μm以下的厚度。
此外，本实施方式的引线框1’分别在引线框基材10上表面中对应于内部连接用端子部10a的部位具备内部连接用镀层12、在引线框基材10下表面具备外部连接用镀层13。
内部连接用镀层12、外部连接用镀层13分别由镍、钯、金依次层叠而成的镀层构成。
此外，本实施方式的引线框1’中，如图6所示，各个引线框1’排列成多列。
接下来，使用图7对本实施方式的引线框1’的制造工序的一例进行说明。
本实施方式的引线框1’的制造工序与图3所示第1实施方式的引线框1的制造工序是大致同样的，作为最表层镀层的具有针状的突起组的粗糙化银镀层11的形成步骤与第1实施方式的引线框1中的形成步骤也是大致同样的(参照图7的(a)～图7的(j)、参照图7的(a)～图7的(h)、图7的(h2)、图7的(i’)、图7的(j’))。
需说明的是，不设置基底镀层而是直接在引线框基材之上形成的情况下，粗糙化银镀层11的厚度必须为0.2μm以上，可以设为0.2μm以上3.0μm以下。进一步从成本的观点出发，更优选设为0.3μm以上1.0μm以下。
此外，基底镀层作为通过引线接合方式进行与半导体元件的电连接的情况中阻止铜的扩散的屏障发挥功能，当设置镍镀层作为该基底镀层的情况下，粗糙化银镀层11的厚度可以设为0.2μm以上3.0μm以下。
此外，基底镀层作为通过引线接合方式进行与半导体元件的电连接的情况中阻止铜的扩散的屏障发挥功能，当设置包含镍/钯镀的镀层作为该基底镀层的情况下，粗糙化银镀层11的厚度可以设为0.2μm以上3.0μm以下。
接下来，使用图8对使用本实施方式的引线框1’的半导体封装的制造工序的一例进行说明。
首先，准备通过图7所示制造步骤制造的、本实施方式的引线框1’(参照图8的(a))。
接下来，在引线框1’的上表面的衬垫部10c之上经由芯片粘合膏(Die Bond)16搭载半导体元件20并进行固定，同时，通过接合线17将半导体元件20的电极与引线框1’的内部连接用端子部10a电连接(参照图8的(b))。
接下来，使用模型模具，将引线框1’的下表面的外部连接用端子部10b以外的空间区域用密封树脂15密封(参照图8的(c))。
最后，通过切割、冲压等将排列成多列的半导体封装进行单片化(参照图8的(d))。
由此，得到使用本实施方式的引线框1’的半导体封装2’(参照图8的(e))。
需说明的是，使用通过图7的(a)～图7的(h)、图7的(h2)、图7的(i’)、图7的(j’)所示制造步骤制造的本实施方式的其他例的引线框1’的半导体封装2’也通过与上述大致同样的步骤获得(参照图8的(a’)～图8的(e’))。
实施例
(实施例1)
实施例1的引线框是无基底镀层、以引线框基材10为基底、在引线框基材10的侧面形成粗糙化银镀层11的引线框的一例。
实施例1中，准备厚度0.2mm、宽度180mm的带状铜材作为引线框基材10(参照图3的(a))，在该铜材的两面形成厚度25μm的第1抗蚀剂层R1(参照图3的(b))，使用描绘有对应于内部连接用端子部10a的规定形状的玻璃掩模对金属板10上表面侧的第1抗蚀剂层R1进行曝光、显影，同时，使用描绘有对应于外部连接用端子部10b的规定形状的玻璃掩模对金属板10下表面侧的第1抗蚀剂层R1进行曝光、显影，形成在金属板10上表面侧的对应于内部连接用端子部10a的部位开口、同时在金属板10下表面侧的对应于外部连接用端子部10b的部位开口的第1电镀用抗蚀剂掩模31-1(参照图3的(c))。
接下来，使用第1电镀用抗蚀剂掩模31-1，分别在金属板10上表面中对应于内部连接用端子部10a的部位、下表面中对应于外部连接用端子部10b的部位，依次层叠厚度1.0μm的镍镀层、厚度0.01μm的钯镀层、厚度0.001μm的金镀层，形成内部连接用镀层12、外部连接用镀层13(参照图3的(d))。
接下来，将第1电镀用抗蚀剂掩模31-1除去(参照图3的(e))，在金属板10的两面形成第2抗蚀剂层R2(参照图3的(f))。
接下来，使用描绘有规定的引线框形状的玻璃掩模进行曝光、显影，形成蚀刻用抗蚀剂掩模32(参照图3的(g))。
接下来，在两面实施蚀刻加工，形成规定的引线框形状(参照图3的(h))。
接下来，使用金属板10的两面的蚀刻用抗蚀剂掩模32作为第2电镀用抗蚀剂掩模，利用碱和酸对金属板10的侧面实施预处理后，如下实施电镀处理。
使用由甲烷磺酸系银镀液构成的、银浓度3.5g/L的银镀浴，以温度60℃、电流密度5A/dm2进行45秒电镀，形成具有针状的突起组的、表面积比(这里为粗糙化银镀层的表面积相对于平滑面的表面积的比率)、晶体取向<001>、<111>、<101>的比率、晶体粒径(平均值)为表1所示值的、厚度约1.5μm的粗糙化银镀层11(参照图3的(i))。
接下来，将抗蚀剂掩模32除去(参照图3的(j))，从而得到实施例1的引线框1。
(实施例2)
实施例2的引线框是如下结构的引线框的一例：通过引线接合(金线或铜线)方式进行与半导体元件的电连接的情况下，在引线框基材10的侧面实施镍镀层作为基底的屏障镀层，防止存在于引线框基材10的铜的热扩散。
实施例2中，在引线框形状的形成(参照图3的(a)～图3的(h))、对于金属板10的侧面的电镀预处理之前，与实施例1大致同样地进行。之后的电镀处理时，首先，使用由氨基磺酸镍和氯化镍、硼酸构成的镍镀浴，以2A/dm2的电流密度进行1分30秒电镀，形成厚度约1.0μm的平滑的作为基底的镍镀层。接下来，使用由甲烷磺酸系银镀液构成的、银浓度3.5g/L的银镀浴，以温度60℃、电流密度5A/dm2进行15秒电镀，形成具有针状的突起组的、表面积比(这里为粗糙化银镀层的表面积相对于平滑面的表面积的比率)、晶体取向<001>、<111>、<101>的比率、晶体粒径(平均值)为表1所示值的、厚度约0.5μm的粗糙化银镀层11。然后，与实施例1大致同样地将抗蚀剂掩模32除去(参照图7的(j))，得到实施例2的引线框1’。
(实施例3)
实施例3的引线框是如下结构的引线框的一例：与实施例2的引线框同样，通过引线接合(金线或铜线)方式进行与半导体元件的电连接的情况下，在引线框基材10的侧面层叠镍镀层和钯镀层作为基底的屏障镀层，防止存在于引线框基材10的铜的热扩散。
实施例3中，在对于金属板10的侧面的电镀处理中形成镍镀层之前，与实施例2大致同样地进行。接下来，使用由二氯胺系钯镀液构成的钯镀浴，以电流密度2A/dm2进行10秒电镀，形成厚度约0.01μm的平滑的作为基底的钯镀层。接下来，使用由甲烷磺酸系银镀液构成的、银浓度3.5g/L的银镀浴，以电流密度5A/dm2进行15秒电镀，形成具有针状的突起组的、表面积比(这里为粗糙化银镀层的表面积相对于平滑面的表面积的比率)、晶体取向<001>、<111>、<101>的比率、晶体粒径(平均值)为表1所示值的、厚度约0.6μm的粗糙化银镀层11。然后，与实施例1大致同样地将抗蚀剂掩模32除去(参照图7的(j))，得到实施例3的引线框1’。
(实施例4)
实施例4的引线框是如下结构的引线框的一例：利用焊锡进行与半导体元件的电连接的情况下，通过在引线框基材10的侧面实施银镀层作为基底的屏障镀层，使银容易向焊锡扩散。
实施例4中，在引线框形状的形成(参照图3的(a)～图3的(h))、对于金属板10的侧面的电镀预处理之前，与实施例1大致同样地进行。之后的电镀处理时，使用由氰系银镀液构成的银镀浴，以电流密度3A/dm2进行60秒电镀，形成厚度约1.1μm的平滑的作为基底的银镀层。接下来，使用由甲烷磺酸系银镀液构成的、银浓度3.5g/L的银镀浴，以温度60℃、电流密度5A/dm2进行15秒电镀，形成具有针状的突起组的、表面积比(这里为粗糙化银镀层的表面积相对于平滑面的表面积的比率)、晶体取向<001>、<111>、<101>的比率、晶体粒径(平均值)为表1所示值的、厚度约0.6μm的粗糙化银镀层11。然后，与实施例1大致同样地将抗蚀剂掩模32除去(参照图3的(j))，得到实施例4的引线框1。
(实施例5)
实施例5的引线框是如下结构的引线框的一例：与实施例4的引线框同样，利用焊锡进行与半导体元件的电连接的情况下，作为基底的屏障镀层，在引线框基材10的侧面层叠镍镀层、钯镀层和金镀层，防止存在于引线框基材10的铜的扩散。
实施例5中，在对于金属板10的侧面的电镀处理中形成钯镀层之前，与实施例3大致同样地进行。接下来，使用由氰系金镀液构成的金镀浴，以电流密度2A/dm2进行10秒电镀，形成厚度约0.001μm的平滑的作为基底的金镀层。接下来，使用由甲烷磺酸系银镀液构成的、银浓度3.5g/L的银镀浴，以温度60℃、电流密度5A/dm2进行15秒电镀，形成具有针状的突起组的、表面积比(这里为粗糙化银镀层的表面积相对于平滑面的表面积的比率)、晶体取向<001>、<111>、<101>的比率、晶体粒径(平均值)为表1所示值的、厚度约0.5μm的粗糙化银镀层11。然后，与实施例1大致同样地将抗蚀剂掩模32除去(参照图3的(j))，得到实施例5的引线框1。
(比较例1)
比较例1的引线框是无基底镀层、在引线框基材的侧面形成了平滑的银镀层的引线框的一例。
比较例1中，在引线框形状的形成、对于金属板的侧面的电镀预处理之前，与实施例1大致同样地进行。之后的电镀处理时，使用由氰系银镀液构成的、银浓度65g/L的银镀浴，以电流密度3A/dm2进行3分钟电镀，形成具有平滑面的、厚度约2.5μm的银镀层。然后，与实施例1大致同样地将抗蚀剂掩模除去，得到比较例1的引线框。
(比较例2)
比较例2的引线框是在引线框基材的侧面形成了具有由表面积比(这里为银镀层的表面积相对于平滑面的表面积的比率)低于1.30的凹凸所构成的粗糙化面的银镀层的引线框的一例。
比较例2中，在引线框形状的形成、对于金属板的侧面的电镀预处理之前，与实施例1大致同样地进行。之后的电镀处理时，使用由氰系银镀液构成的、银浓度65g/L的银镀浴，以电流密度3A/dm2进行6分钟电镀，形成具有平滑面的、厚度约5.0μm的银镀层。接下来，通过使用银镀剥离液对银镀层的表面实施2分钟微蚀刻处理，在银镀层的表面形成具有凹凸的粗糙化面。此时，形成有在表面具有凹凸的粗糙化面的银镀层的厚度为2.8μm，厚度约是具有平滑面的银镀层的一半左右。然后，与实施例1大致同样地将抗蚀剂掩模除去，得到比较例2的引线框。
(比较例3)
比较例3的引线框是在引线框基材的侧面形成了在表面具有粗糙化面的基底镀层、在其上形成了银镀层的引线框的一例。
比较例3中，在引线框形状的形成、对于金属板的侧面的电镀预处理之前，与实施例1大致同样地进行。之后的电镀处理时，首先，使用由氨基磺酸镍和氯化镍、硼酸构成的镍镀浴，以电流密度2A/dm2进行7分30秒电镀，形成具有平滑面的、厚度约5.0μm的镍镀层。接下来，通过使用镍镀剥离液对镍镀层的表面实施2分钟微蚀刻处理，形成在镍镀层的表面具有凹凸的粗糙化面。此时，形成了在表面具有凹凸的粗糙化面的镍镀层的厚度为2.6μm，约是具有平滑面的镍镀层厚度的一半左右。接下来，使用由氰系银镀液构成的、银浓度65g/L的银镀浴，以电流密度3A/dm2进行1分30秒电镀，形成追随镍镀层的粗糙化面的形状的、表面积比(这里为银镀层的表面积相对于平滑面的表面积的比率)、晶体取向<001>、<111>、<101>的比率、晶体粒径(平均值)为表1所示值的、厚度约1.5μm的、具有带凹凸的粗糙化面的银镀层。然后，与实施例1大致同样地将金属板的下表面侧的抗蚀剂掩模除去，得到比较例3的引线框。
将实施例1～5、比较例1～3各自的引线框中的镀层构成要件(镀层的种类和厚度、表面积比(这里为(粗糙或平滑)银镀层的表面积相对于平滑面的表面积的比率)、银镀层的晶体取向比率、晶体粒径(平均值))示于表1。
需说明的是，晶体取向比率是，对于使用扫描型电子显微镜(SEM:ScanningElectron Microscope)以10,000倍观察到的视野，利用电子背散射衍射分析装置(ESBD:Electron Backscatter Diffraction)进行分析，将对于<001>、<111>、<101>各取向的容许角度设为15°算出的。此外，晶体粒径设为以取向差15°以上作为粒界而求出的晶粒的面积圆当量直径。
此外，银镀层的镀覆厚度用荧光X射线分析装置(SII制SFT3300)测定，使用镍、钯、金镀的镀层的镀覆厚度用荧光X射线分析装置(SII制SFT3300)测定。
此外，表面积比用3D激光显微镜(OLYMPUS制OLS4100)测定。
[表1]
Figure BDA0002392990760000201
树脂密合性的评价
在完成的实施例1～5、比较例1～3各自的引线框的粗糙化银镀层(比较例1中为平滑的银镀层)之上，形成评价用的Φ2mm的圆筒形树脂模。对于该树脂，使用作为接合测试仪的Dage系列4000(Dage公司制)测定剪切强度，从而进行树脂密合性的评价。
将实施例1～5、比较例1～3各自的树脂密合性的评价结果示于表1。
[表2]
Figure BDA0002392990760000202
关于比较例1的引线框，确认到剪切强度为10MPa，不能说具有实际使用时充分的树脂密合性。
而关于实施例1～5的引线框，确认到如表1所示均具有比较例1的引线框的剪切强度1.5倍的剪切强度，树脂密合性显著提高。
另一方面，关于比较例2、3的引线框，确认到与比较例1的引线框的剪切强度相比，虽然剪切强度高，树脂密合性提高，但与比较例1的引线框的剪切强度相比，仅为1.1倍的剪切强度，无法获得实施例1～5的引线框那样的显著的树脂密合性提高效果。
生产率的评价
对用于将实施例1～5、比较例2、3各自的引线框中最表层镀层的表面形态形成为具有粗糙化面的形态所需的加工时间和银镀覆量进行比较，评价生产率。评价生产率时，使用将形成平滑的银镀层作为最表层镀层的、比较例1的引线框中的该加工时间、银镀覆的使用量分别设为100时的相对数值作为评价值。需说明的是，引线框的镀覆加工是以在生产线上输送的状态进行的，因此该加工时间的评价值是基于在各实施例、比较例的引线框的镀覆加工中需要最长镀覆时间的金属镀层的形成所需的时间算出的(实施例1：粗糙化银镀覆，实施例2、3、5：平滑镍镀覆，实施例4：平滑银镀覆，比较例2：平滑银镀覆，比较例3：平滑镍镀覆)。
将实施例1～5、比较例2、3各自的生产率(为了将最表层镀层的表面形态形成为具有粗糙化面的形态所需的加工时间和银镀覆量)的评价结果示于表2。
比较例2的引线框是在形成具有平滑面的、厚度约5.0μm的银镀层后，通过使用银镀剥离液实施微蚀刻处理而在银镀层的表面形成具有凹凸的粗糙化面的例子，形成有在表面具有凹凸的粗糙化面的银镀层的厚度为2.8μm，厚度是具有平滑面的银镀层的大约一半左右，如表2所示，确认到加工时间为200，银使用量为200，除了加工时间增加以外，原价高昂的银的成本大幅增加，生产率恶化。
比较例3的引线框是在形成具有平滑面的、厚度约5.0μm的镍镀层后，通过使用镍镀剥离液实施微蚀刻处理而在银镀层的表面形成具有凹凸的粗糙化面的例子，形成了在表面具有凹凸的粗糙化面的镍镀层的厚度为2.6μm，厚度是具有平滑面的镍镀层的大约一半左右，如表2所示，确认到加工时间为250，银使用量为60，虽然能在某种程度上降低银的成本，但是加工时间大幅增加，生产率大幅恶化。
而关于实施例1～5的引线框，确认到如表2所示，均为加工时间为25～50、银使用量为20～60，与比较例2的引线框相比，加工时间减少75～87.5％、银使用量减少70～90％，生产率显著提高。
此外，关于实施例2、3、5的引线框，确认到与比较例3的引线框相比加工时间减少80％、银使用量减少67％，生产率显著提高。需说明的是，关于实施例1和实施例4的引线框，确认到虽然银使用量与比较例3的引线框为同等程度，但与比较例2的引线框相比大幅减少，此外，加工时间与比较例3的引线框相比减少88～90％，生产率显著提高。
以上对本发明的优选实施方式和实施例进行了详细说明，但本发明不受上述实施方式和实施例的限制，可以在不脱离本发明范围的情况下对上述实施方式和实施例进行各种变形和替换。
此外，本发明的引线框中虽然将引线框基材的材质设为铜合金等铜系材料，但也可以应用镍系合金作为引线框基材的材质。
此外，只要是不损害具有针状的突起组的粗糙化面的表面积比和晶体结构的规定厚度，本发明的引线框中，还可以在作为最表层镀层而具备的具有针状的突起组的粗糙化银镀层上进一步层叠例如银镀层、组合了镍、钯、金的镀层作为覆盖用的镀层。
产业可利用性
本发明的引线框在需要使用最表层具备银镀层的引线框来制造树脂密封型的半导体封装的领域是有用的。

Claims (3)

1.一种引线框，其特征在于，由铜系材料构成的引线框基材的上表面、侧面、下表面中在所述上表面和下表面具备镍、钯、金依次层叠而成的镀层，同时，在所述侧面具备具有针状的突起组的粗糙化银镀层作为最表层镀层，该粗糙化银镀层具有在晶体取向<001>、<111>、<101>各自的比率中晶体取向<101>的比率最高的晶体结构。
2.根据权利要求1所述的引线框，其特征在于，所述粗糙化银镀层的平均晶体粒径小于0.28μm。
3.根据权利要求1或2所述的引线框，其特征在于，所述引线框基材与所述粗糙化银镀层之间具有基底镀层。
CN202010121070.8A 2019-03-22 2020-02-26 引线框 Pending CN111725172A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-055686 2019-03-22
JP2019055686A JP6733940B1 (ja) 2019-03-22 2019-03-22 リードフレーム

Publications (1)

Publication Number Publication Date
CN111725172A true CN111725172A (zh) 2020-09-29

Family

ID=71892271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010121070.8A Pending CN111725172A (zh) 2019-03-22 2020-02-26 引线框

Country Status (5)

Country Link
US (1) US10811346B2 (zh)
JP (1) JP6733940B1 (zh)
KR (1) KR20200112659A (zh)
CN (1) CN111725172A (zh)
TW (1) TWI811532B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758051B (zh) * 2021-01-04 2022-03-11 南茂科技股份有限公司 半導體封裝結構及其製作方法
TWI745213B (zh) * 2021-01-06 2021-11-01 南茂科技股份有限公司 半導體封裝結構及其製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5151438Y2 (zh) 1975-09-22 1976-12-09
JP3259894B2 (ja) 1996-04-30 2002-02-25 ソニー株式会社 リードフレーム、その製造方法及びそのリードフレームを用いた半導体装置
JP2009108339A (ja) * 2007-10-26 2009-05-21 Renesas Technology Corp 半導体装置およびその製造方法
JP5151438B2 (ja) 2007-12-10 2013-02-27 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP4853508B2 (ja) 2008-11-05 2012-01-11 住友金属鉱山株式会社 リードフレームの製造方法
JP6757274B2 (ja) * 2017-02-17 2020-09-16 新光電気工業株式会社 リードフレーム及びその製造方法
US20190103267A1 (en) * 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor substrate and method of manufacturing thereof
TWM566910U (zh) * 2018-05-04 2018-09-11 長華科技股份有限公司 具有最大可視角之吃錫凹槽的預成型導線架及其封裝元件

Also Published As

Publication number Publication date
JP2020155749A (ja) 2020-09-24
US10811346B2 (en) 2020-10-20
US20200303286A1 (en) 2020-09-24
TW202036824A (zh) 2020-10-01
JP6733940B1 (ja) 2020-08-05
TWI811532B (zh) 2023-08-11
KR20200112659A (ko) 2020-10-05

Similar Documents

Publication Publication Date Title
TWI831944B (zh) 導線架
TWI826671B (zh) 半導體元件搭載用零件、引線框和半導體元件搭載用基板
CN111725172A (zh) 引线框
TWI820313B (zh) 導線架
TWI820314B (zh) 半導體元件搭載用基板
JP6736717B1 (ja) 半導体素子搭載用基板
CN111725171A (zh) 引线框

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20231123

Address after: The road development processing zone Kaohsiung city Taiwan China No. 24

Applicant after: CHANG WAH TECHNOLOGY Co.,Ltd.

Address before: Kagoshima County, Japan

Applicant before: Oguchi Electric Materials Co.,Ltd.

TA01 Transfer of patent application right