TWI758051B - 半導體封裝結構及其製作方法 - Google Patents

半導體封裝結構及其製作方法 Download PDF

Info

Publication number
TWI758051B
TWI758051B TW110100087A TW110100087A TWI758051B TW I758051 B TWI758051 B TW I758051B TW 110100087 A TW110100087 A TW 110100087A TW 110100087 A TW110100087 A TW 110100087A TW I758051 B TWI758051 B TW I758051B
Authority
TW
Taiwan
Prior art keywords
pins
lead
arc
conductive material
material layer
Prior art date
Application number
TW110100087A
Other languages
English (en)
Other versions
TW202228252A (zh
Inventor
周世文
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW110100087A priority Critical patent/TWI758051B/zh
Priority to CN202110201681.8A priority patent/CN114725029A/zh
Application granted granted Critical
Publication of TWI758051B publication Critical patent/TWI758051B/zh
Publication of TW202228252A publication Critical patent/TW202228252A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一種半導體封裝結構，包括導線架、晶片、封裝膠體以及導電材料層。導線架包括承載座及環繞承載座的多個引腳。各引腳具有相對的頂面與第一底面、內側端及外側端。各引腳於第一底面的周圍形成凹穴，且凹穴具有弧狀凹穴表面。外側端以平面側壁與弧狀凹穴表面的一側連接頂面與第一底面。晶片配置於承載座上且電性連接引腳。封裝膠體覆蓋導線架及晶片，且其下表面暴露出並切齊於各引腳的第一底面。導電材料層配置於各引腳的第一底面與弧狀凹穴表面。封裝膠體的側表面切齊於各引腳的平面側壁且暴露出外側端的弧狀凹穴表面的該側上的導電材料層。

Description

半導體封裝結構及其製作方法
本發明是有關於一種封裝結構及其製作方法，且特別是有關於一種半導體封裝結構及其製作方法。
近年來，為求實現小型化的封裝，具有較小封裝面積的兩面扁平無引腳(Dual Flat No-lead, DFN)封裝結構以及四面扁平無引腳(Quad Flat No-lead, QFN)封裝結構儼然成為當前封裝製程中的主流。由於兩面扁平無引腳以及四面扁平無引腳的封裝具有較小的封裝體積及優越的散熱性、品質穩定性及電性功能，現已被廣泛地應用於各種不同型式的封裝結構。
一般來說，兩面扁平無引腳封裝以及四面扁平無引腳封裝僅透過引腳外露的底面作為對外電性連接點。如此情況下，有限的可潤濕面積常無法提供封裝結構與外部元件(例如印刷電路板)足夠的接著強度，進而導致電性異常或失效的問題。因此，將引腳的側壁露出並形成階梯狀結構的可濕潤側翼(Wettable Flank)的技術開始被應用，以增加引腳的可潤濕面積、提升封裝結構電性連接至印刷電路板的接著強度。然而，上述階梯狀的可濕潤側翼仍然受限於其外露於封裝結構的面積，而無法大幅提高引腳電性連接至印刷電路板的接著強度。
本發明提供一種半導體封裝結構，其引腳具有較佳的接著強度。
本發明提供一種半導體封裝結構的製作方法，其用以製作上述的半導體封裝結構。
本發明的半導體封裝結構，其包括一導線架、一晶片、一封裝膠體以及一導電材料層。導線架包括一承載座及環繞承載座的多個引腳。各引腳具有彼此相對的一頂面與一第一底面、一內側端以及一外側端，其中內側端面向承載座。各引腳於第一底面的周圍形成一凹穴，且凹穴具有一弧狀凹穴表面。外側端以一平面側壁與弧狀凹穴表面的一側連接頂面與第一底面。晶片配置於承載座上，並電性連接引腳。封裝膠體覆蓋導線架及晶片。封裝膠體具有一下表面與一側表面，其中下表面暴露出且切齊於各引腳的第一底面，且封裝膠體隔開引腳的凹穴。導電材料層配置於各引腳的第一底面與弧狀凹穴表面上，其中封裝膠體的側表面切齊於各引腳的平面側壁且暴露出外側端的弧狀凹穴表面的該側上的導電材料層。
在本發明的一實施例中，上述的弧狀凹穴表面為一粗糙面。
在本發明的一實施例中，上述的各引腳的弧狀凹穴表面至各引腳的中央的距離自第一底面向頂面的方向逐漸增大。
在本發明的一實施例中，上述的各引腳的內側端於第一底面處具有一凹陷，且封裝膠體填滿凹陷，內側端以一第一側壁、一第二底面與覆蓋有導電材料層的弧狀凹穴表面的另一側連接頂面與第一底面。
在本發明的一實施例中，上述的導電材料層的材質包括無鉛銲料。
本發明的半導體封裝結構的製作方法，其包括以下步驟。提供一封裝半成品，封裝半成品包括一導線架條、多個晶片以及一封裝膠體，導線架條具有多個導線架單元及連接導線架單元的多個連接條，各導線架單元包括一承載座及環繞承載座的多個引腳，各引腳的一外側端連接至相鄰的連接條的其一，相鄰兩導線架單元的引腳兩兩相對配置並於對應連接的連接條的其一上形成多個連接部，各連接部的底部具有凹槽，晶片分別配置於導線架單元的承載座上且電性連接引腳，而封裝膠體覆蓋晶片與導線架條，其中封裝膠體填滿連接部的凹槽，且封裝膠體的一下表面暴露出且切齊於各引腳的一第一底面。形成一蝕刻罩幕於各引腳的第一底面的中央，使蝕刻罩幕暴露出各第一底面的周圍。對封裝半成品進行一蝕刻程序，使各引腳於第一底面的周圍形成一凹穴，其中封裝膠體隔開引腳的凹穴，且各凹穴具有一弧狀凹穴表面。移除凹槽中的封裝膠體，而暴露出各連接部的一內表面。形成一導電材料層於各引腳的第一底面上以及凹穴中。進行一單分程序，以切割封裝膠體及連接部，而形成各自獨立的半導體封裝結構，其中各半導體封裝結構包括具有承載座及環繞承載座的引腳的一導線架、各晶片、封裝膠體以及導電材料層，各引腳具有彼此相對的一頂面及第一底面、一內側端及外側端，內側端面向承載座，各引腳的第一底面與自第一底面形成於各引腳的周圍的弧狀凹穴表面配置有導電材料層，外側端以一平面側壁與弧狀凹穴表面的一側連接頂面與第一底面，封裝膠體的一側表面切齊於各引腳的平面側壁且暴露出外側端的弧狀凹穴表面的該側上的導電材料層。
在本發明的一實施例中，上述的弧狀凹穴表面為一粗糙面。
在本發明的一實施例中，上述的各引腳的弧狀凹穴表面至各引腳的中央的距離自第一底面向頂面的方向逐漸增大。
在本發明的一實施例中，上述的各引腳的內側端於第一底面處具有一凹陷，且封裝膠體填滿凹陷，內側端以一第一側壁、一第二底面與覆蓋有導電材料層的弧狀凹穴表面的另一側連接頂面與第一底面。
在本發明的一實施例中，上述的導電材料層的材質包括無鉛銲料。
基於上述，在本發明的半導體封裝結構的設計中，在引腳的底部的周圍形成凹穴而具有弧狀凹穴表面，使得導電材料層除了配置於引腳的第一底面之外，更可配置於引腳底部周圍的弧狀凹穴表面上。因此，底部周圍具弧狀凹穴表面的引腳，能夠提高導電材料層的接著面積及量，從而增加引腳上的導電材料層外露於半導體封裝結構的面積及量，以提升半導體封裝結構電性連接的接著強度及與外部端子的接合良率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本文所使用之方向用語（例如，上、下、右、左、前、後、頂部、底部）僅作為參看所繪圖式使用且不意欲暗示絕對定向。除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
圖1A是依據本發明一實施例的一種半導體封裝結構的封裝半成品的俯視示意圖。圖1B至圖1F是圖1A的半導體封裝結構的製作方法的剖面示意圖。圖2是圖1F的半導體封裝結構的仰視示意圖。圖3A是圖1F的半導體封裝結構的引腳的局部立體示意圖。圖3B是依據本發明另一實施例的一種半導體封裝結構的引腳的局部立體示意圖。需說明的是，圖1A的右下方的封裝半成品10的局部俯視示意圖省略繪示封裝膠體300，以清楚表示封裝半成品10的結構。
關於本實施例的半導體封裝結構的製作方法，首先，請參考圖1A，提供封裝半成品10。封裝半成品10包括導線架條100、多個晶片200以及封裝膠體300。導線架條100具有多個導線架單元110以及連接多個導線架單元110的多個連接條120。導線架單元110係呈矩陣式排列並以連接條120分隔開。各導線架單元110包括承載座111及環繞承載座111的多個引腳112，其中各引腳112的外側端112A連接至相鄰的連接條120，且相鄰兩導線架單元110的引腳112兩兩相對配置並於對應連接的連接條120上形成多個連接部121。
接著，請同時參考圖1A與圖1B，各連接部121的底部具有凹槽1212，在本實施例中，各連接部121的凹槽1212相互連通而形成沿著連接條120延伸的單個長條型凹槽。然而，在其他未繪示的實施例中，各連接部121的凹槽1212可為個別的凹槽，使得連接條120上形成多個彼此分離的凹槽，本發明對於凹槽的形式和數量不加以限制。晶片200分別配置於導線架單元110的承載座111上且電性連接引腳112。此處，晶片200是透過打線電性連接引腳112，但不以此電性連接的方式為限。
緊接著，請參考圖1A與圖1B，封裝膠體300覆蓋晶片200與導線架條100，其中各引腳112的內側端112B於第一底面1121處具有凹陷1122。封裝膠體300填滿引腳112的凹陷1122以及連接部121的凹槽1212，且封裝膠體300的下表面301暴露出且切齊於各引腳112的第一底面1121。藉由封裝膠體300填滿引腳112的凹陷1122可將引腳112鎖固於封裝膠體300內，避免引腳112自封裝膠體300中脫落。此外，在本實施例中，封裝膠體300的下表面301亦暴露出承載座111的底面1111，然而，在其他未繪示的實施例中，承載座111的底面1111可被封裝膠體300所覆蓋而不暴露出。
之後，請參考圖1C，形成蝕刻罩幕400於各引腳112的第一底面1121的中央，使蝕刻罩幕400暴露出各第一底面1121的周圍。在本實施例中，蝕刻罩幕400亦覆蓋承載座111的底面1111。此處，需說明的是，在本實施例中，覆蓋承載座111的底面1111以及引腳112的第一底面1121的中央的蝕刻罩幕400例如為一絕緣材料。在其它實施例中，覆蓋承載座111的底面1111以及引腳112的第一底面1121的中央的蝕刻罩幕400亦可為金屬材料，其中金屬材料例如是金、鈀或其他可供選擇性蝕刻的金屬，但本發明並不以此為限。
接著，請同時參考圖1C與圖1D，對封裝半成品10進行一蝕刻程序，使蝕刻液對未被蝕刻罩幕400覆蓋的各引腳112的第一底面1121的四周開始進行等向性蝕刻，而於各引腳112的第一底面1121的周圍形成凹穴1123，其中封裝膠體300隔開這些引腳112的這些凹穴1123（請參考圖2）。此處，蝕刻程序例如是將封裝半成品10置入銅蝕刻液中，使銅蝕刻液針對未被蝕刻罩幕400覆蓋的引腳112的第一底面1121的周圍開始向內進行等向性蝕刻，而使引腳112的第一底面1121的周圍外露出並向引腳112的內部形成凹穴1123。較佳地，各凹穴1123具有弧狀凹穴表面S，且弧狀凹穴表面S例如為一粗糙面。
接著，在本實施例中，由於覆蓋承載座111的底面1111以及引腳112的第一底面1121的中央的蝕刻罩幕400的材質為絕緣材料，因此在蝕刻程序(圖1D)後並在形成導電材料層500的製作方法(圖1E)前，將移除覆蓋承載座111以及引腳112的蝕刻罩幕400。需說明的是，在其它實施例中，當蝕刻罩幕400的材質為金屬材料時，可在形成導電材料層500的製作方法前，選擇移除或保留蝕刻罩幕400，此仍屬於本發明所欲保護的範圍。
之後，請參考圖1E，移除凹槽1212中的封裝膠體300，而暴露出各連接部121的內表面1213。緊接著，形成導電材料層500於各引腳112的第一底面1121上以及凹穴1123中。此處，導電材料層500是配置於環繞引腳112的周圍表面(即弧狀凹穴表面S)與第一底面1121。需說明的是，在本實施例中，例如是以雷射光照射的方式移除凹槽1212中的封裝膠體300，但不以此為限。此處，導電材料層500的材質例如是無鉛銲料，但不以此為限。導電材料層500的形成方法包括電鍍、印刷等。在本實施例中，導電材料層500還形成於承載座111的底面1111以及連接部121的內表面1213上，此仍屬於本發明所欲保護的範圍。除此之外，粗糙的弧狀凹穴表面S可使導電材料層500更佳地附著於弧狀凹穴表面S上，且在後續的單分程序時，粗糙的弧狀凹穴表面S也可減少金屬毛邊(bur)的產生。
特別是，在本實施例中，由於各引腳112的底部的周圍具有凹穴1123，可讓導電材料層500形成於引腳112的弧狀凹穴表面S上(例如是在引腳112的側表面360度鍍錫)時，能夠提高導電材料層500的接著面積，從而增加引腳112上的導電材料層500外露於半導體封裝結構20的面積及量，以提升後續完成的半導體封裝結構20（請參考圖1F）電性連接的接著強度及與外部端子的接合良率。
最後，請同時參考圖1E與圖1F，進行單分程序，切割封裝膠體300及連接部121，以使封裝膠體300的一側表面302切齊於各引腳112的平面側壁1125且暴露出外側端112A的弧狀凹穴表面S的一側S1上的導電材料層500，而形成各自獨立的半導體封裝結構（於圖1F中僅示意地繪示一個半導體封裝結構20）。
在結構上，請再參考圖1F，半導體封裝結構20包括具有承載座111及環繞承載座111的多個引腳112的導線架110’、晶片200、封裝膠體300以及導電材料層500。各引腳112具有彼此相對的頂面1124及第一底面1121、內側端112B及外側端112A。各引腳112的第一底面1121與自第一底面1121形成於各引腳112的周圍的弧狀凹穴表面S配置有導電材料層500。外側端112A以平面側壁1125與弧狀凹穴表面S的一側S1連接頂面1124與第一底面1121。內側端112B面向承載座111，且內側端112B以第一側壁1126、一第二底面1127與覆蓋有導電材料層500的弧狀凹穴表面S的另一側S2連接頂面1124與第一底面1121。封裝膠體300的側表面302切齊於各引腳112的平面側壁1125且暴露出外側端112A的弧狀凹穴表面S的一側S1上的導電材料層500。
在本實施例中，請同時參考圖1F與圖3A，在經過蝕刻程序後，各引腳112形成如漏斗狀的外型，也就是說各引腳112的弧狀凹穴表面S至各引腳112的中央的距離自第一底面1121向頂面1124的方向逐漸增大。然而，導線架110”的各引腳112’也可以如圖3B所示形成具有內縮頸部的沙漏狀外型，此仍屬於本發明所欲保護的範圍。由於本實施例的半導體封裝結構20是在引腳112的底部的周圍形成凹穴1123，並在凹穴1123中形成導電材料層500，使得引腳112的第一表面1121以及環繞周圍的弧狀凹穴表面S上皆配置有導電材料層500，相較於習知具階梯狀結構的引腳，本實施例具弧狀凹穴表面S的引腳112，能夠提高導電材料層500的接著面積(即增加引腳112的可濕潤面積)，從而提升半導體封裝結構20的電性接著強度。
綜上所述，在本發明的半導體封裝結構的設計中，在引腳的底部的周圍形成凹穴而具有弧狀凹穴表面，使得導電材料層除了配置於引腳的第一底面之外，更可配置於引腳底部周圍的弧狀凹穴表面上。因此，底部周圍具弧狀凹穴表面的引腳，能夠提高導電材料層的接著面積及量，從而增加引腳上的導電材料層外露於半導體封裝結構的面積及量，以提升半導體封裝結構電性連接的接著強度及與外部端子的接合良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:封裝半成品 20:半導體封裝結構 100:導線架條 110:導線架單元 110’、110”:導線架 111:承載座 112、112’:引腳 112A:外側端 112B:內側端 120:連接條 121:連接部 200:晶片 300:封裝膠體 301:下表面 302:側表面 400:蝕刻罩幕 500:導電材料層 1111:底面 1121:第一底面 1122:凹陷 1123:凹穴 1124:頂面 1125:平面側壁 1126:第一側壁 1127:第二底面 1211:底面 1212:凹槽 1213:內表面 S:弧狀凹穴表面 S1、S2:側
圖1A是依據本發明一實施例的一種半導體封裝結構的封裝半成品的俯視示意圖。 圖1B至圖1F是圖1A的半導體封裝結構的製作方法的剖面示意圖。 圖2是圖1F的半導體封裝結構的仰視示意圖。 圖3A是圖1F的半導體封裝結構的引腳的局部立體示意圖。 圖3B是依據本發明另一實施例的一種半導體封裝結構的引腳的局部立體示意圖。
20:半導體封裝結構
110’:導線架
111:承載座
112:引腳
112A:外側端
112B:內側端
1111:底面
1121:第一底面
1123:凹穴
1124:頂面
1125:平面側壁
1126:第一側壁
1127:第二底面
200:晶片
300:封裝膠體
301:下表面
302:側表面
500:導電材料層
S:弧狀凹穴表面
S1、S2:側

Claims (9)

  1. 一種半導體封裝結構，包括：一導線架，包括一承載座及環繞該承載座的多個引腳，各該引腳具有彼此相對的一頂面與一第一底面、一內側端以及一外側端，其中該內側端面向該承載座，各該引腳於該第一底面的周圍形成一凹穴，且該凹穴具有一弧狀凹穴表面，該外側端以一平面側壁與該弧狀凹穴表面的一側連接該頂面與該第一底面；一晶片，配置於該承載座上，並電性連接該些引腳；一封裝膠體，覆蓋該導線架及該晶片，該封裝膠體具有一下表面與一側表面，其中該下表面暴露出且切齊於各該引腳的該第一底面，且該封裝膠體隔開該些引腳的該些凹穴；以及一導電材料層，配置於各該引腳的該第一底面與該弧狀凹穴表面上，其中該封裝膠體的該側表面切齊於各該引腳的該平面側壁且暴露出該外側端的該弧狀凹穴表面的該側上的該導電材料層，其中各該引腳的該內側端於該第一底面處具有一凹陷，且該封裝膠體填滿該凹陷，該內側端以一第一側壁、一第二底面與覆蓋有該導電材料層的該弧狀凹穴表面的另一側連接該頂面與該第一底面。
  2. 如請求項1所述的半導體封裝結構，其中弧狀凹穴表面為一粗糙面。
  3. 如請求項1所述的半導體封裝結構，其中各該引腳的該弧狀凹穴表面至各該引腳的中央的距離自該第一底面向該頂面的方向逐漸增大。
  4. 如請求項1所述的半導體封裝結構，其中該導電材料層的材質包括無鉛銲料。
  5. 一種半導體封裝結構的製作方法，包括：提供一封裝半成品，該封裝半成品包括一導線架條、多個晶片以及一封裝膠體，該導線架條具有多個導線架單元及連接該些導線架單元的多個連接條，各該導線架單元包括一承載座及環繞該承載座的多個引腳，各該引腳的一外側端連接至相鄰的該些連接條的其一，相鄰兩該些導線架單元的該些引腳兩兩相對配置並於對應連接的該些連接條的其一上形成多個連接部，各該連接部的底部具有凹槽，該些晶片分別配置於該些導線架單元的該些承載座上且電性連接該些引腳，而該封裝膠體覆蓋該些晶片與該導線架條，其中該封裝膠體填滿該些連接部的該些凹槽，且該封裝膠體的一下表面暴露出且切齊於各該引腳的一第一底面；形成一蝕刻罩幕於各該引腳的該第一底面的中央，使該蝕刻罩幕暴露出各該第一底面的周圍；對該封裝半成品進行一蝕刻程序，使各該引腳於該第一底面的周圍形成一凹穴，其中該封裝膠體隔開該些引腳的該些凹穴，且各該凹穴具有一弧狀凹穴表面； 移除該些凹槽中的該封裝膠體，而暴露出各該連接部的一內表面；形成一導電材料層於各該引腳的該第一底面上以及該凹穴中；以及進行一單分程序，以切割該封裝膠體及該些連接部，而形成各自獨立的該些半導體封裝結構，其中各該半導體封裝結構包括具有該承載座及環繞該承載座的該些引腳的一導線架、各該晶片、該封裝膠體以及該導電材料層，各該引腳具有彼此相對的一頂面及該第一底面、一內側端及該外側端，該內側端面向該承載座，各該引腳的該第一底面與自該第一底面形成於各該引腳的周圍的該弧狀凹穴表面配置有該導電材料層，該外側端以一平面側壁與該弧狀凹穴表面的一側連接該頂面與該第一底面，該封裝膠體的一側表面切齊於各該引腳的該平面側壁且暴露出該外側端的該弧狀凹穴表面的該側上的該導電材料層。
  6. 如請求項5所述的半導體封裝結構的製作方法，其中該弧狀凹穴表面為一粗糙面。
  7. 如請求項5所述的半導體封裝結構的製作方法，其中各該引腳的該弧狀凹穴表面至各該引腳的中央的距離自該第一底面向該頂面的方向逐漸增大。
  8. 如請求項5所述的半導體封裝結構的製作方法，其中各該引腳的該內側端於該第一底面處具有一凹陷，且該封裝膠體 填滿該凹陷，該內側端以一第一側壁、一第二底面與覆蓋有該導電材料層的該弧狀凹穴表面的另一側連接該頂面與該第一底面。
  9. 如請求項5所述的半導體封裝結構的製作方法，其中該導電材料層的材質包括無鉛銲料。
TW110100087A 2021-01-04 2021-01-04 半導體封裝結構及其製作方法 TWI758051B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110100087A TWI758051B (zh) 2021-01-04 2021-01-04 半導體封裝結構及其製作方法
CN202110201681.8A CN114725029A (zh) 2021-01-04 2021-02-23 半导体封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110100087A TWI758051B (zh) 2021-01-04 2021-01-04 半導體封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TWI758051B true TWI758051B (zh) 2022-03-11
TW202228252A TW202228252A (zh) 2022-07-16

Family

ID=81710657

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110100087A TWI758051B (zh) 2021-01-04 2021-01-04 半導體封裝結構及其製作方法

Country Status (2)

Country Link
CN (1) CN114725029A (zh)
TW (1) TWI758051B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201225187A (en) * 2010-12-15 2012-06-16 Chipmos Technologies Inc Non-leaded package structure and manufacturing method thereof
TW202023000A (zh) * 2018-12-11 2020-06-16 南茂科技股份有限公司 半導體封裝結構
TW202036824A (zh) * 2019-03-22 2020-10-01 日商大口電材股份有限公司 導線架

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201225187A (en) * 2010-12-15 2012-06-16 Chipmos Technologies Inc Non-leaded package structure and manufacturing method thereof
TW202023000A (zh) * 2018-12-11 2020-06-16 南茂科技股份有限公司 半導體封裝結構
TW202036824A (zh) * 2019-03-22 2020-10-01 日商大口電材股份有限公司 導線架

Also Published As

Publication number Publication date
CN114725029A (zh) 2022-07-08
TW202228252A (zh) 2022-07-16

Similar Documents

Publication Publication Date Title
TWI587414B (zh) 先進四方扁平無引腳封裝結構及其製造方法
TWI466254B (zh) 引腳延伸之半導體封裝及其製造方法
US7741149B2 (en) Method of fabricating chip package structure
US8184453B1 (en) Increased capacity semiconductor package
US8241967B2 (en) Semiconductor package with a support structure and fabrication method thereof
TWI455213B (zh) 無外引腳封裝結構及其製作方法
TWI419291B (zh) 引線框架結構、使用引線框架結構之進階四方扁平無引線封裝結構，以及其製造方法
EP1179844A2 (en) Semiconductor packaging
JP5544714B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置
CN211125636U (zh) 半导体封装件
TWI575682B (zh) 晶片封裝結構及堆疊式晶片封裝結構
TWI421993B (zh) 四方扁平無導腳之半導體封裝件及其製法及用於製造該半導體封裝件之金屬板
JP2004363365A (ja) 半導体装置及びその製造方法
JP2003318360A (ja) 半導体装置およびその製造方法
TWI758051B (zh) 半導體封裝結構及其製作方法
JP5850347B2 (ja) 樹脂封止型半導体装置
JP2000332162A (ja) 樹脂封止型半導体装置
TWI757133B (zh) 四方扁平無引腳封裝結構
CN210575932U (zh) 一种引线框架及封装结构
TWI745213B (zh) 半導體封裝結構及其製造方法
TW201721824A (zh) 半導體封裝結構及其製作方法
TWM589900U (zh) 具有外凸微型引腳的半導體封裝元件
KR20050000972A (ko) 칩 스택 패키지
TWI761105B (zh) 半導體封裝結構及導線架
TWI582903B (zh) 半導體封裝結構及其製作方法