TWM566910U - 具有最大可視角之吃錫凹槽的預成型導線架及其封裝元件 - Google Patents

具有最大可視角之吃錫凹槽的預成型導線架及其封裝元件 Download PDF

Info

Publication number
TWM566910U
TWM566910U TW107205847U TW107205847U TWM566910U TW M566910 U TWM566910 U TW M566910U TW 107205847 U TW107205847 U TW 107205847U TW 107205847 U TW107205847 U TW 107205847U TW M566910 U TWM566910 U TW M566910U
Authority
TW
Taiwan
Prior art keywords
tin
lead frame
exposed
adhesive layer
groove
Prior art date
Application number
TW107205847U
Other languages
English (en)
Inventor
黃嘉能
Original Assignee
長華科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 長華科技股份有限公司 filed Critical 長華科技股份有限公司
Priority to TW107205847U priority Critical patent/TWM566910U/zh
Priority to JP2018003486U priority patent/JP3218933U/ja
Publication of TWM566910U publication Critical patent/TWM566910U/zh
Priority to KR2020180004399U priority patent/KR200492009Y1/ko
Priority to US16/141,258 priority patent/US20190341338A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本新型提供一種具有最大可視角之吃錫凹槽的預成型導線架，包含預成形膠層及一導線架。該預成形膠層具有一中心區、一環圍該中心區的外圍區、彼此反向的一上表面、及一下表面，及多個自切割道的該上表面朝向該下表面方向凹陷的吃錫凹槽，其中，該吃錫凹槽具有一位於該切割道的第一區，該第一區具有一最大的第一徑寬。該導線架具有多條嵌設於該預成形膠層的引腳，每一條引腳具有一連接分別自該下表面露出的兩個底面並朝向該上表面方向凹陷的吃錫面，該吃錫面與該預成形膠層共同界定出其中一個吃錫凹槽並自該吃錫凹槽對外裸露。此外，本新型還提供一種利用該最大可視角之吃錫凹槽的預成型導線架封裝而得的導線架封裝元件。

Description

具有最大可視角之吃錫凹槽的預成型導線架及其封 裝元件
本新型是有關於一種預成型導線架及封裝元件，特別是指一種具有最大可視角之吃錫凹槽的預成型導線架及其封裝元件。
參閱圖1，圖1是利用習知四方扁平無外引腳(QFN，quad flat no-lead)封裝的半導體封裝結構，包含一晶片座11、環圍該晶片座11並與該晶片座11成一間隙間隔的引腳12、一設置於該晶片座11頂面的半導體晶片13、用於將該半導體晶片13與該等引腳12電連接的導線14，及一封裝膠層15。由於QFN沒有向外延伸的引腳，因此，該半導體封裝結構可大幅減小封裝尺寸。然而，也因為沒有向外延伸的引腳，因此，當要將此半導體封裝結構應用於後續與其它電路板100焊接時，用於焊接的焊料101一般難以從該等引腳12的底面121經由回焊(reflow)爬升至該等引腳12的側面122。然而，由於該半導體封裝結構與該其它電路板100連接的機械強度與焊料101及引腳12的接觸面積有極大的關係，且當該焊料 101無法自該等引腳12的側面顯露時，於製程過程也無從直接從外觀檢測得知引腳12與銲料101的焊接狀況，而增加了檢測的難度。
參閱圖2，為了讓焊料更易於在引腳外露的邊緣回焊，增加引腳與銲料的接觸面積，以提升焊接的強度及可靠度，以及可便於目視確認封裝元件的引腳與銲料的焊接品質，美國第2016/0148877A1早期公開號專利案，揭示利用將半導體元件打線封裝完成後，利用兩次切割的方式，先以一較寬的切割刀切割各引腳12(圖2僅顯示其中一個引腳12)外露的部份底面而形成一凹槽13，接著，於該引腳12與該凹槽13上形成一層電鍍層14，最後，再以另一較窄的切割刀將該引腳12切斷，得到單個的QFN封裝元件，並使該QFN封裝元件經切割後外露的引腳12的側面可產生一斷差結構15。因此，當將該QFN封裝元件與其它電路板(圖未式)經由焊料連接時，焊料可藉由該引腳12的該斷差結構15更易於從該等引腳12的底面回焊(reflow)至側面，而可與該引腳12有較多的接觸面積，而得以增加該QFN封裝元件與該其它電路板的接合強度，並可藉由觀測回焊至側面的焊料而得知該等引腳12與銲料的接合狀況。也就是說，為了在各引腳12的側面形成該斷差結構15，於封裝後需要再進行兩次切割方可達成，然而，多次切割不僅耗時且易損耗切割刀具而增加了製程成本。
因此，本新型之目的，即在提供一種具有最大可視角之吃錫凹槽的預成型導線架。
於是，本新型該具有最大可視角之吃錫凹槽的預成型導線架，包含一預成形膠層，及一導線架。
於該預成形膠層定義多條彼此縱橫間隔交錯排列的切割道，及多個由兩兩縱橫相鄰交錯的切割道所定義出的晶片設置單元，其中，每一個晶片設置單元具有一中心區、一環圍該中心區的外圍區，且該預成形膠層具有彼此反向的一上表面、及一下表面，及多個自該等切割道的該下表面朝向該上表面方向凹陷的吃錫凹槽，其中，該吃錫凹槽具有一位於該切割道的第一區，及分別位於該第一區的兩端並與相鄰的該等外圍區鄰接的第二區，該第一區具有第一徑寬，該第二區具有第二徑寬，且該第一徑寬大於該第二徑寬。
該導線架具有多條嵌設於該預成形膠層的引腳，每一條引腳具有自其中一個晶片設置單元的外圍區經由相鄰的切割道延伸至相鄰的其中另一個晶片設置單元的外圍區，並自該上表面裸露且與該上表面共平面的接線面，及兩個分別自該兩個相鄰的晶片設置單元的該下表面裸露並與該下表面共平面的底面，及一連接該兩個底面並朝向該上表面方向凹陷的吃錫面，該吃錫面與該預成形膠 層共同界定出一吃錫凹槽並自該吃錫凹槽對外裸露。
此外，本新型之另一目的，即在提供一種利用具有最大可視角之吃錫凹槽的預成型導線架封裝而得的具有最大可視角之側吃錫通孔的導線架封裝元件。
於是，本新型的導線架封裝元件，包含一預成形膠層、一導線架單元，及一半導體晶片單元。
該預成形膠層具有一中心區、一包圍該中心區的外圍區、彼此反向的一上表面、一下表面、一連接該上表面及該下表面的外周面，及多個各自獨立並自該外周面貫通至該下表面的吃錫通孔。
該導線架單元具有多條彼此電性獨立，並嵌設於該外圍區的引腳，每一條引腳具有一自該上表面裸露並與該上表面共平面的接線面、一自該接線面延伸並自該外周面裸露且與該外周面共平面的側面、一自該下表面裸露並與該下表面共平面的底面，及一連接該側面及該底面的吃錫面，該吃錫面與該預成形膠層共同界定出一個吃錫通孔並自該吃錫通孔對外裸露，其中，該吃錫通孔具有一對應位於該外周面及該下表面的交接處的第一徑寬及一對應位於該引腳的底面與該吃錫面交接處的第二徑寬，且該第一徑寬大於該第二徑寬。
該半導體晶片單元具有一設置於該預成形膠層的該中心 區的半導體晶片，及多條令該半導體晶片與該等引腳電連接的導線。
本新型之功效在於，利用預成形導線架的結構設計，在對應引腳並在切割道位置形成具有最大可視角的吃錫凹槽，因此，經封裝後的封裝元件可在對應每一條引腳的位置形成一具有最大可視角的吃錫通孔，不僅可增加可視面積，還可讓焊料藉由內聚力形成半球狀而更易於目視檢測。
200A‧‧‧預成型導線架
2‧‧‧預成形膠層
21‧‧‧中心區
22‧‧‧外圍區
23‧‧‧上表面
24‧‧‧下表面
25‧‧‧外周面
26A‧‧‧吃錫凹槽
26‧‧‧吃錫通孔
27‧‧‧絕緣塊
3‧‧‧導線架
3A‧‧‧導線架單元
31‧‧‧晶片座
311‧‧‧頂面
312‧‧‧底面
32‧‧‧引腳
321‧‧‧接線面
322‧‧‧底面
323‧‧‧側面
324‧‧‧吃錫面
4‧‧‧半導體晶片單元
41‧‧‧半導體晶片
42‧‧‧導線
5‧‧‧封裝膠層
6‧‧‧導電鍍層
900‧‧‧基片
901‧‧‧切割道
902‧‧‧晶片設置單元
32A、32B‧‧‧引腳圖案
D1‧‧‧第一徑寬
D2‧‧‧第二徑寬
本新型之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一立體示意圖，說明習知QFN封裝元件；圖2是一流程示意圖，說明習知利用二次切割方式製作引腳具有斷差結構的QFN封裝元件；圖3是一俯視立體圖，說明本新型具有最大可視角之側吃錫通孔的導線架封裝元件的一實施例；圖4是一背視立體圖，輔助說明該實施例的背視圖；圖5是一剖視圖，說明沿圖3之V-V割線的剖視結構；圖6是一俯視立體圖，說明用於製備本新型該實施例的具有最大可視角之吃錫凹槽的預成型導線架結構； 圖7A~7E是一流程示意圖，輔助說明該具有最大可視角之吃錫凹槽的預成型導線架結構的製作流程；圖7F是一局部份大示意圖，輔助說明圖7E；圖8是一剖視示意圖，說明該具有最大可視角之吃錫凹槽的預成型導線架還具有一導電鍍層的結構態樣。
參閱圖3~圖5，圖3是本新型具有最大可視角之側吃錫通孔的導線架封裝元件的一實施例的俯視立體圖，圖4是該實施例的背視立體圖，圖5是沿圖3的V-V割線的剖視圖。
該實施例包含一預成型導線架200A、一半導體晶片單元4，及一封裝膠層5。
該預成型導線架200A包括一預成形膠層2及一導線架單元3A。
詳細的說，該預成型膠層2由絕緣高分子材料構成，具有一中心區21、一包圍該中心區21的外圍區22、一上表面23、一與該上表面23反向的下表面24、一連接該上表面23及該下表面24的外周面25、多個各自獨立並自該外周面25貫通至該下表面24的吃錫通孔26，及多個自該外圍區22延伸至該吃錫通孔26的絕緣塊27。
其中，該吃錫通孔26具有一對應位於該外周面25及該下 表面24的交接處的第一徑寬D1及一對應位於該引腳32的底面322與該吃錫面234交接處的第二徑寬D2，該第一徑寬D1為最大徑寬並大於該第二徑寬D2。
要說明的是，該吃錫通孔26可為呈開放的錐狀、曲面或放射狀等形狀均可，只要是讓該吃錫通孔26在該外周面25及該下表面24交接處的該第一徑寬D1為最大值即可，並無需特別加以限制。於本實施中該吃錫通孔26是以呈錐狀開口為例說明。
該導線架單元3A具有一嵌設於該中心區21的晶片座31及多條彼此電性獨立，嵌設於該外圍區22並與該晶片座31成間隙設置的引腳32。該晶片座31與該等引腳32由相同的導電材料，例如：銅系合金或鐵鎳合金等構成。
該晶片座31位於該中心區21內，具有彼此反向的一頂面311及一底面312，該頂面311及該底面312分別自該預成型膠層2的該上表面23及該下表面24裸露並與該上表面23及該下表面24共平面。
每一條引腳32具有一自該上表面23裸露並與該上表面23共平面的接線面321、一自該接線面321延伸並自該外周面25裸露且與該外周面25共平面的側面323、一自該下表面24裸露並與該下表面24共平面的底面322，及一連接該側面323及該底面322的吃錫面324。其中，每一個吃錫面324與該預成形膠層2共同界定出 一個吃錫通孔26並自該吃錫通孔26裸露，該等絕緣塊27位於該吃錫面324的表面，且厚度小於該吃錫通孔26的深度的1/2。
該半導體晶片單元4具有一設置於該晶片座31的該頂面311的半導體晶片41，及多條令該半導體晶片41與該等引腳32電連接的導線42。
該封裝膠層5覆蓋該半導體晶片單元4。該封裝膠層5由高分子絕緣封裝材料構成且可為透明或不透明，於該實施例中，該封裝膠層5是以透明的絕緣材料為例說明。
本新型該導線架封裝元件由於在相應的每一條引腳32所形成的該吃錫通孔26在該外周面25及該下表面24的交界處的第一徑寬D1具有最大寬度，因此可增加後續焊錫檢測的可視面積。此外，藉由該吃錫通孔26還可讓焊料藉由內聚力而於鄰近該外周面25形成半球狀而更易於目視檢測焊錫狀況。而利用形成該吃錫通孔26的該等絕緣塊27則可進一步於該吃錫通孔26形成一斷差結構，而有助於該焊料於該吃錫通孔26的爬升而易於顯露於該外周面25。
具體的說，前述該導線架封裝元件是利用一具有吃錫凹槽的預成型導線架進行半導體晶片的貼合、打線、封裝、切割後而得。
配合參閱圖6、圖7E，該具有吃錫凹槽的預成型導線架 包含該預成形膠層2，及一導線架3。
於該預成形膠層2定義多條彼此縱橫間隔交錯排列的切割道901，及多個由兩兩縱橫相鄰交錯的切割道901所定義出，彼此間隔並呈陣列排列的晶片設置單元902，於圖6中僅顯示其中2個晶片設置單元902為例說明。其中，該每一個晶片設置單元902具該中心區21及環圍該中心區21的該外圍區22，且該預成形膠層2具有彼此反向的該上表面23、該下表面24、多個自該等切割道901的該下表面24朝向該上表面23方向凹陷的吃錫凹槽26A，及多個自該預成形膠層2分別朝向該等吃錫凹槽26A延伸的絕緣塊27。其中，每一個吃錫凹槽26A具有一位於該切割道901的第一區，及位於該第一區的兩端並與相鄰的該等外圍區22鄰接的第二區，該第一區具有第一徑寬D1，該第二區具有第二徑寬D2，該第一徑寬D1大於該第二徑寬D2，且該第一徑寬D1為該吃錫凹槽26A的最大徑寬。
該導線架3具有該等晶片座31及該等引腳32。該等晶片座31分別嵌設於該等外圍區22，該等引腳32嵌設於該等外圍區22。每一條引腳32具有自其中一個晶片設置單元902的外圍區22經由該切割道901延伸至相鄰的其中另一個晶片設置單元902的外圍區22，並自該上表面23裸露且與該上表面23共平面的接線面321，及分別自該兩個相鄰的晶片設置單元902的該下表面24裸露並與該下表面24共平面的底面322，及一連接該兩個底面322並朝 向該上表面21方向凹陷的吃錫面324。其中，該吃錫面324與該預成形膠層2共同界定出一吃錫凹槽26A並自該吃錫凹槽26A對外裸露。
更具體的說，該具有吃錫凹槽的預成型導線架是利用蝕刻及預成形方式製得。
配合參閱圖7A，該具有吃錫凹槽的預成型導線架的製備是先提供一由可導電的材料，例如銅合金或鐵鎳合金等，構成的基片900，並於該基片900定義該等縱向及橫向間隔排列且彼此相交的切割道901，及該等由兩兩縱橫相鄰且相交切的割道901共同定義，彼此間隔且呈陣列排列的晶片設置單元902。圖7A僅示意其中兩個晶片設置單元902。
接著，進行蝕刻製程。配合參閱圖7B、7C，圖7B是蝕刻後的正面示意圖，圖7C是蝕刻後的背面示意圖。將該基片900不必要的部分蝕刻移除，而於該等晶片設置單元902及割道901的預定位置形成預定形狀的晶片座31，以及多條形成於該基片900的正面及背面且彼此相互對應的引腳圖案32A、32B。其中，每一條相對應的引腳圖案32A及32B是分別自其中一個晶片設置單元902的正面及背面經由該切割道901延伸至相鄰的其中另一個晶片設置單元902，該引腳圖案32A於對應該晶片設置單元902與該切割道901的交接位置會形成一口徑較小的頸部，背面的該引腳圖案32B在對 應位於該等切割道901的部分具有一第一徑寬D1，於鄰近該外圍區22的部分具有一第二徑寬D2，該第一徑寬D1大於該第二徑寬D2，該第一徑寬D1為該引腳圖案32B的最大寬度，且該引腳圖案32B會自該引腳圖案32A的頸部對外裸露。
然後，參閱圖7D，將經過蝕刻製程的該基片900夾設於一模具(圖未示)中，用模注方式灌入成形膠材，該成形膠材為選自絕緣封裝材料，如環氧樹脂等，讓該成形膠材填滿經蝕刻後的該基片900的孔隙，並令該成形膠材固化後形成該預成形膠層2，得到一半成品。圖7D為顯示該半成品的背面示意圖。
然後，對該半成品進行背面蝕刻。配合參閱圖6、圖7E、圖7F，圖7E是蝕刻後的具有吃錫凹槽的預成型導線架的背視圖，圖7F是7E的局部放大圖，圖6是圖7E的正面俯視圖。
將該等引腳圖案32B對應位於該等切割道901位置的部分蝕刻移除至令該等引腳圖案32A裸露，形成該等吃錫凹槽26A以及位於該等吃錫凹槽26A內的絕緣塊27，即可得到如圖7E所示的具有吃錫凹槽的預成型導線架。其中，蝕刻後殘留的引腳圖案32A、32B共同構成該等引腳32，而蝕刻後自該等吃錫凹槽26A裸露的引腳圖案32A即為該吃錫面324。
續配合參閱圖6，接著，即可利用如圖6所示的該具有吃錫凹槽的預成型導線架，進行該等半導體晶片41的貼合、打線、封 裝，最後再沿著如圖6所示的假想線進行切割，即可得到如圖3所示的導線架封裝元件。
由於該具有吃錫凹槽的預成型導線架的該等引腳圖案32B於對應該等切割道901位置具有最大寬度，因此，蝕刻後形成的該等吃錫凹槽26A在對應該等切割道901的位置也具有最大徑寬，所以，封裝後從該等切割道901切割該等吃錫凹槽26A所形成的側吃錫孔26，也會在切割位置得到最大徑寬(第一徑寬D1)，而得以在該導線架封裝元件的側面形成具有最大可視角的吃錫通孔26。
要說明的是，於一些實施例中，該等吃錫通孔26內也可視需求而不具有該等絕緣塊27。當該等吃錫通孔26內不具有該等絕緣塊27時，僅需控制令蝕刻該基片100後得到的引腳圖案32A、32B相同，並保持讓引腳圖案32A、32B於對應位於該等切割道101的位置具有最大的寬度即可。
此外，當該導線架封裝元件的尺寸較小，或散熱性要求較低時，也可以不需具有該晶片座31，而是直接將該半導體晶片41設置在該預成形膠層2的該中心區21。
參閱圖8，於一些實施例中，也可以在形成如圖7E所示的該預成型導線架後，再進一步進行鍍膜製程，於該等晶片座31及該等引腳32外露的表面再形成一層或多層的導電鍍層6(圖8是以 一層導電鍍層6為例說明)，再進行後續半導體晶片的封裝。該導電鍍層6可以是金屬或合金，例如鎳、鈀、銀或金等金屬或合金，利用該導電鍍層6可輔助焊料與該等引腳32的濕潤性而讓焊料可易於自該吃錫面324爬升，並可加強該預成型導線架與後續封裝的高分子絕緣封裝材料以及與該等導線42的密著或可靠性。
綜上所述，本新型藉由該預成型導線架的結構設計，讓該預成型導線架具有預先成形的吃錫凹槽26A，以及形成於該等吃錫凹槽26A的絕緣塊27，並令該等吃錫凹槽26A於對應該等切割道901的位置具有最大寬度，因此，可令該預成型導線架具有最大可視角的吃錫凹槽26A。此外，利用該預成型導線架封裝並切割後的該導線架封裝元件可在相應每一條引腳32的切割位置對應形成一具有最大徑寬的吃錫通孔26，該吃錫通孔26可藉由該等絕緣快27產生斷差結構且可令相應的引腳32的表面裸露並在該外周面25及該下表面24的交界處具有最大徑寬，因此除了可增加後續焊錫檢測的可視面積之外，還可利用該斷差結構而有助於該焊料於該吃錫通孔26的爬升並顯露於該外周面25而更易於目視檢測焊錫狀況。因此，確實能達成本新型之目的。
惟以上所述者，僅為本新型之實施例而已，當不能以此限定本新型實施之範圍，凡是依本新型申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本新型專利涵蓋之範圍 內。

Claims (9)

  1. 一種具有最大可視角之吃錫凹槽的預成型導線架，包含：一預成形膠層，於該預成形膠層定義多條彼此縱橫間隔交錯排列的切割道，及多個由兩兩縱橫相鄰交錯的切割道所定義出的晶片設置單元，其中，每一個晶片設置單元具有一中心區、一環圍該中心區的外圍區，且該預成形膠層具有彼此反向的一上表面、及一下表面，及多個自該等切割道的該下表面朝向該上表面方向凹陷的吃錫凹槽，其中，該吃錫凹槽具有一位於該切割道的第一區，及分別位於該第一區的兩端並與相鄰的該等外圍區鄰接的第二區，該第一區具有第一徑寬，該第二區具有第二徑寬，且該第一徑寬大於該第二徑寬；及一導線架，具有多條嵌設於該預成形膠層的引腳，每一條引腳具有自其中一個晶片設置單元的外圍區經由相鄰的切割道延伸至相鄰的其中另一個晶片設置單元的外圍區，並自該上表面裸露且與該上表面共平面的接線面，及兩個分別自該兩個相鄰的晶片設置單元的該下表面裸露並與該下表面共平面的底面，及一連接該兩個底面並朝向該上表面方向凹陷的吃錫面，該吃錫面與該預成形膠層共同界定出其中一個吃錫凹槽並自該吃錫凹槽對外裸露。
  2. 如請求項1所述具有最大可視角之吃錫凹槽的預成型導線架，其中，該預成形膠層還具有多個自該外圍區延伸至該吃錫凹槽的絕緣塊，該等絕緣塊位於該吃錫面且厚度小於該吃錫凹槽的深度的1/2。
  3. 如請求項1所述具有最大可視角之吃錫凹槽的預成型導線架，還包含多個晶片座，該等晶片座嵌設於該等晶片設置單元的該等中心區，且每一個晶片座的頂面及底面分別自該上表面及該下表面裸露，並與該上表面及該下表面共平面。
  4. 如請求項3所述具有最大可視角之吃錫凹槽的預成型導線架，其中，該等引腳與該等晶片座裸露的表面還有至少一層與該等引腳及該等晶片座構成材料不同的導電鍍層。
  5. 一種具有最大可視角之側吃錫通孔的導線架封裝元件，包含：一預成形膠層，具有一中心區、一包圍該中心區的外圍區、彼此反向的一上表面、一下表面、一連接該上表面及該下表面的外周面，及多個各自獨立並自該外周面貫通至該下表面的吃錫通孔；一導線架單元，具有多條彼此電性獨立，並嵌設於該外圍區的引腳，每一條引腳具有一自該上表面裸露並與該上表面共平面的接線面、一自該接線面延伸並自該外周面裸露且與該外周面共平面的側面、一自該下表面裸露並與該下表面共平面的底面，及一連接該側面及該底面的吃錫面，該吃錫面與該預成形膠層共同界定出一個吃錫通孔並自該吃錫通孔對外裸露，其中，該吃錫通孔具有一對應位於該外周面及該下表面的交接處的第一徑寬及一對應位於該引腳的底面與該吃錫面交接處的第二徑寬，且該第一徑寬大於該第二徑寬；及一半導體晶片單元，具有一設置於該預成形膠層的該中心區的半導體晶片，及多條令該半導體晶片與該等引腳電連接的導線。
  6. 如請求項5所述具有最大可視角之側吃錫通孔的導線架封裝元件，還包含一嵌設於該中心區的晶片座，該晶片座的頂面及底面分自相對應的該中心區的該上表面及該下表面裸露，並與該上表面及該下表面共平面，且該半導體晶片設置於該晶片座的頂面。
  7. 如請求項5所述具有最大可視角之側吃錫通孔的導線架封裝元件，還包含一覆蓋該半導體晶片單元的封裝膠層。
  8. 如請求項5所述具有最大可視角之側吃錫通孔的導線架封裝元件，其中，該預成形膠層還具有多個自該外圍區延伸至該吃錫通孔的絕緣塊，該等絕緣塊位於該吃錫面且厚度小於該吃錫通孔的深度的1/2。
  9. 如請求項6所述具有最大可視角之側吃錫通孔的導線架封裝元件，其中，該等引腳與該等晶片座裸露的表面還有至少一層與該等引腳及該等晶片座構成材料不同的導電鍍層。
TW107205847U 2018-05-04 2018-05-04 具有最大可視角之吃錫凹槽的預成型導線架及其封裝元件 TWM566910U (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW107205847U TWM566910U (zh) 2018-05-04 2018-05-04 具有最大可視角之吃錫凹槽的預成型導線架及其封裝元件
JP2018003486U JP3218933U (ja) 2018-05-04 2018-09-06 プリフォームリードフレーム及びリードフレームパッケージデバイス
KR2020180004399U KR200492009Y1 (ko) 2018-05-04 2018-09-20 예비성형된 리드 프레임 및 이 리드 프레임으로부터 제조된 리드 프레임 패키지
US16/141,258 US20190341338A1 (en) 2018-05-04 2018-09-25 Preformed lead frame and lead frame package made from the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107205847U TWM566910U (zh) 2018-05-04 2018-05-04 具有最大可視角之吃錫凹槽的預成型導線架及其封裝元件

Publications (1)

Publication Number Publication Date
TWM566910U true TWM566910U (zh) 2018-09-11

Family

ID=64268613

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107205847U TWM566910U (zh) 2018-05-04 2018-05-04 具有最大可視角之吃錫凹槽的預成型導線架及其封裝元件

Country Status (4)

Country Link
US (1) US20190341338A1 (zh)
JP (1) JP3218933U (zh)
KR (1) KR200492009Y1 (zh)
TW (1) TWM566910U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI811532B (zh) * 2019-03-22 2023-08-11 日商大口電材股份有限公司 導線架

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200135632A1 (en) * 2018-10-24 2020-04-30 Texas Instruments Incorporated Die isolation on a substrate
US11244881B2 (en) * 2019-09-30 2022-02-08 Texas Instruments Incorporated Package terminal cavities
CN112652583A (zh) * 2019-10-10 2021-04-13 珠海格力电器股份有限公司 一种封装器件及其生产方法
CN113035721A (zh) 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 用于侧壁镀覆导电膜的封装工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077278A (ja) * 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20150076675A1 (en) * 2013-09-16 2015-03-19 Stmicroelectronics, Inc. Leadframe package with wettable sides and method of manufacturing same
CN104685615B (zh) * 2014-03-27 2018-12-21 瑞萨电子株式会社 半导体器件的制造方法及半导体器件
TWM523189U (zh) * 2016-03-14 2016-06-01 Chang Wah Technology Co Ltd 導線架預成形體及導線架封裝結構
US10128171B1 (en) * 2016-03-25 2018-11-13 Marvell International Ltd. Leadframe with improved half-etch layout to reduce defects caused during singulation
US20180122731A1 (en) * 2016-11-02 2018-05-03 Texas Instruments Incorporated Plated ditch pre-mold lead frame, semiconductor package, and method of making same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI811532B (zh) * 2019-03-22 2023-08-11 日商大口電材股份有限公司 導線架

Also Published As

Publication number Publication date
JP3218933U (ja) 2018-11-15
KR20190002931U (ko) 2019-11-27
US20190341338A1 (en) 2019-11-07
KR200492009Y1 (ko) 2020-07-17

Similar Documents

Publication Publication Date Title
TWM566910U (zh) 具有最大可視角之吃錫凹槽的預成型導線架及其封裝元件
JP7228063B2 (ja) 半導体装置
KR100730826B1 (ko) 반도체 패키지 및 그 리드 프레임
TWI409926B (zh) 導線架
US7608930B2 (en) Semiconductor device and method of manufacturing semiconductor device
TWI515837B (zh) 半導體裝置及其製造方法
TWI311352B (en) Fabricating process of leadframe-based bga packages and leadless leadframe utilized in the process
US10790258B2 (en) Electronic device and mounting structure of the same
WO2006109566A1 (ja) 半導体装置
CN106783792A (zh) 一种塑封体侧面引脚具有侧边爬锡性能的封装结构
TW201523825A (zh) 半導體裝置及其製造方法
JPH09330997A (ja) 半導体パッケージ用基板及びボールグリッドアレイ半導体パッケージ
TWM556934U (zh) 具有接點溝槽的預成形導線架
TW201349404A (zh) 半導體裝置及其製造方法
JP2015072947A (ja) 半導体装置及びその製造方法
JP7144157B2 (ja) 半導体装置およびその製造方法
CN206595254U (zh) 一种塑封体侧面引脚具有侧边爬锡性能的封装结构
TWM558999U (zh) 發光封裝元件
TWM539698U (zh) 具改良式引腳的導線架預成形體
TWM578020U (zh) 預成形填錫溝槽導線架及其封裝元件
CN208589411U (zh) 具有最大可视角的吃锡凹槽的预成型导线架及其封装组件
CN210467806U (zh) 具有外凸微型引脚的半导体封装组件
TWM589900U (zh) 具有外凸微型引腳的半導體封裝元件
CN209544331U (zh) 预成形填锡沟槽导线架及其封装元件
TWI394235B (zh) 封裝基板及其製法