KR100785554B1 - 발광 장치 및 그 제조 방법 - Google Patents

발광 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100785554B1
KR100785554B1 KR1020070009355A KR20070009355A KR100785554B1 KR 100785554 B1 KR100785554 B1 KR 100785554B1 KR 1020070009355 A KR1020070009355 A KR 1020070009355A KR 20070009355 A KR20070009355 A KR 20070009355A KR 100785554 B1 KR100785554 B1 KR 100785554B1
Authority
KR
South Korea
Prior art keywords
conductive foil
light emitting
hole
conductive
emitting element
Prior art date
Application number
KR1020070009355A
Other languages
English (en)
Other versions
KR20070113097A (ko
Inventor
고로 나리따
Original Assignee
가부시끼가이샤 엘리먼트 덴시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 엘리먼트 덴시 filed Critical 가부시끼가이샤 엘리먼트 덴시
Publication of KR20070113097A publication Critical patent/KR20070113097A/ko
Application granted granted Critical
Publication of KR100785554B1 publication Critical patent/KR100785554B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Abstract

종래의 발광 장치에서는 리플렉터를 별도로 설치하기 때문에, 구조 상이나 제조 상에도 복잡하다는 문제점이 있다. 본 발명의 발광 장치에서는, 절연 기판(10)의 1주면에 형성한 두꺼운 제1 도전박(11)과, 반대 주면에 형성한 얇은 제2 도전박(12)과, 제1 도전박(11)에 형성한 하프 에칭 구멍(25)과, 발광 소자(31)와, 제1 도전박(11)과 제2 도전박(12)을 접속하는 스루홀 전극(21a, 21b, 21c, 21d, 21e, 21f)과, 도전성 금속층(23a, 23b, 23c)과, 금속 세선(30)과, 투명 보호 수지(32)로 구성되며, 발광 소자(31)의 발광을 하프 에칭 구멍(25)의 만곡면(26)에 형성한 도전성 금속층(23b)에서 반사하고, 도전 금속층(23a, 23c)에는 금속 세선(30)이 본딩되어 있는 것을 특징으로 한다.
리플렉터, 도전박, 하프 에칭 구멍, 발광 소자, 금속 세선, 투명 보호 수지

Description

발광 장치 및 그 제조 방법{LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명의 발광 장치의 (A) 상면도, (B) 단면도.
도 2는 본 발명에 이용하는 실장 기판의 (A) 상면도, (B) 저면도.
도 3의 (A)∼(E)는 본 발명의 제조 방법을 설명하는 단면도.
도 4의 (A)∼(C)는 본 발명의 제조 방법을 설명하는 단면도.
도 5는 본 발명의 실장 기판의 상면도.
도 6은 종래의 발광 장치를 설명하는 단면도.
<부호의 설명>
10 : 절연 기판
11 : 제1 도전박
12 : 제2 도전박
20a, 20b, 20c, 20d, 20e, 20f : 스루홀
21a, 21b, 21c, 21d, 21e, 21f : 스루홀 전극
23a, 23b, 23c : 도전성 금속층
25 : 하프 에칭 구멍
26 : 만곡면
27, 28 : 분리 홈
29 : 접속 패턴
30 : 금속 세선
31 : 발광 소자
32 : 투명 수지
33 : 접착제
34 : 위치 정렬 구멍
[특허 문헌 1] 일본 특개 2005-175387호 공보
본 발명은, 두꺼운 도전박에 하프 에칭 구멍을 형성하고 그 측면에 본딩용의 도전성 금속층을 형성하여 반사면으로서도 이용하는 발광 장치 및 그 제조 방법에 관한 것이다.
도 6에 발광 소자로부터 발생되는 광이 배이스 기판 내에 흡수되는 것을 방지하여, 발광 손실을 억제하여 전체의 휘도의 향상을 도모하는 발광 장치가 도시되어 있다.
이 발광 장치는 발광 소자(100), 베이스 기판(200), 기판 전극(300), 접속 전극부(400), 광 반사부(500), 구멍부(600) 및 도금층(700)으로 구성된다. 발광 소자(100)는 3족 질화물계 화합물 반도체 발광 소자이다. 베이스 기판(200)은 폴리이미드, 글래스 에폭시 혹은 BT 레진 등의 수지로 형성된 절연성의 기판으로서, 해당 표면으로부터 이면에 걸쳐서 형성되는 동박막으로 이루어지는 한쌍의 기판 전극부(300)와, 발광 소자(100)의 재치면과 반대측의 면에 형성되는 동박막으로 이루어지는 광 반사부(500)와, 한쌍의 기판 전극부(300)가 대향하는 절연부를 베이스 기판(200)의 두께 방향으로 개설한 구멍부(600)와, 이 구멍부(600)로부터 노출되는 광 반사부(500)의 노출면과 구멍부(600)의 내주면에 형성되는 금 또는 은에 의한 도금층(700)으로 만들어져 있다. 또한,베이스 기판(200)의 이면에 형성되고, 기판 전극부(300)와 도통하는 도전막으로 이루어지는 전극은, 머더보드 등의 장치 기판에 실장하는 접속 전극부(400)이다.
그러나, 전술한 발광 장치에서는, 이하와 같은 문제점이 있다.
실장한 발광 소자의 이면에 대응시켜서 베이스 기판에 구멍부를 형성하고, 발광 소자의 하방으로부터 발생되는 광을 상방에 반사하고 있기 때문에, 방열성이 나빠서, 장시간의 사용에 견디기 어렵다는 문제점이 있다.
또한,베이스 기판의 두께 방향으로 절삭하여 구멍부를 형성하고 있기 때문에, 구멍부가 발광 소자로 피복되어 광 반사량의 향상이 곤란하였다.
또한, 발광 소자의 휘도 향상 때문에, 베이스 기판에 에칭을 하여 오목부를 형성하는 공정과, 발광 소자의 재치면과 반대측의 면 혹은 구멍부의 내주면에 광 반사부를 형성하는 공정을 필요로 하기 때문에, 제조 공정이 복잡해진다는 문제점 도 있었다.
본 발명은 이러한 문제점을 감안하여 이루어지고, 절연 기판의 1주면에 형성한 두꺼운 제1 도전박과,
상기 절연 기판의 반대 주면에 형성되고 상기 제1 도전박보다 얇은 제2 도전박과,
상기 제1 도전박의 주면으로부터 화학 에칭에 의해 형성하고 또한 저면을 상기 제1 도전박의 중간에 형성한 하프 에칭 구멍과,
상기 하프 에칭 구멍의 저면에 고착된 발광 소자와,
상기 제1 도전박과 상기 제2 도전박을 상기 절연 기판을 관통하는 스루홀을 통하여 전기적으로 접속하는 스루홀 전극과,
상기 하프 에칭 구멍의 만곡한 측면 및 상기 스루홀 전극 표면에 형성된 본딩 가능한 도전성 금속층과,
상기 발광 소자의 전극과 상기 스루홀 전극 표면의 상기 도전성 금속층을 접속하는 금속 세선을 구비하고,
상기 에칭 구멍의 측면에 형성한 상기 도전성 금속층을 상기 발광 소자의 반사면으로서 이용하는 것을 특징으로 한다.
또한, 본 발명의 제조 방법에서는, 1주면에는 두꺼운 제1 도전박이 점착되고, 반대 주면에는 상기 제1 도전박보다 얇은 제2 도전박이 점착된 절연 기판을 준비하는 공정과,
상기 절연 기판, 상기 제1 도전박 및 제2 도전박을 관통하는 스루홀을 예정된 위치에 형성하는 공정과,
상기 스루홀을 스루홀 도금에 의해 상기 제1 도전박과 제2 도전박을 전기적으로 접속하는 스루홀 전극을 형성하는 공정과,
상기 제1 도전박을 에칭하여 각 발광 소자가 재치되는 셀의 패턴을 다수개 형성하는 공정과,
상기 각 셀의 상기 제1 도전박을 표면으로부터 하프 에칭하여 만곡한 측면을 갖는 하프 에칭 구멍을 형성하는 공정과,
상기 하프 에칭 구멍 및 상기 스루홀 전극 표면에 선택적으로 본딩 가능한 도전성 금속층을 도금에 의해 부착하는 공정과,
각 셀의 상기 하프 에칭 구멍의 저면에 상기 발광 소자를 고착하는 공정과,
상기 발광 소자의 전극과 상기 도전성 금속층을 금속 세선의 본딩에 의해 접속하는 공정과,
상기 발광 소자 및 상기 금속 세선을 투명 수지로 피복하는 공정과,
각 셀마다에 다이싱하여 개별의 발광 장치로 분할하는 공정을 구비하는 것을 특징으로 한다.
<실시 형태>
우선, 도 1에 본 발명의 발광 장치를 나타낸다. 도 1의 (A)는 그 상면도이며, 도 1의 (B)는 그 단면도이다.
본 발명의 발광 장치는, 절연 기판(10)과, 절연 기판(10)의 1주면에 형성한 두꺼운 제1 도전박(11)과, 절연 기판(10)의 반대 주면에 형성한 얇은 제2 도전박(12)과, 제1 도전박(11)에 형성한 하프 에칭 구멍(25)과, 발광 소자(31)와, 제1 도전박(11)과 제2 도전박(12)을 접속하는 스루홀 전극(21a, 21b, 21c, 21d, 21e, 21f)과, 도전성 금속층(23a, 23b, 23c)과, 금속 세선(30)과, 투명 보호 수지(32)로 구성되어 있다.
절연 기판(10)으로서는, 글래스 에폭시 기판 또는 글래스 폴리이미드 기판을 이용하는 것이 바람직하다. 제1 및 제2 도전박(11, 12)의 지지 기판으로서 기능한다.
제1 도전박(11) 및 제2 도전박(12)은 절연 기판(10)의 양면에 접착제로 압착하여 접착된 동박이다. 제1 도전박(11)은 발광 소자(31)의 두께보다 두껍고, 제2 도전박(12)은 배선으로서 기능하기 때문에 제1 도전박(11)보다는 대단히 얇게 되어 있다.
하프 에칭 구멍(25)은 제1 도전박(11)의 거의 중앙부근에 형성되고, 화학 에칭으로 형성된다. 그 때문에 하프 에칭 구멍(25)은, 저면은 제1 도전박(11)의 두께 방향의 중간 위치에 위치하고, 대부분의 경우는 절반의 위치에 있다. 하프 에칭 구멍(25)의 크기는 수납되는 발광 소자(31)보다는 큰 정방형, 원, 타원, 혹은 다각형 등의 형태로 형성되고, 측면에는 화학 에칭으로 형성되는 오목면 형상의 만곡면(26)이 형성된다.
발광 소자(31)은 3족 질화물계 화합물 반도체 발광 소자이다. 발광 소자의 형상은, 저면이 0.15㎜사방이며, 높이가 90㎛인 것을 이용하였다. 발광 소자(31) 는, 접착제(33)에 의해 하프 에칭 구멍(25)의 저면에 고착된다. 캐소드를 발광 소자(31)의 저면으로부터 인출할 때는 접착제(33)에 도전 페이스트를 이용하고, 캐소드를 발광 소자(31)의 상면으로부터 인출할 때는 접착제(33)에 절연 페이스트를 이용하면 된다.
스루홀 전극(21a, 21b, 21c, 21d, 21e, 21f)은 하프 에칭 구멍(25)의 좌우에 형성한 스루홀(20a, 20b)과 절연 기판(10)의 둘레 끝에 걸리도록 네 구석 가까이에 형성한 스루홀(20c, 20d, 20e, 20f)에 스루홀 도금으로 형성된 구리 등의 금속층으로 형성된다. 스루홀 전극(21a, 21c, 20f)는 제1 및 제2 도전박(11, 12)과 함께 발광 소자(31)의 애노드측의 전극을 형성하고, 스루홀 전극(21b, 21d, 21e)은 제1 및 제2 도전박(11, 12)과 함께 발광 소자(31)의 캐소드측의 전극을 형성하고 있다. 애노드측도 캐소드측의 전극도 각각 3개소의 스루홀 전극에서 제1 도전박(11)과 제2 도전박(12)을 전기적으로 접속하고 있다.
도전성 금속층(23a, 23b, 23c)은 본딩 가능한 금속으로 형성되고, 하프 에칭 구멍의 저면과 측면과 스루홀 전극(21a, 21b) 위에 선택적으로 도금으로 부착된다. 도전성 금속층으로서는 본딩 가능한 금, 은, 니켈 중 어느 하나를 선택한다. 여기에서는 은을 이용한다. 하프 에칭 구멍(25)의 저면 및 측면에는 이 도전성 금속층(23b)이 부착되고, 측면의 만곡면(26)에 부착된 도전성 금속층(23b)은 리플렉터로서 기능한다. 만곡면(26)은 오목면이므로, 발광 소자(31)로부터의 발광을 효율적으로 그 초점 방향(상방)으로 반사한다.
금속 세선(30)은 발광 소자(31) 표면의 애노드 및 캐소드 전극과 스루홀 전 극(21a, 21b) 위의 도전성 금속층(23a, 23c)을 전기적으로 접속한다.
투명 보호 수지(32)는 전체를 피복하여, 발광 소자(31) 및 금속 세선(30)의 보호와 동시에 발광 소자(31)의 렌즈로서 기능한다.
하프 에칭 구멍의 형상은, 상면 개구의 직경은 0.3㎜이며, 하면 개구의 직경은 0.16㎜이며, 높이는 0.1㎜이다. 하프 에칭 구멍의 경사 각도는, 125도이다.
제1 도전박(11)에는, 도 1의 (A)에 도시하는 단책 형상의 패턴, 중앙보다 좌측에 볼록 형상의 패턴 및 볼록 형상의 패턴에 대향하여 오목 형상의 패턴이 형성된다. 오목 형상의 패턴을 크게 형성함으로써, 하프 에칭 구멍(25)의 주위를 넓게 유지하여, 하프 에칭 구멍(25)의 저면에 고착된 발광 소자(31)의 방열성을 향상하는 것이 가능하게 된다.
다음으로, 도 2에 본 발명의 개별의 셀을 나타낸다. 도 2의 (A)는 그 상면도이며, 도 2의 (B)는 그 저면도이다.
셀은 절연 기판(10)의 상면에 두꺼운 제1 도전박(11)이, 하면에는 얇은 제2 도전박(12)이 일체로 접착되어 있다. 제1 도전박(11)의 거의 중앙에는 발광 소자(31)가 재치되는 하프 에칭 구멍(25)이 형성된다. 이 하프 에칭 구멍(25)의 바로 좌측에 분리 홈(27)을 형성하고 제1 도전박(11)을 좌우로 분리하여 한쪽을 애노드 전극이라고 하고 다른 쪽을 캐소드 전극이라고 한다. 제2 도전박(12)도 제1 도전박(11)과 대응하여 분리 홈(28)에 의해 좌우로 분리되어, 애노드 전극과 캐소드 전극으로 하고 있다.
하프 에칭 구멍(25)의 가까이의 좌우에 스루홀(20a, 20b)이 형성되고, 이 스 루홀 내에 형성된 스루홀 전극(21a, 21b)에 의해 애노드 전극 및 캐소드 전극으로 되는 제1 도전박(11) 및 제2 도전박(12)이 연결되어 전기적으로 접속된다. 또한, 셀의 둘레 끝에는 전술한 스루홀(20a, 20b)보다 큰 스루홀(20c, 20d, 20e, 20f)이 형성되고, 이 스루홀 내에 형성된 스루홀 전극(21c, 21d, 21e, 21f)에 의해 셀의 둘레 끝에서도 애노드 전극 및 캐소드 전극으로 되는 제1 도전박(11) 및 제2 도전박(12)이 연결되어 있어, 3개소에서 확실하게 스루홀 접속되어 있다.
본 발명에서는, 절연 기판(10)의 상면에 발광 소자(31)보다 두꺼운 제1 도전박(11)이 점착되고, 절연 기판(10)의 하면에 얇은 제2 도전박(12)이 점착된 실장 기판을 준비한다. 하프 에칭 구멍(25)은 제1 도전박(11)을 표면으로부터 하프 에칭함으로써 형성되어 있으며, 하프 에칭 구멍(25)의 깊이는 발광 소자(31)가 들어가는 높이로 형성하고 있다. 또한, 발광 소자(31)은 반드시 하프 에칭 구멍(25)에 완전히 들어갈 필요는 없다.
절연 기판(10)으로서는, 글래스 에폭시 기판 또는 글래스 폴리이미드 기판을 이용하는 것이 바람직하지만, 경우에 따라서는 불소 기판, 글래스 PP0 기판 또는 세라믹 기판 등을 채용하여도 된다. 또한, 플렉시블 시트, 필름 등이어도 된다. 본 형태에서는, 두께 200㎛ 정도인 글래스 에폭시 기판을 채용하였다.
제1 도전박(11) 및 제2 도전박(12)으로서는, 에칭 가능한 금속이면 된다. 본 형태에서는, 구리로 이루어지는 금속박을 채용하였다. 그리고, 제1 도전박(11)에는 막 두께가 175㎛ 정도인 동박을 채용하였다. 이 막 두께는, 하프 에칭 구멍(25)의 깊이에 대응하도록 결정된다. 최대 230㎛ 정도인 막 두께의 도전박을 채 용할 수 있다. 따라서, 하프 에칭 구멍(25)의 깊이에 의해 제1 도전박(11)의 두께를 선택할 수 있다.
제2 도전박(12)은, 배선에 필요한 두께의 도전박이 이용된다. 본 형태에서는, 제2 도전박(12)의 막 두께를 18㎛ 정도로 하였다. 배선의 두께는, 실장되는 회로 소자의 전류 용량 등에 의해 임의로 결정할 수 있다.
도전성 금속층(23a, 23b, 23c)은 하프 에칭 구멍(25)의 내면과 스루홀 전극(21a, 21b)에 중첩하여 형성되고, 본딩 가능한 금속인 금, 은, 니켈 중 어느 하나가 선택되어, 전해 도금에서 1∼3㎛로 형성된다.
전술한 셀은 도 5에 도시된 바와 같이 큰 실장 기판에 행렬 형상으로 나열하여 배치하여 다수개 배열되어 형성된다.
계속해서, 도 3 및 도 4를 참조하여 본 발명의 제조 방법에 대하여 설명한다.
본 발명의 제조 방법은, 1주면에는 두꺼운 제1 도전박이 점착되고, 반대 주면에는 제1 도전박보다 얇은 제2 도전박이 점착된 절연 기판을 준비하는 공정과, 절연 기판, 제1 도전박 및 제2 도전박을 관통하는 스루홀을 예정된 위치에 형성하는 공정과, 스루홀을 스루홀 도금에 의해 제1 도전박과 제2 도전박을 전기적으로 접속하는 스루홀 전극을 형성하는 공정과, 제1 도전박을 에칭하여 각 발광 소자가 재치되는 셀의 패턴을 다수개 형성하는 공정과, 각 셀의 제1 도전박을 표면으로부터 하프 에칭하여 만곡한 측면을 갖는 하프 에칭 구멍을 형성하는 공정과, 하프 에칭 구멍 및 스루홀 전극 표면에 선택적으로 본딩 가능한 도전성 금속층을 도금에 의해 부착하는 공정과, 각 셀의 하프 에칭 구멍의 저면에 발광 소자를 고착하는 공정과, 발광 소자의 전극과 도전성 금속층을 금속 세선의 본딩에 의해 접속하는 공정과, 발광 소자 및 금속 세선을 투명 수지로 피복하는 공정과, 각 셀마다에 다이싱하여 개별의 발광 장치로 분할하는 공정으로 구성된다.
본 발명의 제1 공정은, 도 3의 (A)에 도시한 바와 같이, 1주면에 발광 소자보다 두꺼운 구리 등의 제1 도전박(11)을 점착하고, 반대 주면에 그 제1 도전박(11)보다 얇은 구리 등의 제2 도전박(12)을 점착한 글래스 에폭시 기판(10)을 준비한다.
절연 기판(10)으로서는, 글래스 에폭시 기판 또는 글래스 폴리이미드 기판을 이용하는 것이 바람직하지만, 경우에 따라서는 불소 기판, 글래스 PP0 기판 또는 세라믹 기판 등을 채용하여도 된다. 또한, 플렉시블 시트, 필름 등이어도 된다. 본 형태에서는, 두께 200㎛ 정도인 글래스 에폭시 기판을 채용하였다.
제1 도전박(11) 및 제2 도전박(12)으로서는, 에칭이 가능한 금속이면 된다. 본 형태에서는, 구리로 이루어지는 금속박을 채용하였다. 그리고, 제1 도전박(11)에는 막 두께가 175㎛ 정도인 동박을 채용하였다. 이 막 두께는, 후술하는 하프 에칭 구멍(25)의 깊이에 대응하도록 결정된다. 최대 230㎛ 정도인 막 두께의 도전박을 채용할 수 있다. 따라서, 하프 에칭 구멍(25)의 깊이를 도전박의 두께에 의해 선택할 수 있다.
제2 도전박(12)은, 배선의 높이에 대응한 두께의 도전박이 이용된다. 본 형태에서는, 제2 도전박(12)의 막 두께를 18㎛ 정도로 하였다. 배선의 두께는, 실장 되는 회로 소자의 전류 용량 등에 의해 임의로 결정할 수 있다.
본 발명의 제2 공정은, 도 3의 (B)에 도시한 바와 같이, 절연 기판, 제1 도전박 및 제2 도전박을 관통하는 스루홀을 예정된 위치에 형성하는 것에 있다.
본 공정에서는, 스루홀 전극을 형성하기 위한 스루홀(20a, 20b, 20c, 20d, 20e, 20f)이, NC 공작기를 이용하여 드릴 등으로 제1 도전박(11), 제2 도전박(12) 및 절연 기판(10)을 관통하여 개방된다. 스루홀(20a, 20b)은, 도 2의 (A)에서 도시한 하프 에칭 구멍의 좌우로 직경 0.3㎜의 크기로 형성되고, 또한 스루홀(20c, 20d, 20e, 20f)은, 절연 기판(10)의 둘레 끝에 걸리도록 직경 0.4㎜의 크기로 형성된다. 도 3에서는 스루홀(20a, 20b, 20c, 20d, 20e, 20f)을 편의적으로 동일 단면도에 도시하고 있지만, 실제의 배치는 도 2의 (A), (B)에 도시한 것이다.
본 발명의 제3 공정은, 도 3의 (C)에 도시한 바와 같이, 스루홀을 스루홀 도금에 의해 상기 제1 도전박(11)과 제2 도전박(12)을 전기적으로 접속하는 스루홀 전극(21a, 21b, 21c, 21d, 21e, 21f)을 형성하는 것에 있다.
본 공정에서는, 전체를 팔라듐 용액에 침지하고, 제1 도전박(11) 및 제2 도전박(12)을 전극으로 하여 스루홀(20a, 20b, 20c, 20d, 20e, 20f)의 내벽에 구리의 무전해 도금 및 전해 도금에 의해 약 20㎛의 막 두께의 스루홀 전극(21a, 21b, 21c, 21d, 21e, 21f)을 형성한다.
본 발명의 제4 공정은, 도 3의 (D)에 도시한 바와 같이, 제1 도전박(11)을 에칭하여 각 발광 소자(31)가 재치되는 셀의 패턴을 다수개 형성하는 것에 있다.
본 공정에서는, 절연 기판(10)의 제1 도전박(11) 및 제2 도전박(12)을 레지 스트층(도시하지 않음)으로 피복하고, 제1 도전박(11)에는 도 2의 (A)에 도시하는 단책 형상의 패턴을 노광 현상하고, 남은 레지스트층을 마스크로 하여 제1 도전박(11)의 에칭을 행한다. 이에 의해, 각 발광 소자(31)가 재치되는 셀의 패턴이 행렬 형상으로 다수개 형성된다. 제1 도전박(11)이 구리일 때는 에칭 용액으로서 염화 제2철을 이용한다. 계속해서, 레지스트층의 박리 제거를 행한다. 각 셀의 패턴의 형상에 대해서는 이미 도 2의 (A)를 참조하여 설명하였기 때문에, 여기에서는 생략한다. 또한, 분리 홈(27)도 이 공정에서 함께 형성된다.
본 발명의 제5 공정은, 도 3의 (E)에 도시한 바와 같이, 각 셀의 제1 도전박(11)을 표면으로부터 하프 에칭하여 만곡한 측면(26)을 갖는 하프 에칭 구멍(25)을 형성하는 것에 있다.
본 공정에서는, 다시, 절연 기판(10)의 제1 도전박(11) 및 제2 도전박(12)을 레지스트층(도시하지 않음)으로 피복하고, 제1 도전박(11)에는 도 2의 (A)에 도시하는 원 형상의 패턴을 중앙 부근에 노광 현상하고, 남은 레지스트층을 마스크로 하여 제1 도전박(11)의 표면으로부터 하프 에칭을 행한다. 이에 의해, 제1 도전박(11)에 만곡한 측면(26)을 갖는 하프 에칭 구멍(25)이 형성된다. 제1 도전박(11)이 구리일 때는 마찬가지로 염화 제2철을 이용한다. 계속해서, 레지스트층의 박리 제거를 행한다.
본 공정에서는, 하프 에칭 구멍(25)의 깊이로 에칭 조건을 선택하고, 그 에칭 속도로부터 에칭 시간으로 컨트롤한다.
또한, 본 공정 후에, 도 4의 (A)에 도시한 바와 같이, 제2 도전박(12)의 화 학 에칭도 행한다. 다시, 절연 기판(10)의 제1 도전박(11) 및 제2 도전박(12)을 레지스트층(도시하지 않음)으로 피복하고, 제2 도전박(12)에는 도 2의 (B)에 도시하는 단책 형상의 패턴 및 중앙보다 좌측에 볼록 형상의 패턴을 노광 현상하고, 남은 레지스트층을 마스크로 하여 제2 도전박(12)의 에칭을 행하고, 분리 홈(28)을 형성한다. 이에 의해, 셀의 패턴이 행렬 형상으로 다수개 완성된다. 제2 도전박(12)이 구리일 때는 마찬가지로 염화 제2철을 이용한다. 계속해서, 레지스트층의 박리 제거를 행한다. 또한, 제2 도전박(12)의 셀 패턴은 각각이 접속 패턴(29)(도 2의 (B) 참조)에 의해 전기적으로 접속되어 있다. 이것은 다음 공정에서 도전 금속층을 도금할 때에 제2 도전박(12)을 공통 전극으로서 이용하기 위함이다.
본 발명의 제6 공정은, 도 4의 (B)에 도시한 바와 같이, 하프 에칭 구멍(25) 및 스루홀 전극(21a, 21b) 표면에 선택적으로 본딩 가능한 도전성 금속층(23a, 23b, 23c)을 도금에 의해 부착하는 것에 있다.
본 공정에서는 연결되어 있는 제2 도전박(12)의 셀 패턴을 공통 전극으로 하여 그것에 스루홀 전극(21a, 21b, 21c, 21d, 21e, 21f)으로 전기적으로 접속된 제1 도전박(11)의 셀 패턴의 하프 에칭 구멍(25) 및 스루홀 전극(21a, 21b)의 표면에 선택적으로 본딩 가능한 도전성 금속층을 전해 도금에 의해 부착된다. 도전성 금속층으로서는 금, 은 혹은 니켈 중 어느 하나가 선택되고, 대부분의 경우는 도금층(23a, 23b, 23c)을 형성하여 금속 세선의 본딩을 가능하게 한다.
본 발명의 제7 공정은, 도 4의 (C)에 도시한 바와 같이, 각 셀의 하프 에칭 구멍(25)의 저면에 발광 소자(31)을 고착하는 것에 있다.
본 공정에서는 발광 소자(31)의 칩을 절연성의 에폭시 수지 등의 접착제(33)로 하프 에칭 구멍(25)의 저면에 고착한다. 발광 소자의 상면에는 애노드 및 캐소드 전극이 있고, 저면은 제1 도전박(11)과는 전기적으로 절연되어 하프 에칭 구멍(25)에 고착된다. 발광 소자(31)의 고착에는 칩 마운터를 이용한다. 또한, 접착제(33)로서 도전 페이스트를 이용하는 경우에는, 캐소드는 제1 도전박(11)으로부터 취출된다.
본 발명의 제8 공정은, 도 4의 (C)에 도시한 바와 같이, 발광 소자(31)의 전극(도시하지 않음)과 도전성 금속층(23a, 23c)을 금속 세선(30)의 본딩에 의해 접속하는 것에 있다.
본 공정에서는 금의 금속 세선(30)을 이용하여 본더로 전극의 위치를 패턴 인식하면서 초음파 열압착에 의해 발광 소자(31)의 전극과 스루홀 전극(21a, 21b) 위의 도전성 금속층(23a, 23c)을 접속한다. 하프 에칭 구멍(25)에 의해 발광 소자(31)의 전극과 도전 금속층(23a, 23c)은 거의 동일 평면에 위치하므로, 금속 세선(30)의 본딩은 고저차가 없이 효율적으로 행할 수 있다.
본 발명의 제9 공정은, 도 4의 (C)에 도시한 바와 같이, 발광 소자(31) 및 금속 세선(30)을 투명 수지(32)로 피복하는 것에 있다.
본 공정에서는 발광 소자(31) 및 금속 세선(30)을 투명 수지(32)로 피복하여 외기로부터 보호를 하고, 또 광을 취출하는 볼록 렌즈로서도 기능한다.
본 발명의 제10 공정은, 도 5에 도시한 바와 같이, 각 셀마다에 다이싱하여 개별의 발광 장치로 분할하는 것에 있다.
본 공정에서는 절연 기판(10)에 행렬 형상으로 배열된 다수개의 셀을 다이싱에 의해 개별의 완성된 발광 장치로 분리한다. 이 때에 제2 도전박(12)을 연결하는 접속 패턴(29)(도 2의 (B) 참조)도 절단되어 제2 도전박(12)의 셀도 각각이 전기적으로 분리된다.
구체적으로는, 절연 기판(10)은 68㎜×100㎜의 글래스 에폭시 기판을 이용한다. 주변에는 위치 정렬 구멍을 복수개 형성되고, 내부에는 행렬 형상으로 다수의 단책 형상의 각 셀이 배치된다. 위치 정렬 구멍(34)은 전술한 공정에서의 위치 결정에 이용된다.
본 발명에 따르면, 제1 도전박을 화학 에칭하여 형성한 하프 에칭 구멍에 발광 소자를 실장하는 것이 가능하여, 방열성을 대폭 향상할 수 있다.
또한, 하프 에칭 구멍의 측면의 오목면 형상 만곡면에 본딩에서 이용하는 도전성 금속층을 형성함으로써, 리플렉터로서 이용할 수 있다. 만곡면의 경사각은 제1 도전박의 두께나 화학 에칭의 조건에서 적절히 선택하는 것이 가능하다.
또한, 본 발명에 따르면, 발광 소자의 두께에 맞추어서 제1 도전박의 두께를 선택할 수 있으며, 발광 소자를 하프 에칭 구멍에 넣을 수 있어, 측면에 형성한 도전성 금속층에서 효율적으로 반사할 수 있다.
또한, 본 발명의 제조 방법에 따르면, 제1 도전박에 하프 에칭 구멍을 형성하는 공정에서 동시에 리플렉터로 되는 만곡면을 형성할 수 있기 때문에, 일부러 리플렉터를 형성하는 공정이 불필요해져서, 제조 공정을 간소화할 수 있다.
게다가 또한, 본 발명의 제조 방법에 따르면, 하프 에칭 구멍의 측면에 부착되는 도전성 금속층은 스루홀 전극 위에 형성되는 본딩용의 도전성 금속층과 겸용으로 함으로써 도금 공정에서 동시에 형성된다. 이 때문에 도전성 금속층은 금, 은 혹은 니켈 중 어느 하나가 선택되어, 본딩용으로서도 반사용으로서도 겸용된다. 이에 따라 종래에서는 리플렉터용의 금속막의 도금 공정이 필요하였지만, 본 발명에서는 생략하여 공정의 간소화를 실현할 수 있다.
또한, 본 발명의 제조 방법에 따르면, 제1 도전박의 두께를 선택함으로써 하프 에칭 구멍의 깊이 및 만곡면의 경사를 조정할 수 있어, 발광 소자의 높이에 맞춘 하프 에칭 구멍을 형성할 수 있다. 이에 의해, 탑재하는 발광 소자의 크기에 맞추어서 하프 에칭 구멍을 설계할 수 있어, 반사 효율이 좋은 만곡면을 제공할 수 있다. 또한, 제1 도전박의 표면과 발광 소자의 전극의 표면을 가지런히함으로써 금속 세선의 본딩을 쉽게 하는 것이 가능하게 된다.
또한, 본 발명의 제조 방법에 따르면, 각 셀을 단책 형상으로 하여 행렬 형상으로 다수개 나열하여 배치함으로써, 발광 장치를 대량으로 제조하는 것이 가능하며, 더구나 반드시 필요한 리플렉터도 제1 도전박에 만들어 넣는 것이 가능하게 되었다.

Claims (10)

  1. 절연 기판의 1주면에 형성한 두꺼운 제1 도전박과,
    상기 절연 기판의 반대 주면에 형성되고 상기 제1 도전박보다 얇은 제2 도전박과,
    상기 제1 도전박의 주면으로부터 화학 에칭에 의해 형성하고 또한 저면을 상기 제1 도전박의 중간에 형성한 하프 에칭 구멍과,
    상기 하프 에칭 구멍의 저면에 고착된 발광 소자와,
    상기 제1 도전박과 상기 제2 도전박을 상기 절연 기판을 관통하는 스루홀을 통하여 전기적으로 접속하는 스루홀 전극과,
    상기 하프 에칭 구멍의 만곡한 측면 및 상기 스루홀 전극 표면에 형성된 본딩 가능한 도전성 금속층과,
    상기 발광 소자의 전극과 상기 스루홀 전극 표면의 상기 도전성 금속층을 접속하는 금속 세선을 구비하고,
    상기 에칭 구멍의 측면에 형성한 상기 도전성 금속층을 상기 발광 소자의 반사면으로서 이용하는 것을 특징으로 하는 발광 장치.
  2. 제1항에 있어서,
    상기 하프 에칭 구멍의 저면의 길이는 상기 제1 도전박 표면의 개구부의 길이의 절반으로 하는 것을 특징으로 하는 발광 장치.
  3. 제1항에 있어서,
    상기 발광 소자의 상면과 상기 제1 도전박 표면을 가지런히 하는 것을 특징으로 하는 발광 장치.
  4. 제1항에 있어서,
    상기 제1 및 제2 도전박은 구리로 이루어지고,
    상기 도전성 금속층은 금, 은, 니켈 중 어느 하나로부터 선택되는 것을 특징으로 하는 발광 장치.
  5. 1주면에는 두꺼운 제1 도전박이 점착되고, 반대 주면에는 그 제1 도전박보다 얇은 제2 도전박이 점착된 절연 기판을 준비하는 공정과,
    상기 절연 기판, 상기 제1 도전박 및 제2 도전박을 관통하는 스루홀을 예정된 위치에 형성하는 공정과,
    상기 스루홀을 스루홀 도금에 의해 상기 제1 도전박과 제2 도전박을 전기적으로 접속하는 스루홀 전극을 형성하는 공정과,
    상기 제1 도전박을 에칭하여 각 발광 소자가 재치되는 셀의 패턴을 다수개 형성하는 공정과,
    상기 각 셀의 상기 제1 도전박을 표면으로부터 하프 에칭하여 만곡한 측면을 갖는 하프 에칭 구멍을 형성하는 공정과,
    상기 하프 에칭 구멍 및 상기 스루홀 전극 표면에 선택적으로 본딩 가능한 도전성 금속층을 도금에 의해 부착하는 공정과,
    각 셀의 상기 하프 에칭 구멍의 저면에 상기 발광 소자를 고착하는 공정과,
    상기 발광 소자의 전극과 상기 도전성 금속층을 금속 세선의 본딩에 의해 접속하는 공정과,
    상기 발광 소자 및 상기 금속 세선을 투명 수지로 피복하는 공정과,
    각 셀마다에 다이싱하여 개별의 발광 장치로 분할하는 공정
    을 구비하는 것을 특징으로 하는 발광 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 제1 도전박 및 제2 도전박은 구리로 구성되고, 스루홀 전극은 구리 도금으로 형성되는 것을 특징으로 하는 발광 장치의 제조 방법.
  7. 제5항에 있어서,
    각 셀은 단책 형상으로 형성되고, 행렬 형상으로 다수개가 배열되는 것을 특징으로 하는 발광 장치의 제조 방법.
  8. 제5항에 있어서,
    상기 하프 에칭 구멍을 형성하는 공정 후에, 상기 제2 도전박을 상기 각 셀에 대응하는 단책 형상으로 형성하는 공정을 구비하는 것을 특징으로 하는 발광 장 치의 제조 방법.
  9. 제5항에 있어서,
    상기 도전성 금속으로서 금, 은, 니켈 중 어느 하나를 이용하고, 상기 제2 도전박을 공통 전극으로 하여 전해 도금으로 부착하는 것을 특징으로 하는 발광 장치의 제조 방법.
  10. 제5항에 있어서,
    상기 발광 소자의 전극과 상기 도전성 금속층을 금속 세선의 본딩에 의해 접속하는 공정에서, 상기 발광 소자의 전극과 상기 도전성 금속층의 표면을 가지런히 하여 본딩을 행하는 것을 특징으로 하는 발광 장치의 제조 방법.
KR1020070009355A 2006-05-24 2007-01-30 발광 장치 및 그 제조 방법 KR100785554B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00144613 2006-05-24
JP2006144613A JP3914954B1 (ja) 2006-05-24 2006-05-24 発光装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20070113097A KR20070113097A (ko) 2007-11-28
KR100785554B1 true KR100785554B1 (ko) 2007-12-13

Family

ID=38156613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070009355A KR100785554B1 (ko) 2006-05-24 2007-01-30 발광 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20070278483A1 (ko)
JP (1) JP3914954B1 (ko)
KR (1) KR100785554B1 (ko)
CN (1) CN100479213C (ko)
TW (1) TWI350011B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021420A (ja) * 2008-07-11 2010-01-28 Denka Agsp Kk 発光素子搭載用基板、発光素子パネル、発光素子パッケージおよび発光素子搭載用基板の製造方法
JP2011077275A (ja) * 2009-09-30 2011-04-14 Toppan Printing Co Ltd Ｌｅｄパッケージおよびその製造方法
CN102593271A (zh) * 2011-01-14 2012-07-18 九介企业股份有限公司 发光二极管封装结构与其槽型封装导线架的形成方法
JP5590220B2 (ja) 2011-03-24 2014-09-17 株式会社村田製作所 発光素子用台座基板およびｌｅｄデバイス
JP6244130B2 (ja) * 2013-07-26 2017-12-06 新光電気工業株式会社 発光素子搭載用パッケージ及び発光素子パッケージ
JP2017135326A (ja) * 2016-01-29 2017-08-03 イビデン株式会社 発光素子搭載用基板、及び、発光素子搭載用基板の製造方法
JP2018129469A (ja) * 2017-02-10 2018-08-16 イビデン株式会社 発光素子搭載用基板、及び、発光素子搭載用基板の製造方法
CN113251761B (zh) * 2021-06-08 2022-03-11 淮北市三丰肥业有限公司 一种用于功能性化肥生产的干燥包膜设备及其工作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57114293A (en) 1981-01-06 1982-07-16 Sanyo Electric Co Ltd Manufacture of light emitting diode substrate
JPH0774395A (ja) * 1993-08-31 1995-03-17 Victor Co Of Japan Ltd 発光ダイオード装置及びその製造方法
JP2004128424A (ja) 2002-10-07 2004-04-22 Citizen Electronics Co Ltd 白色発光装置
KR20040068504A (ko) * 2003-01-25 2004-07-31 남 영 김 발광다이오드를 이용한 램프 모듈

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3127195B2 (ja) * 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
DE19549818B4 (de) * 1995-09-29 2010-03-18 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiter-Bauelement
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
TWI239670B (en) * 2004-12-29 2005-09-11 Ind Tech Res Inst Package structure of light emitting diode and its manufacture method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57114293A (en) 1981-01-06 1982-07-16 Sanyo Electric Co Ltd Manufacture of light emitting diode substrate
JPH0774395A (ja) * 1993-08-31 1995-03-17 Victor Co Of Japan Ltd 発光ダイオード装置及びその製造方法
JP2004128424A (ja) 2002-10-07 2004-04-22 Citizen Electronics Co Ltd 白色発光装置
KR20040068504A (ko) * 2003-01-25 2004-07-31 남 영 김 발광다이오드를 이용한 램프 모듈

Also Published As

Publication number Publication date
TWI350011B (en) 2011-10-01
CN101079462A (zh) 2007-11-28
KR20070113097A (ko) 2007-11-28
JP3914954B1 (ja) 2007-05-16
CN100479213C (zh) 2009-04-15
US20070278483A1 (en) 2007-12-06
TW200744232A (en) 2007-12-01
JP2007317803A (ja) 2007-12-06

Similar Documents

Publication Publication Date Title
KR100785554B1 (ko) 발광 장치 및 그 제조 방법
JP4279388B2 (ja) 光半導体装置及びその形成方法
EP2555265B1 (en) Optical device and method of manufacturing an optical device
US9615461B2 (en) Wiring module including wiring substrate having border portion separating two side metallic foils and manufacturing method of wiring module
JP4525804B2 (ja) 光半導体パッケージおよびこれを備えた光電センサ
US20030020126A1 (en) Lighting device
JP2006190814A (ja) 発光素子用の配線基板
JP5447928B2 (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
JP6407544B2 (ja) Ｌｅｄ発光装置及びｌｅｄ発光装置の製造方法
JP5812845B2 (ja) 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法
JP2005026276A (ja) 発光デバイス用基板および発光デバイス
US8809080B2 (en) Electronic assembly
CN114551700A (zh) 半导体发光装置
JP2007335734A (ja) 半導体装置
JP2003273280A (ja) チップパッケージ及びその製造方法
JP2019523560A (ja) 発光デバイス及びその製造方法
JP2020161697A (ja) 半導体発光装置
JP4118320B1 (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
JP2000036621A (ja) 側面型電子部品の電極構造
JP2010272744A (ja) Ｌｅｄモジュール装置及びその製造方法
JP4453004B2 (ja) 発光素子搭載用の配線基板
JP2019212649A (ja) 半導体装置用基板とその製造方法、および半導体装置
WO2023048007A1 (ja) 発光装置及び発光装置の製造方法
JP2008305834A (ja) 発光装置およびその製造方法
US7213333B2 (en) Method for manufacturing mounting substrate and method for manufacturing circuit device

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee