JP4453004B2 - 発光素子搭載用の配線基板 - Google Patents
発光素子搭載用の配線基板 Download PDFInfo
- Publication number
- JP4453004B2 JP4453004B2 JP2004239424A JP2004239424A JP4453004B2 JP 4453004 B2 JP4453004 B2 JP 4453004B2 JP 2004239424 A JP2004239424 A JP 2004239424A JP 2004239424 A JP2004239424 A JP 2004239424A JP 4453004 B2 JP4453004 B2 JP 4453004B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- light emitting
- base substrate
- substrate
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
但し、ベース基板とリフレクター基板の内周表面に形成された反射膜は電気的な導通性はなくて良い。さらに、ベース基板の板厚が極薄(約0.2mm以下)の場合は反射膜の形成はやめて良い。
まず、図1は、本発明の一実施の形態になるチップ部品型発光装置を示す。このチップ部品型発光装置は、図からも明らかなように、外形を略正方形の板状に形成されており、基本的には、ベース基板10と、このベース基板の上面に積層接着したリフレクター基板20と、そして、複数の発光素子、例えば、本例では、8個の発光ダイオード30、30…とによって構成されている。
なお、ベース基板10の発光素子を搭載する穴内部の底面に取り付けた金属導体で閉口した非貫通穴11である。
そして、搭載する複数の発光素子である、8個の発光ダイオード30、30…は、上記ベース基板10の略中央に形成された非貫通穴11の底面に設けられて金属導体である放熱板を形成する厚い金属薄膜12の表面上に、所定の位置に並べられて配置されている。なお、このベース基板10に形成された非貫通穴11の内周面及び上記金属薄膜12の表面には、後にも詳細に説明するが、例えば、銀などの金属薄膜からなる反射膜13が、一体に形成されている。
そして、図1において、符号15、15…は、これら複数の発光ダイオード30、30…を上記配線パターン14、14…との間で電気的に接続するための、例えば、ワイヤボンディングにより配線された配線用ワイヤ15を示している。
なお、上述したように複数の発光ダイオード30、30…を搭載可能であることから、高い光出力が得られると共に、このように、発光ダイオード30の上面に透明樹脂を充填する必要がないことから、素子から出射した光が当該透明樹脂によってその一部が吸収されることも乱反射することもなく、より変換効率の高いチップ部品型発光装置を得ることが出来る。加えて、上述した発光ダイオード30の上面に透明樹脂を充填する必要がないことによれば、素子内部での発熱が、その上面に充填された当該樹脂により周囲へ拡散されることから妨害され、又は、当該樹脂内部に篭ってしまい、発光ダイオードの温度を上昇してしまう事態を回避することが出来る。
13 反射膜、 14 配線パターン、 15 配線用ワイヤ、
20 リフレクター基板、 21 貫通穴、 22 反射膜、
30 発光ダイオード、 40 端面電極。
Claims (3)
- 発光素子を絶縁基板の内部に収納・搭載するための配線基板であって、収納する発光素子を搭載するベース基板と、前記ベース基板の上面に積層接着したリフレクター基板とを備えており、
前記ベース基板は、その一部に発光素子を内部に搭載する穴内部の底面に取り付けた金属導体で閉口され上方に開口した非貫通穴が形成されると共に、このベース基板の上端周辺部には前記の発光素子を電気的に接続するための配線パターンが形成されており、更に、前記非貫通穴の底面には、前記配線パターンを形成する金属薄膜より厚さの厚い放熱導体が形成されており、
前記リフレクター基板は、前記ベース基板に形成された非貫通穴と同心、又はわずかに偏心し、前記非貫通穴よりも径の大きな貫通穴が形成されており、その内周表面には金属薄膜からなる反射膜が形成されると共に、当該リフレクター基板を前記ベース基板の上面に配置した際、その貫通穴を介して、前記ベース基板の非貫通穴の上端周辺部に形成された配線パターンの一部が露出する位置に積層接着され、
前記ベース基板とその上面に積層接着した前記リフレクター基板の端面には、前記発光素子を外部に接続するための端子電極を備えており、
この端子電極は、前記ベース基板とリフレクタ基板を貫通して貫通穴が複数形成され、前記貫通穴の上端面が樹脂侵入の阻止材で閉口されて下方に開口した非貫通穴が形成され、発光素子を搭載した後、前記両基板の非貫通穴の略中心に沿って切断されて形成されると共に、当該非貫通穴の内周には、前記ベース基板の貫通穴の周辺部に形成された前記配線パターンと、それぞれ、電気的に接続された導体層が形成されていることを特徴とする配線基板。 - 前記請求項1に記載した配線基板において、前記ベース基板の非貫通穴の底面に形成された前記放熱導体の表面、及び内周表面には金属薄膜からなる反射膜が、前記貫通穴の内周表面に形成された金属薄膜からなる反射膜と一体に形成されていることを特徴とする配線基板。
- 前記請求項1または2に記載した配線基板において、互いに隣接する一対の発光素子の「+」及び「−」の電極に接続される配線パターンが、それぞれ、「+」「+」「−」「−」の順に交互に配列され、前記ベース基板の非貫通穴の上端周辺部に等間隔に配置されて形成されていることを特徴とする配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004239424A JP4453004B2 (ja) | 2004-08-19 | 2004-08-19 | 発光素子搭載用の配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004239424A JP4453004B2 (ja) | 2004-08-19 | 2004-08-19 | 発光素子搭載用の配線基板 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009184511A Division JP2009260394A (ja) | 2009-08-07 | 2009-08-07 | 発光素子搭載用の配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006059967A JP2006059967A (ja) | 2006-03-02 |
JP4453004B2 true JP4453004B2 (ja) | 2010-04-21 |
Family
ID=36107197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004239424A Expired - Fee Related JP4453004B2 (ja) | 2004-08-19 | 2004-08-19 | 発光素子搭載用の配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4453004B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3978456B2 (ja) * | 2005-11-02 | 2007-09-19 | 株式会社トリオン | 発光ダイオード実装基板 |
KR101164963B1 (ko) | 2010-08-18 | 2012-07-12 | 엘지이노텍 주식회사 | 필름 타입의 광소자 패키지 및 그 제조 방법 |
-
2004
- 2004-08-19 JP JP2004239424A patent/JP4453004B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006059967A (ja) | 2006-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3956965B2 (ja) | チップ部品型発光装置及びそのための配線基板 | |
KR100723618B1 (ko) | Led 반사판과 led 장치 | |
JP4735941B2 (ja) | 発光素子用の配線基板 | |
JPH08213660A (ja) | 発光デバイスおよびその製造方法 | |
JP2006344978A (ja) | Ledパッケージ及びその製造方法、並びにそれを利用したledアレイモジュール | |
JP4910220B1 (ja) | Ledモジュール装置及びその製造方法 | |
JP2011146752A (ja) | 側面型発光ダイオード及び側面型発光ダイオードの製造方法 | |
JP3914954B1 (ja) | 発光装置およびその製造方法 | |
EP2515352A1 (en) | A manufacture method for a surface mounted power led support and its product | |
JP2015192095A (ja) | Led発光装置及びled発光装置の製造方法 | |
JP4593201B2 (ja) | チップ部品型発光装置及びそのための配線基板 | |
JP2019523560A (ja) | 発光デバイス及びその製造方法 | |
JP2009260395A (ja) | 配線基板及びその製造方法 | |
JP4453004B2 (ja) | 発光素子搭載用の配線基板 | |
JP2020161697A (ja) | 半導体発光装置 | |
JP2006073842A (ja) | 配線基板 | |
JP2009260394A (ja) | 発光素子搭載用の配線基板 | |
JP2009218625A (ja) | Led装置 | |
KR101250381B1 (ko) | 광패키지 및 그 제조방법 | |
KR20100100229A (ko) | 발광 다이오드 패키지 및 그의 제조 방법 | |
JP2006108216A (ja) | Led装置 | |
JP5672714B2 (ja) | Led発光素子用リードフレームの製造方法 | |
KR101195015B1 (ko) | 광패키지 및 그 제조방법 | |
TWI420711B (zh) | 發光二極體封裝及其製作方法 | |
JP2001148517A (ja) | 発光デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090223 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090807 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091002 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100107 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100120 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |