JP4118320B1 - 実装基板およびそれを用いた薄型発光装置の製造方法 - Google Patents

実装基板およびそれを用いた薄型発光装置の製造方法 Download PDF

Info

Publication number
JP4118320B1
JP4118320B1 JP2007240330A JP2007240330A JP4118320B1 JP 4118320 B1 JP4118320 B1 JP 4118320B1 JP 2007240330 A JP2007240330 A JP 2007240330A JP 2007240330 A JP2007240330 A JP 2007240330A JP 4118320 B1 JP4118320 B1 JP 4118320B1
Authority
JP
Japan
Prior art keywords
conductive foil
electrode
electrode portion
light emitting
slit hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007240330A
Other languages
English (en)
Other versions
JP2009071199A (ja
Inventor
悟郎 成田
Original Assignee
株式会社エレメント電子
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社エレメント電子 filed Critical 株式会社エレメント電子
Priority to JP2007240330A priority Critical patent/JP4118320B1/ja
Application granted granted Critical
Publication of JP4118320B1 publication Critical patent/JP4118320B1/ja
Publication of JP2009071199A publication Critical patent/JP2009071199A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 従来の発光装置では、ベース基板上に発光素子を積層する構造であるので、発光装置の薄型化に限界があった。
【解決手段】 本発明の実装基板では、導電箔１０の一主面に列状に多数個隣接して配列した電解メッキで形成した第１電極部１１とマウント部１７に近接した第２電極部１２と、導電箔１０を補強する液状樹脂１３と、列を分離する分離用スリット孔１４と、導電箔１０の反対主面の第１電極部１１と第２電極部１２が電気的に分離される絶縁用スリット孔１５と、絶縁用スリット孔１５を覆い導電箔１０を補強する半田レジスト層１６とを具備し、導電箔１０を出発材料として支持基板レスの実装基板を実現し、発光素子を少ない材料で大量に作れる薄型発光装置の製造方法を実現した。
【選択図】図１

Description

本発明は、薄い導電箔の１主面に電解メッキで形成した多数個の電極を設けた実装基板とそれを用いて導電箔上のマウント部に発光素子を実装する薄型発光装置の製造方法に関する。
図６に発光素子から発せられる光がベース基板内に吸収されることを防止し、発光損失を抑えて全体の輝度の向上を図る発光装置が示されている。
この発光装置は発光素子１００、ベース基板２００、基板電極３００、接続電極部４００、光反射部５００、孔部６００およびメッキ層７００から構成される。発光素子１００は三族窒化物系化合物半導体発光素子である。ベース基板２００はポリイミド、ガラスエポキシあるいはＢＴレジン等の樹脂で形成された絶縁性の基板であり、当該表面から裏面にかけて形成される銅箔膜からなる一対の基板電極部３００と、発光素子１００の載置面と反対側の面に形成される銅箔膜からなる光反射部５００と、一対の基板電極部３００が対向する絶縁部をベース基板２００の厚み方向に開設した孔部６００と、この孔部６００から露出する光反射部５００の露出面と孔部６００の内周面とに形成される金または銀によるメッキ層７００で作られている。また、ベース基板２００の裏面に設けられ、基板電極部３００と導通する導電膜からなる電極は、マザーボード等の装置基板に実装する接続電極部４００である。
特開２００５−１７５３８７号公報
上述した発光装置では、以下のような問題点がある。
例えば携帯端末機器などでは小型化、薄型化が進み、発光装置の薄型化は市場要求である。
しかし、図６の如き発光装置では、発光素子１００がベース基板２００上に配置される構造であるため、実装後の厚みは少なくとも発光素子１００厚みとベース基板２００の厚みの総和以上は必要である。ベース基板２００の材料を改良するなどして薄型化も進んではいるが、支持材としてある程度の強度を確保する必要があり、製造工程における取り扱いの容易さ等も考慮するとこれ以上の大幅な薄型化には限界があった。
また、ベース基板２００を用いると、その両面に基板電極３００と接続電極部４００とが必要となり、両電極を接続するためにスルーホール電極が不可欠であり、１セル当たりの基板面積も小さくできず、スルーホールメッキなど製造工程数も多くなってしまう。
本発明はかかる問題点に鑑みてなされ、第１に、導電箔の一主面に列状に多数個隣接して配列した発光素子などを載置するマウント部、電解メッキで形成した第１電極部と前記マウント部に近接した第２電極部と、前記第１電極部と前記第２電極部間の前記導電箔に付着し且つ前記導電箔を補強する液状樹脂と、隣接する列の前記第１電極部と前記第２電極部間の前記導電箔に設けられ、前記導電箔を貫通して隣接する前記列を分離する分離用スリット孔と、前記第１電極部と前記第２電極部の間に位置し、前記分離用スリット孔に並設して設けられ且つ前記第１電極部と前記第２電極部が電気的に分離されるように前記導電箔を貫通して設けられ且つ前記液状樹脂で補強された絶縁用スリット孔と、前記絶縁用スリット孔を覆い前記導電箔の反対主面に設けられ、前記液状樹脂に対応する位置を覆い且つ前記導電箔を補強する半田レジスト層とを具備することを特徴とする。
また、前記分離用スリット孔を２個以上に分割して橋洛部を設けて前記導電箔の補強を行うことを特徴とする。
更に、前記導電箔は厚さ１２〜２００μの銅箔を用いることを特徴とする。
更に、前記導電箔、前記第１電極部及び前記第２電極部はニッケルメッキ及び金あるいは銀メッキ層で被覆されることを特徴とする。
更に、前記分離用スリット孔はエッチングで形成されて０．５ｍｍ以下の幅であることを特徴とする。
第２に、導電箔上に形成する第１電極部と発光素子を載置するマウント部に近接して設ける第２電極部の予定の領域を露出してレジスト層で前記導電箔を被覆する工程と、前記レジスト層をマスクとして前記導電箔に選択的に金属メッキを施し、列状に多数個のセルを隣接して配列した前記第１及び第２電極部を形成する工程と、前記レジスト層を除去して前記第１及び第２電極部間の前記導電箔上に液状樹脂を付着する工程と、前記導電箔を前記液状樹脂を付着した反対面より選択的にエッチングして前記各セルの前記第１及び第２電極部を電気的に分離する前記導電箔を貫通する絶縁用スリット孔と、隣接した前記列のセルを離間する前記導電箔を貫通する分離用スリット孔を設ける工程と、前記絶縁用スリット孔を覆い前記導電箔の反対主面に設けられ、前記液状樹脂に対応する位置を覆い且つ前記導電箔を補強する半田レジスト層を形成して実装基板を形成する工程と、前記マウント部に発光素子を載置し、前記発光素子の電極と前記第１電極部をボンディングワイヤで接続する工程と、前記分離用スリット孔を露出して前記発光素子を列状に樹脂で被覆する工程と、前記各セルを前記列状の樹脂をダイシングして前記分離用スリット孔を用いて個別に分離する工程とを具備することを特徴とする。
また、前記液状樹脂を付着する工程において、前記第１及び第２電極部と前記マウント部を少なくともホトレジスト層で覆った後に前記液状樹脂を少なくとも露出した前記導電箔上に付着することを特徴とする。
更に、前記第１及び第２電極部を電気的に分離する工程において、前記分離用スリット孔と前記絶縁スリット孔とを同時に形成することを特徴とする。
更に、前記第１及び第２電極部を電気的に分離する工程の後に、前記第１及び第２電極部と前記マウント部にニッケルメッキ層及び金あるいは銀メッキ層を形成することを特徴とする。
更に、前記導電箔はロール状に巻かれた状態から供給をされることを特徴とする。
本発明の実装基板によれば、以下の効果が得られる。
第１に、実装基板は導電箔とその表面に選択的に形成した電解メッキで形成した第１電極部と第２電極部で形成されるので、導電箔が１８μｍ、第１及び第２電極部のメッキ厚を１５〜２０μｍとすれば４０μｍ以下に形成され、極めて薄型の支持基板レスの実装基板を実現できる。
第２に、実装基板に列状に第１電極部と第２電極部とを多数個隣接して配列するので、１列に多数のセルを集積でき、隣接列とは分離用スリット孔で離間をさせているので、隣接列との間隔も従来の１/５の０．２ｍｍを実現して極めて狭くできる。これにより実装基板１枚当たりのセルの数を従来より１４４．７％に増加でき、生産効率とコストを大幅に向上することができる。
第３に、実装基板のスタート材料である導電箔は最終製品まで残存し、第１及び第２電極部も必要箇所のみ電解メッキで形成するので、製造工程で無駄に捨てる原材料がほとんどなく、環境に優しい生産が実現できる。
第４に、実装基板は導電箔がベースになっており、製造工程中に外部からの力で変形しやすいので、列を複数のブロックに区分をして列を設けない共通の導電箔を残すことで実装基板の補強を行える。
第５に、マウント部にはニッケルメッキ層と、金または銀メッキ層が積層され、反対主面からは半田レジスト層で覆われているので、支持基板が存在しないマウント部に発光素子を載置できるように強度を確保できる。
第６に、実装基板は導電箔、第１及び第２電極部を一体に形成されるので、極めて薄い材料にも拘わらずマウント部に固着される発光素子からの発熱を直接的に導電箔全体に広げることができ、放熱性を向上できることができる。
第７に、マウント部、第１及び第２電極部に設けられた金または銀メッキ層は、発光素子の発光素子のリフレクタとして共用することができる。
本発明の製造方法によれば、第１に、実装基板を薄い導電箔から出発して作るので最小限の材料で実現でき、実装基板の厚みを４０μｍ以下と薄く形成することで薄型発光装置の製造方法が実現できる。
第２に、第１電極部及び第２電極部を電解メッキで導電箔上に選択的に形成し、絶縁用スリット孔及び分離用スリット孔は最小限のエッチングに留めているので、導電箔などの原材料を無駄にしないで最小の実装基板及び薄型発光装置が実現できる。
第３に、変形に弱い導電箔を第２電極部、液状樹脂、半田レジスト層を用いて補強するので、支持基板レスの実装基板を用いて薄型発光装置の製造方法を実現できる。
第４に、液状樹脂と透明樹脂の樹脂同士の馴染みを利用して発光素子のモールドを行え、大部分が導電箔と電解メッキ層でありながら良好な樹脂封止を実現できる。
第５に、各セルを列状に多数個並べて配置することで、発光装置を大量に製造することが可能であり、分離用スリット孔で隣接の列と離間させるので、ダイシングを１方向で最小限に留めており、ダイシングによる封止への悪影響を防止できる。
第６に、本発明では第１電極部及び第２電極部を電解メッキ工程、液状樹脂の付着工程、分離用スリット孔及び絶縁用スリット孔のエッチング工程、半田レジスト層の印刷工程、導電金属層の電解メッキ工程と極めて少ない工程数で薄型発光装置の製造方法を実現できる。
図１から図５を参照し、本発明の実施形態を説明する。
まず、図１に本発明の実装基板を示す。図１（Ａ）はその上面図であり、図１（Ｂ）は表面の拡大図であり、図１（Ｃ）は裏面の拡大図である。
本実施形態の実装基板１は、導電箔１０と、第１電極部１１と、第２電極部１２と、液状樹脂１３と、分離用スリット孔１４と、絶縁用スリット孔１５と、半田レジスト層１６とで構成される。
導電箔１０としてはエッチング可能で電解メッキ可能な金属が選ばれる。本形態では、銅からなる金属箔を採用している。銅箔は９、１２、１８、３５μｍの厚みの極薄のものを選んでいるが、これは薄型発光装置の実装基板となるのでできるだけ薄いものが良い。銅箔はあまり薄いと工程中の製造装置内での処理中や、搬送時に力が加わって変形してしわが発生する場合があるので、１２〜２００μｍの範囲で選ばれる。
第１電極部１１及び第２電極部１２は導電箔１０の表面に銅の電解メッキにより選択的に形成され、１５〜２０μｍの範囲の厚みに形成される。第１電極部１１と第２電極部１２は対向して配置され、第２電極部１２は導電箔１０より成るマウント部１７に近接して配置される。マウント部１７は導電箔１０のみで変形に弱いため、更にマウント部１７を第２電極部１２で囲んで額縁状にして補強すると良い。
上述したマウント部１７は発光素子などを固着する領域であり、薄型発光装置を作るためにできるだけ薄いほど望ましいが、発光素子を固着できる強度が必要であるので、第２電極部１２と後述する導電箔１０の裏面に設けた半田レジスト層１６で補強する。
液状樹脂１３は導電箔１０の表面の第１電極部１１、マウント部１７を囲む第２電極部１２を除いた領域に付着される。液状樹脂１３としてはゲル状のシリコーン樹脂、アクリル樹脂とエポキシ樹脂の混合物などアンダーコート用の樹脂が選ばれ、スクリーン印刷により予定の塗布領域に付着され、１５０℃で４時間程度の熱硬化が行われる。液状樹脂１３は２０〜４０μｍに形成され、第１電極部１１と第２電極部１２の間を埋めて導電箔１０の補強を行う。
分離用スリット孔１４は列状に多数個配列された各セルの第１電極部１１と第２電極部１２の隣接する列間に設けられ、列毎に各セルを離間させる。分離用スリット孔１４は列に沿って連続して延在され、導電箔１０と隣接した列の第１電極部１１と第２電極部１２を形成する銅の電解メッキ層を貫通して形成される。
絶縁用スリット孔１５は導電箔１０の反対主面の第１電極部１１と第２電極部１２の間に対応して位置し、導電箔１０を分離用スリット孔１４に並設して設けられ、導電箔１０を貫通して設けられるので第１電極部１１と第２電極部１２が電気的に分離される。
半田レジスト層１６は絶縁用スリット孔１５を覆い、導電箔１０の反対主面に設けられ、液状樹脂１３及びマウント部１７に対応する位置に設けられ、導電箔１０を補強する働きを有する。
次に、実装基板のパターンについて説明する。
図１（Ａ）に示す実装基板は具体的に１００ｍｍ×６８ｍｍの大きさに切断されている。周辺は額縁状の枠部２が設けられ、複数のブロック３に区分されており、各ブロック３に列状に各セル２２が隣接して配列される。ブロック３間の橋洛部４は両端を枠部３に連結され、不要な力で各セル２２が変形することを防止している。
各列には多数のセル２２が連続して配列され、列間には分離用スリット孔１４で分離離間されている。各列は２７ｍｍの長さに３０個のセル２２が配列され、列は４７列設けられる。橋洛部４は２．９ｍｍの幅に形成され、上下のブロックの補強をする。枠部２の左右辺には２個ずつの位置合わせ孔５が設けられ、右下には切り欠き部６を設けて裏表と上下方向の認識に利用する。また両端の列に隣接して枠部４に各セル２２の周端に対応する
マーク７が設けられ、ダイシング時の位置合わせに用いる。これらは製造工程における各セル２２との位置合わせに用いられ極めて精度の高い薄型発光装置の製造を実現する。
次に、図１（Ｂ）に実装基板１の表面拡大図を示す。各セル２２の大きさは０．８ｍｍ×１．６０ｍｍと極めて微小である。隣接する分離用スリット孔１４間に右側に第１電極部１１と左側に第２電極部１２が対向して配列され、両者は０．３６ｍｍ離間されている。
第１電極部１１は分離用スリット孔１４から０．４０ｍｍほどの幅に形成される。
第２電極部１２はマウント部１７を囲み、マウント部１７の導電箔１０の補強をしている。マウント部１７は載置される発光素子に応じて適宜設計されるが、０．４０ｍｍ×０．４０ｍｍに形成される。なお、第２電極部１２は分離用スリット孔１４から０．８４ｍｍほどの幅に形成される。
第１電極部１１及び第２電極部１２とも点線で示すダイシング位置では分離用スリット孔１４から０．２０ｍｍの位置までくぼみを設けている。これはダイシング時に第１電極部１１及び第２電極部１２を切断する長さを最小にして樹脂２９の封止を良好にするためである。
更に、図１（Ｃ）に実装基板１の裏面拡大図を示す。第１電極部１１と第２電極部１２の間に絶縁用スリット孔１５が設けられ、第１電極部１１と第２電極部１２の電気的な絶縁を行い、強度的にはできるだけ導電箔１０を残したいので、幅０．１５ｍｍと最小にしている。隣接する分離用スリット孔１４間に両側から０．４０ｍｍの幅に第１外部取出電極部２４と第２外部取出電極部２５が設けられ、絶縁用スリット孔１５を含めて中央部分は半田レジスト層１６で被覆されている。この半田レジスト層１６は枠部２やブロック３間の橋洛部４にもスクリーン印刷をされ、実装基板１の全体の機械的な強度を上げている。また、半田レジスト層１６はマウント部１７の導電箔１０の裏側にも印刷され、マウント部１７の機械的な補強をして発光素子の固着時の機械的な強度を確保している。
第１外部取出電極部２４と第２外部取出電極部２５ともダイシング位置では分離用スリット孔１４から０．２０ｍｍの位置までくぼみを設けている。これはダイシング時に第１外部取出電極部２４と第２外部取出電極部２５を切断する長さを最小にするためである。
本発明の実装基板１の最大の特徴は絶縁用スリット孔１４をエッチングで形成するので、従来のプリント基板では基板に絶縁物を用いるので、スリット孔を機械的にルーターを利用して作成する方法が採用されていた。この場合はルーターのドリルの精度を上げても幅１．０ｍｍが限界であった。本発明では実装基板１を極めて薄い導電箔１０で形成するので、エッチング処理が可能になり、従来の半分（０．５ｍｍ）以下の０．２ｍｍ（２００μｍ）幅が可能となった。これにより１００ｍｍ×１００ｍｍの実装基板で１６０８ＬＥＤ（１６ｍｍ×８ｍｍの大きさ）を実例に挙げて計算をすると、以下のようになる。
従来の場合は、列間のピッチが１．６ｍｍ（セルの大きさ）＋１．０ｍｍ（スリット孔の幅）で２．６ｍｍとなり、１００ｍｍには３８列しか収められない。１列当たりのセル数は１２５個なので、
３８列×１２５個＝４７５０個
となり、基板１枚当たりの収量は４７５０個である。
これに対して本発明では、列間のピッチが１．６ｍｍ（セルの大きさ）＋０．２ｍｍ（スリット孔の幅）で１．８ｍｍとなり、１００ｍｍには５５列も収められる。１列当たりのセル数は１２５個なので、
５５列×１２５個＝６８７５個
となり、基板１枚当たりの収量は６８７５個である。これは従来の場合と単純に面積比で比較しても１４４．７％ととなり、４４．７％の収量アップが実現できる。
続いて、図２〜図５を参照して本発明の実装基板とそれを用いた薄型発光装置の製造方法について説明する。
本発明の製造方法は、導電箔を予定の第１電極部とマウント部に近接した第２電極部とを露出してレジスト層で被覆する工程と、前記レジスト層をマスクとして前記導電箔に選択的に金属メッキを施し、列状に多数個のセルを隣接して配列した前記第１及び第２電極部を形成する工程と、前記レジスト層を除去して前記第１及び第２電極部と前記マウント部を除いて前記導電箔上に液状樹脂を付着する工程と、前記導電箔を前記液状樹脂を付着した反対面より選択的にエッチングして前記各セルの前記第１及び第２電極部を電気的に分離する絶縁用スリット孔と、隣接した前記列のセルを離間する分離用スリット孔を設けて実装基板を形成する工程と、前記マウント部に発光素子を固着し、前記発光素子の電極と前記第１電極部をボンディングワイヤで接続する工程と、前記発光素子を樹脂で被覆する工程から構成される。
第１の工程（図２（Ａ）（Ｂ））では、導電箔１０を予定の第１電極部１１とマウント部１７に近接した第２電極部１２とを露出してレジスト層２１で被覆する。
まず、図２（Ａ）に示すように、導電箔１０として１８μｍの厚みの銅箔を用意して、導電箔１０が極めて薄く変形し易いのでその裏面に補強用のキャリアシート２０を貼り付ける。キャリアシート２０としてはポリエステル系フィルムあるいはアクリル系フィルムを基材とする高耐熱性の表面保護用フィルムを用いる。キャリアシート２０は透明で、厚み２００μｍ程度で、弱い粘着性を有しており、導電箔１０に圧着することで貼り付けられる。従って、導電箔１０を巻き取ったロールから供給し、同様にキャリアシート２０も巻き取ったロールから供給して、圧着ローラーで両者を貼りあわせることが可能である。キャリアシート２０は導電箔１０が液状樹脂１３が塗布されるまで導電箔１０の変形から保護をする。導電箔１０はキャリアシート２０を貼り付けた後に、所定の大きさ、例えば１００ｍｍ×１００ｍｍの大きさに裁断をしてバッチ処理をしても良いし、シート状のまま連続的に以降の工程を流しても良い。
次に、図２（Ｂ）に示すように、導電箔１０の表面にレジスト層２１で覆い、露光現像して予定の第１電極部１１と第２電極部１２の導電箔１０を露出して他の部分を残す。レジスト層２１はホトレジストをフィルム状にしたドライフィルムを用い、導電箔１０の表面に貼り付ける。
第２の工程（図２（Ｃ））では、レジスト層２１をマスクとして導電箔１０に選択的に金属メッキを施し、列状に多数個のセル２２を隣接して配列した第１及び第２電極部１１、１２を形成する。
本工程で、導電箔１０は裏面はキャリアシート２０で覆われているので、銅の電解メッキ槽に導電箔１０を陰極に接続して配置し、露出された導電箔１０上に選択的に銅メッキ層を１５〜２０μｍの厚みに析出されて、第１電極部１１及び第２電極部１２が形成される。従って、導電箔１０と第１電極部１１及び第２電極部１２の重なる部分は約４０μｍの厚みになり、実装基板としての十分な機械的強度が得られる。電解メッキが終了するとレジスト層２１は除去され、マウント部１７と第１電極部１１と第２電極部１２との間の導電箔１０が露出される。マウント部１７は第２電極部１２で額縁状に囲まれるか近接するので、マウント部１７の導電箔１０は変形から保護できる。
各セル２２を構成する第１電極部１１及び第２電極部１２は前述したように列状に多数個隣接して配列され、列も多数個離間して配列されている。本工程では隣接する列の第１電極部１１と第２電極部１２とは分離用スリット孔１４がまだ形成されていないので、連結した状態にある。
本工程の上面図を図４に示す。図４でハッチングした部分がレジスト層２１を示しており、何も印のない部分が導電箔１０が露出されている部分である。この露出された導電箔１０上に選択的に銅メッキ層を１５〜２０μｍの厚みに析出されて、第１電極部１１及び第２電極部１２が形成される
第３の工程（図２（Ｄ））では、第１及び第２電極部１１、１２とマウント部１７を除いて導電箔１０上に液状樹脂１３を付着する。
本工程で、表面を新たなレジスト層２３で覆い、露光現像してマウント部１７、第１電極部１１及び第２電極部１２上にレジスト層２３を残し、第１電極部１１と第２電極部１２との間の導電箔１０のみを露出する。
続いて、第１電極部１１と第２電極部１２との間の導電箔１０にスクリーン印刷により液状樹脂１３を選択的に付着する。液状樹脂１３としてはゲル状のシリコーン樹脂、アクリル樹脂とエポキシ樹脂の混合物などアンダーコート用の樹脂が選ばれ、スクリーン印刷により予定の塗布領域に選択的に付着され、１５０℃で４時間程度の熱硬化が行われる。液状樹脂１３は２０〜４０μｍに形成され、第１電極部１１と第２電極部１２の間を埋めて導電箔１０の補強を行う。
液状樹脂１３の補強が終了すると、キャリアシート２０を機械的に剥離して、実装基板の原形の状態になる。
第４の工程（図２（Ｅ））では、導電箔１０を液状樹脂１３を付着した反対面より選択的にエッチングして各セル２２の第１及び第２電極部１１、１２を電気的に分離する絶縁用スリット孔１５と、隣接した各列のセル２２を離間する分離用スリット孔１４を設けて実装基板を形成する。
本工程で、導電箔１０の第１電極部１１及び第２電極部１２を設けた表面側を保護層２４で覆い、裏面側に新たなレジスト層２５で覆い露光現像し、予定の分離用スリット孔１４と絶縁用スリット孔１５の導電箔１０の裏面側を露出する。
続いて、塩化第２鉄などのエッチング液を導電箔１０の裏面側から吹き付けて化学エッチングを行い、分離用スリット孔１４は導電箔１０とその上の電解メッキ層部分を貫通してエッチングして形成され、絶縁用スリット孔１５は導電箔１０をエッチングして液状樹脂１３までエッチングして形成される。いずれも約４０μｍ厚以下の銅箔の化学エッチングなので極めて精密にエッチングが行え、絶縁用スリット孔１５で０．２ｍｍの幅に、絶縁用スリット孔１５で０．１５ｍｍの幅に形成できる。なお、分離用スリット孔１４と絶縁用スリット孔１５は本工程で同時に形成される。
本工程で形成する分離用スリット孔１４は図５（Ａ）に示すように、隣接した列の第１電極部１１と第２電極部１２の中間位置に形成され、導電箔１０とその上の電解メッキ層部分を貫通してエッチングして形成される。
また、絶縁用スリット孔１５は図５（Ｂ）に示すように、第１電極部１１側の液状樹脂１３の下側に作られる。なお、本図には次工程の構成要素が含まれている。
第５の工程（図２（Ｆ））では、前工程で作った実装基板に薄型発光素子を組み込むための仕上げ加工を行う。
まず、導電箔１０の裏面側に絶縁用スリット孔１５を埋め込むようにエポキシ樹脂系の半田レジスト層１６をスクリーン印刷を行う。半田レジスト層１６は導電箔１０の裏面の第１電極部１１と第２電極部１２を各セルの両側に露出し、絶縁用スリット孔１５と導電箔１０のマウント部１７を含む中央部分に付着される。半田レジスト層１６の役割は第１に、実装基板の周囲及びブロック間にもスクリーン印刷をされ、実装基板の機械的な強度を強める。第２に、マウント部１７に対応する導電箔１０の裏面にも付着されて発光素子の固着時のマウント部１７の補強を行う。第３に、絶縁スリット孔１５を含めて各セルの導電箔１０の外部電極として働く第１電極部１１と第２電極部１２以外を広く覆い、液状樹脂１３と一緒に各セル２２の導電箔１０を補強する。第４に、露出される外部電極として働く第１電極部１１と第２電極部１２間を離間させて半田ブリッジの形成を防止する。
次に、実装基板の露出された第１電極部１１、マウント部１７及び第２電極部１２に導電性金属層２３を電解メッキにより付着する。導電性金属層２３は、ボンディング可能で硬度の高い多層金属層である。ここでは例えば、ニッケル（Ｎｉ）−金（Ａｕ）層またはＮｉ−Ａｇ層である。また、パラジウム（Ｐｄ）などを用いたＮｉ−Ｐｄ層やＡｇ−Ｐｄ層であってもよい。Ｎｉ層は硬度が高い金属層であり、Ａｕ層またはＡｇ層は金属細線３０とのボンディングを可能とする。
ここでは実装基板は液状樹脂１３と半田レジスト層１６で覆われた部分を除き、新たなマスクなしで電解メッキが行われる。導電箔１０の表面側の第１電極部１１と第２電極部１２、マウント部１７に導電性金属層２３がメッキされ、導電箔１０の裏面側には外部取り出し電極となる両端に設けた第１外部取出電極部２４と第２外部取出電極部２５にメッキされる。ニッケル層は約５μｍ、金、銀あるいはパラジウム層は約０．２μｍに形成され、ニッケル層の硬度を利用してマウント部１７の補強を兼ねている。金、銀あるいはパラジウム層はボンディングを可能にするとともに発光素子のリフレクタとしての働きも有している。
以上で本発明の実装基板が完成され、次に図３（Ａ）（Ｂ）に示すように薄型発光装置の組み込みを行う。
第６の工程（図３（Ａ））では、マウント部１７に発光素子２６を固着し、発光素子２６の電極と第１電極部１１をボンディングワイヤで接続する。
本工程では、発光素子２６のカソード電極を接着剤２７でマウント部１７上に固着する。発光素子２６の固着にはチップマウンターを用いる。発光素子２６が実際に固着されるのは、マウント部の導電性金属層２３である。マウント部１７は第２電極部１２で囲まれて形成されるので、その内部への発光素子２６の実装は位置認識が容易となる。
接着剤２７としては銀（Ａｇ）などの導電性ペーストである。また、発光素子２６は、マウント部１７の金（Ａｕ）メッキ層にＡｕ共晶により固着してもよい。
更に、金の金属細線２８を用いてボンダーで第１電極部１１の位置をパターン認識しながら超音波熱圧着により、発光素子２６のアノード電極と第１電極部１１の導電性金属層２３とを接続する。なお、発光素子２６のカソード電極は接着剤２７を介して直接第２電極部１２と接続する。
第７の工程（図３（Ｂ））では、発光素子２６を樹脂２９で被覆する。
本工程では、発光素子２６および金属細線２８を透明樹脂２９で被覆する。透明樹脂２９は、発光素子２６および金属細線２８を外気より保護し、また光を取り出す凸レンズとしても働く。
樹脂２９はモールド金型を用いてトランスファモールドあるいはインジェクションモールドにより形成される。モールドされた樹脂２９はマウント部１７の第２電極部１２の回りを液状樹脂１３で３辺で囲むので、液状樹脂１３と樹脂２９の樹脂同士の相性により接着強度を良好に保持できる。このために個別に分離された後は樹脂２９の持つ強度で薄型であるにも拘わらず発光装置の形状を維持できる。
モールド金型は分離用スリット孔１４と第１電極部１１と第２電極部１２の一部に重なるように配置して実装基板１の表面側のみに樹脂２９を注入してモールドを行う。樹脂２９はこの際にマウント部１７を囲む第２電極部１２の３辺にある液状樹脂１３と馴染みが良いので、良好に接着して発光素子２６を封止する。
第８の工程（図３（Ｃ））では、各セル２２ごとに個別の発光装置に分割する。
本工程では、多数個のセル２２が列状に配列されているので、各列の透明樹脂２９が分離用スリット孔１４で離間され、連続した１本の樹脂モールドとして現れる。そして、実装基板の各列に隣接して配列された多数個のセルをダイシングにより個別の完成した発光装置に分離する。列に対して直交にダイシングをすることで、隣接のセル２２は分離用スリット孔１４により個別に分離できる。
本発明の実装基板の（Ａ）上面図、（Ｂ）表面拡大図、（Ｃ）裏面拡大図である。 本発明に用いる実装基板の製造方法を説明する断面図である。 本発明の製造方法を説明する断面図である。 本発明の製造方法を説明する上面図である。 本発明の製造方法を説明する上面図である。 従来の発光装置を説明する断面図である。
符号の説明
１ 実装基板
１０ 導電箔
１１ 第１電極部
１２ 第２電極部
１３ 液状樹脂
１４ 分離用スリット孔
１５ 絶縁用スリット孔
１６ 半田レジスト層
１７ マウント部
２０ キャリアシート
２１ レジスト層
２２ セル
２３ 導電性金属層
２４ 第１外部取出電極
２５ 第２外部取出電極
２６ 発光素子
２７ 接着剤
２８ 金属細線
２９ 透明樹脂

Claims (10)

  1. 導電箔の一主面に列状に多数個隣接して配列した発光素子などを載置するマウント部、電解メッキで形成した第１電極部と前記マウント部に近接した第２電極部と、
    前記第１電極部と前記第２電極部間の前記導電箔に付着し且つ前記導電箔を補強する液状樹脂と、
    隣接する列の前記第１電極部と前記第２電極部間の前記導電箔に設けられ、前記導電箔を貫通して隣接する前記列を分離する分離用スリット孔と、
    前記第１電極部と前記第２電極部の間に位置し、前記分離用スリット孔に並設して設けられ且つ前記第１電極部と前記第２電極部が電気的に分離されるように前記導電箔を貫通して設けられ且つ前記液状樹脂で補強された絶縁用スリット孔と、
    前記絶縁用スリット孔を覆い前記導電箔の反対主面に設けられ、前記液状樹脂に対応する位置を覆い且つ前記導電箔を補強する半田レジスト層とを具備することを特徴とする実装基板。
  2. 前記分離用スリット孔を２個以上に分割して橋洛部を設けて前記導電箔の補強を行うことを特徴とする請求項１に記載の実装基板。
  3. 前記導電箔は厚さ１２〜２００μの銅箔を用いることを特徴とする請求項１に記載の実装基板。
  4. 前記導電箔、前記第１電極部及び前記第２電極部はニッケルメッキ及び金あるいは銀メッキ層で被覆されることを特徴とする請求項３に記載の実装基板。
  5. 前記分離用スリット孔はエッチングで形成されて０．５ｍｍ以下の幅であることを特徴とする請求項１に記載の実装基板。
  6. 導電箔上に形成する第１電極部と発光素子を載置するマウント部に近接して設ける第２電極部の予定の領域を露出してレジスト層で前記導電箔を被覆する工程と、
    前記レジスト層をマスクとして前記導電箔に選択的に金属メッキを施し、列状に多数個のセルを隣接して配列した前記第１及び第２電極部を形成する工程と、
    前記レジスト層を除去して前記第１及び第２電極部間の前記導電箔上に液状樹脂を付着する工程と、
    前記導電箔を前記液状樹脂を付着した反対面より選択的にエッチングして前記各セルの前記第１及び第２電極部を電気的に分離する前記導電箔を貫通する絶縁用スリット孔と、隣接した前記列のセルを離間する前記導電箔を貫通する分離用スリット孔を設ける工程と、
    前記絶縁用スリット孔を覆い前記導電箔の反対主面に設けられ、前記液状樹脂に対応する位置を覆い且つ前記導電箔を補強する半田レジスト層を形成して実装基板を形成する工程と、
    前記マウント部に発光素子を載置し、前記発光素子の電極と前記第１電極部をボンディングワイヤで接続する工程と、
    前記分離用スリット孔を露出して前記発光素子を列状に樹脂で被覆する工程と、
    前記各セルを前記列状の樹脂をダイシングして前記分離用スリット孔を用いて個別に分離する工程とを具備することを特徴とする薄型発光装置の製造方法。
  7. 前記液状樹脂を付着する工程において、前記第１及び第２電極部と前記マウント部を少なくともホトレジスト層で覆った後に前記液状樹脂を少なくとも露出した前記導電箔上に付着することを特徴とする請求項６に記載の薄型発光装置の製造方法。
  8. 前記第１及び第２電極部を電気的に分離する工程において、前記分離用スリット孔と前記絶縁スリット孔とを同時に形成することを特徴とする請求項６に記載の薄型発光装置の製造方法。
  9. 前記第１及び第２電極部を電気的に分離する工程の後に、前記第１及び第２電極部と前記マウント部にニッケルメッキ層及び金あるいは銀メッキ層を形成することを特徴とする請求項６に記載の薄型発光装置の製造方法。
  10. 前記導電箔はロール状に巻かれた状態から供給をされることを特徴とする請求項６に記載の薄型発光装置の製造方法。
JP2007240330A 2007-09-17 2007-09-17 実装基板およびそれを用いた薄型発光装置の製造方法 Active JP4118320B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007240330A JP4118320B1 (ja) 2007-09-17 2007-09-17 実装基板およびそれを用いた薄型発光装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007240330A JP4118320B1 (ja) 2007-09-17 2007-09-17 実装基板およびそれを用いた薄型発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP4118320B1 true JP4118320B1 (ja) 2008-07-16
JP2009071199A JP2009071199A (ja) 2009-04-02

Family

ID=39704888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007240330A Active JP4118320B1 (ja) 2007-09-17 2007-09-17 実装基板およびそれを用いた薄型発光装置の製造方法

Country Status (1)

Country Link
JP (1) JP4118320B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5447928B2 (ja) * 2009-06-17 2014-03-19 株式会社エレメント電子 実装基板およびそれを用いた薄型発光装置の製造方法
WO2011087168A1 (ko) * 2010-01-15 2011-07-21 삼성엘이디 주식회사 인쇄회로기판
US9082940B2 (en) * 2012-06-29 2015-07-14 Nitto Denko Corporation Encapsulating layer-covered semiconductor element, producing method thereof, and semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4215306B2 (ja) * 1998-08-27 2009-01-28 シチズン電子株式会社 半導体のパッケージおよびその製造方法
JP3540770B2 (ja) * 2000-06-09 2004-07-07 三洋電機株式会社 光照射装置の製造方法
JP3540769B2 (ja) * 2000-06-09 2004-07-07 三洋電機株式会社 光照射装置とその製造方法及びその光照射装置を用いた照明装置
JP2005093494A (ja) * 2003-09-12 2005-04-07 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4759381B2 (ja) * 2005-12-13 2011-08-31 山一電機株式会社 素子内蔵回路基板およびその製造方法

Also Published As

Publication number Publication date
JP2009071199A (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
JP5447928B2 (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
JP3639514B2 (ja) 回路装置の製造方法
JP2002016181A (ja) 半導体装置、その製造方法、及び電着フレーム
US20050212107A1 (en) Circuit device and manufacturing method thereof
US20080044948A1 (en) Manufacturing method for resin sealed semiconductor device
US9257354B2 (en) Wiring substrate, light emitting device, and method for manufacturing wiring substrate
JP3914954B1 (ja) 発光装置およびその製造方法
JP2008053290A (ja) 光半導体装置およびその製造方法
KR20040040348A (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP4970388B2 (ja) 半導体装置及び半導体装置の製造方法
JP4118320B1 (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
JP2005244033A (ja) 電極パッケージ及び半導体装置
US20050093121A1 (en) Chip package and substrate
JP2006196922A (ja) 半導体装置、その製造方法、及び電着フレーム
JP2015185619A (ja) 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法
JP3574026B2 (ja) 回路装置およびその製造方法
JP3634709B2 (ja) 半導体モジュール
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
JP3574025B2 (ja) 回路装置およびその製造方法
WO2006126809A1 (en) Very small light emitting diode package and manufacturing methods of it
KR100643318B1 (ko) 초소형 발광다이오드 패키지 및 그 제조방법
JP4698080B2 (ja) 回路装置の製造方法
JP2019212649A (ja) 半導体装置用基板とその製造方法、および半導体装置
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080422

R150 Certificate of patent or registration of utility model

Ref document number: 4118320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140502

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250