JP4215306B2 - 半導体のパッケージおよびその製造方法 - Google Patents
半導体のパッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP4215306B2 JP4215306B2 JP25612198A JP25612198A JP4215306B2 JP 4215306 B2 JP4215306 B2 JP 4215306B2 JP 25612198 A JP25612198 A JP 25612198A JP 25612198 A JP25612198 A JP 25612198A JP 4215306 B2 JP4215306 B2 JP 4215306B2
- Authority
- JP
- Japan
- Prior art keywords
- metal substrate
- semiconductor package
- sealing resin
- semiconductor
- predetermined region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 80
- 229910052751 metal Inorganic materials 0.000 claims description 79
- 239000002184 metal Substances 0.000 claims description 79
- 229920005989 resin Polymers 0.000 claims description 47
- 239000011347 resin Substances 0.000 claims description 47
- 238000007789 sealing Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 22
- 238000005520 cutting process Methods 0.000 claims description 9
- 238000004381 surface treatment Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 description 10
- 238000007747 plating Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 239000011889 copper foil Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- 229910000906 Bronze Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Led Device Packages (AREA)
Description
【発明の属する技術分野】
本発明は半導体を基板上に実装し、樹脂封止を行った半導体のパッケージの構造およびその製造方法に関する。
【0002】
【従来の技術】
従来の半導体素子を用いたパッケージ型のデバイスとして、例えばLED発光素子がある。これらは、回路パターン(ボンディングおよび端子用の金属性パターン)が表面に予め形成された絶縁性の回路基板、例えば表面に銅箔のパターンを有するガラス繊維入りエポキシ樹脂製基板(ガラエポ基板)あるいはMID基板(立体的な形状を有し、表面に金属メッキとエッチングにより回路パターンを形成した樹脂製基板)上にまず多数のLED素子を導電性接着剤を用いてダイボンディングし、更に個々にワイヤボンディングを行った後、素子およびワイヤ部を樹脂封止し、その後ダイシング加工により1個づつのLED素子を含むデバイスに分割して製造されていた。
【0003】
以下従来技術を図面により具体的に述べる。図2(a)は第1の従来例であるLEDパッケージデバイスの断面図を示す。6はガラエポ基板、即ちガラス繊維を混入し強化されたエポキシ樹脂性の回路基板である。その上下表面には銅箔7が接着されている。上面の銅箔はエッチングにより形成された分割部73によって第1部分71と第2部分72に分割パターニングされている。下面の銅箔は図示のように上面の各部分に応じたより狭い面積の部分が基板の端に形成されており、上面の銅箔とは基板の側面に施されたメッキ皮膜で接続されている。側面および下面のパターンはSMD(表面実装型デバイス)用の電極となる。
【0004】
2はLED素子で銅箔パターンの第1部分71上に例えば導電接着剤でダイボンディングされる。3はボンディングワイヤであり、LED素子の電極と銅箔パターンの第2部分72とをワイヤボンディングで接続している。4は封止樹脂でありデバイスを封入・保護する。封止樹脂はLEDの発する光の波長に対して透明な材質を用いる。
【0005】
図2(b)は第2の従来例であるLEDパッケージデバイスの断面図を示す。8はMID(Molded Interconnection Device) 技法による立体樹脂基板であり、メッキ触媒が混入されて立体成形され、表面に金属メッキ膜9が施されている。この金属メッキ膜はエッチングにより形成された分割溝93によって第1部分91と第2部分92とに分割されている。立体樹脂基板8の凹部を覆う第1部分91の底にはLED素子である半導体2がダイボンディングされ、半導体2の上部電極と金属メッキ膜の第2部分92とはボンディングワイヤ3で接続され、全体は封止樹脂4で封入されている。
【0006】
2つのメッキパターンは立体樹脂基板の側面から裏面にまで導かれ、SMD用電極となっている。また立体樹脂基板8の凹部の斜面81の表面に残された金属メッキ膜は反射鏡の役割を演じ、LED素子の側方に出た光を前方(画面の上方)に反射させて実質的な発光強度を高めている。この反射面の形成が本第2の従来例で立体樹脂基板を用いた理由である。
【0007】
【発明が解決しようとする課題】
上記のような従来技術においては、回路基板を構成する絶縁性樹脂の熱伝導性が低いのでデバイスの放熱性があまり良くなかった。また特殊性のある樹脂材料であってかつ表面に電極パターンを形成せねばならないため製造コストが高かった。
【0008】
本発明の目的は、回路基板からの放熱性および製造コストを大幅に改良した、半導体が内部基板に実装されたパッケージの構造およびその製造方法を提供することである。なお半導体とは所定の加工を施された所定の材質の半導体ウエハから多数分割して切り出された個々の機能素子あるいは集積回路を主に意味し、これらはチップ型の半導体と呼ばれる場合も多いが、いわゆるチップ型であることが絶対的な必要条件ではない。
【0009】
【課題を解決するための手段】
上記問題点を解決するため、本発明の半導体のパッケージの構造においては以下の特徴を有する。
(1)金属基板の一部分に半導体がダイボンディングされ、他の部分と前記半導体の電極がワイヤボンディングされ、前記金属基板の両部分が封止樹脂で覆われ、前記金属板の前記両部分は前記封止樹脂に切り込まれた溝により分割されているが前記封止樹脂によって相互に連結された構造を有し、かつ前記金属板の両部分のそれぞれ少なくとも一部が端子となっていること。
【0010】
また本発明の半導体パッケージの構造においては、更に以下の特徴の少なくとも1つを有することがある。
(2)前記ワイヤボンディングのワイヤは前記両部分を分割する溝を越えて横断していること。
【0011】
(3)前記金属基板は立体的に変形させる加工が施されていること。
(4)前記金属基板にはハンダ付け性を向上させる表面処理が施されていること。
(5)前記金属基板の表面の一部には、前記金属基板の一部分と前記ワイヤボンディングのワイヤとの接触を避けるための絶縁皮膜が形成されていること。
【0012】
上記問題点を解決するため、本発明の半導体のパッケージの製造方法においては以下の特徴を有する。
(6)集合金属基板上の所定領域に多数の半導体をダイボンディングする工程と、前記半導体の各々の電極と前記集合金属基板上の他の所定領域とをそれぞれワイヤボンディングする工程と、前記半導体を封入する封止樹脂を前記集合金属基板の少なくとも一方の面に充填しかつ硬化させる工程とを上記の順で含み、その後前記集合金属基板の各所定領域と各他の所定領域とを前記封止樹脂を残すように溝を切り込むことにより分割加工する工程と、前記集合金属基板および前記封止樹脂をデバイス毎に分離する工程とを任意の順序であるいは混合して含むこと。
【0013】
また本発明の半導体パッケージの製造方法においては、更に以下の特徴の少なくとも1つを有することがある。
(7)前記集合金属基板の各所定領域と各他の所定領域とを前記封止樹脂を残して分割加工する工程と、前記集合金属基板および前記封止樹脂をデバイス毎に分離する工程とは、それらの少なくとも一部が交互に行われること。
(8)前記集合金属基板の各所定領域と各他の所定領域とを前記封止樹脂を残して分割加工する工程と、前記集合金属基板および前記封止樹脂をデバイス毎に分離する工程とは、それらの少なくとも一部が同時に行われること。
【0014】
(9)前記集合金属基板を立体的に変形加工する工程を前記ダイボンディング工程以前に有すること。
(10)前記集合金属基板のハンダ付け性を向上させる表面処理工程を前記ダイボンディング工程以前に有すること。
(11)前記集合金属基板の一部の表面に該金属基板の一部分と前記ワイヤボンディングのワイヤとの接触を避けるための絶縁皮膜を形成する工程を前記ダイボンディング工程以前に有すること。
【0015】
【発明の実施の形態】
図1は本発明の半導体パッケージの断面図で、(a)はその第1の実施の形態、(b)はその第2の実施の形態、(c)はその第3の実施の形態を示す。(a)図において、1は金属基板である。その材質としては銅、アルミニウム、鉄、黄銅、青銅、その他かなり自由な範囲から選択できる。選択の基準は、材料コスト、強度、表面の安定性、表面処理とその容易さ、ハンダ付け性、放熱性、塑性加工性、切削性等が考慮される。
【0016】
金属基板1は最終的には分割溝5によって第1部分11と第2部分12とに分割されるが、半導体2の実装、封止段階ではまだこの分割はなされず、両部分は一体である。LED素子である半導体2は金属基板1の第1部分11となるべき領域内に導電性接着剤(銀ペースト等)でダイボンディングされる。その上部電極と金属基板1の第2部分12となるべき領域とは例えば金のボンディングワイヤ3で接続される。最終的形態においてはボンディングワイヤ3は分割溝5を越えて張り渡されることになる。
【0017】
4は封止樹脂で、例えばエポキシ樹脂を主成分とし、LEDの発光の波長に対して透明度が高く、半導体2とボンディングワイヤ3の周囲に充填されたあと固化され、デバイスを保護する。また樹脂が固化した後に分割溝5が下面よりダイシングソーなどで切り込まれ、金属基板1を複数の部分に分割する。分割溝5の深さはは封止樹脂4の厚さの途中で止められ、封止樹脂の残厚がデバイスの強度を担うので、封止樹脂4には強度のある材質を用いるのが好ましい。金属基板1の第1部分11と第2部分12の下面は、そのままSMD用の面電極として使用される。
【0018】
図1(b)に示す本発明の第2の実施の形態において、基本的な構成は(a)と同様であるが、金属基板1にあらかじめプレス加工が施されて両縁が下面から持ち上げられ予備加工部13を形成している。この予備加工がなされた後で金属基板1には更にハンダ付け性を向上させる表面処理(例えばハンダに濡れ性の良い金属のメッキやフラックスの塗布等)を施しておくこともできる。上記第1の実施の形態においては金属基板1の左右両端面はデバイスの切断分離により金属材料の地肌が現れる場合があり、材質によっては側面でのハンダとの濡れ上がりが悪いことがあるが、第2の実施の形態においてはハンダに接する予備加工部13は前処理済の表面を持つのでそのようなおそれはない。
【0019】
図1(c)に示す本発明の第3の実施の形態においては、金属基板1には更に高度の立体加工が施され、LEDの光反射面15も予備加工部として形成されている。もちろん金属基板の材質あるいはその表面処理は光の波長に対する反射特性が考慮される。14は安全溝であり、ハーフダイシング溝5の下面からの切り込みが金属基板1の上面を越えてボンディングワイヤ3を切断することのないよう、切り込みの底をボンディングワイヤ3の入り込めない安全溝14内に止め得るために設けた。また16は絶縁皮膜でこれも金属基板に施した予備加工部であり、ボンディングワイヤ3と金属基板の第1部分11との接触を避けるため基板表面の要所に予め形成しておいたものである。
【0020】
次に本発明の半導体パッケージデバイスの製造方法について説明する。図3の各図は本発明の半導体パッケージの製造方法を説明する途中工程の状態を示し、(a)は半導体実装中の状態の一部平面図、(b)はその一部側面図、(c)は樹脂封止と分割溝の形成加工を終わった状態の一部側面図である。
【0021】
図3(a)、(b)において、作業は集合金属基板100上で多数個取り方式で行われる。本例は図1(b)に示す本発明の第2の実施の形態のデバイス構造を採用している。即ち集合金属基板100には予備加工部13があらかじめ段差のある平行な畝状に設けられている。また太い一点鎖線101は後工程で加工されるハーフダイシング溝の位置を示し、太い2点鎖線102は最終的にデバイス毎の分割を行うカットラインの位置を示す。なおハッチングを施した部分103は、カットライン102によって最後に分離されるデバイス1個分の単位デバイス領域を示している。
【0022】
平面図(a)、側面図(b)においては、集合金属基板100上の第1部分となるべき領域111に多数の半導体2がダイボンディングされかつ第2部分となるべき領域112とワイヤボンディングされている。平面図上ではダイボンディングは上から2行目左から5列目までなされ、上から3行目左から5列目まではダイボンディングのみが行われた状態を示している。これは説明の便宜上の図示方法で、実際にはダイボンディングが全行全列終わってからワイヤボンディングがなされるのは当然である。
【0023】
次いで側面図(c)に示すように液状の封止樹脂が実装の終わった金属基板上に所定の高さになるようポッティングされ、キュアを行って硬化される。その後ダイシングソー(ダイサー)の切り込み深さを適切に調整してハーフダイシング溝101が加工され、金属基板の第1部分となるべき領域111と第2部分となるべき領域112とが分割される。これが図示の状態である。ハーフダイシング溝101内には、必要に応じて接着剤を充填して強度改善を図る。その後縦横のカットライン102位置を、パッケージデバイスの総厚より大きい十分な切り込み深さに改めて設定したダイシングソーによって切断し、各単位デバイスを分離すると主要な工程が終了しパッケージが完成する。
【0024】
以上で本発明の実施の形態について述べたが、本発明の技術的範囲はもちろん既述のものにとどまらない。本発明の基本構成に伴って付与させたい任意の特性があれば、それによって細部の構成は異なって来る。例えば実施の形態に例示した単色のLED以外のデバイスに対する応用もできる。1個のデバイス内での金属基板のハーフダイシング溝数を平行、縦横、斜め等に複数設定しあるいは穴明け加工を併用して金属基板の分割される領域数を増せば、ワイヤボンディング数も複数化できて、半導体として多端子の機能素子や集積回路チップも利用可能である。
【0025】
また金属基板の材質の選択、金属基板に与える成形や表面処理等の予備加工の内容の任意の選択(例えば狭いハーフダイシング溝を越えてハンダでショートしないように溝の脇にハンダレジスト皮膜を形成しておくことなどもデバイスのハンダ付け性の歩留りの向上処理となる)、封止樹脂の材質、基本的な製造方法に対する付加的工程の追加(例えば補強加工)等が考えられる。
【0026】
またハーフダイシング溝加工とデバイス分離のダイシング溝加工とを混合してカッターの切り込みを溝の種類毎に交互に変えながら行ってもよいし、あるいは1本のカッターの主軸に大小の直径の円盤ソーを所定の間隔で固定し、1度の切削行程で深浅複数の溝を同時に加工することもできる。なお溝加工法も必ずしも通常のダイシングソーの使用に限られない。
【0027】
【発明の効果】
本発明においては半導体のパッケージにおいて金属基板を用いたので次の効果を有する。
(1)金属基板は樹脂製の回路基板よりも一般に安価にすることが容易であるので製品コストを低減し得る。
(2)金属は樹脂よりも熱伝導性が高いため、半導体デバイスの放熱性が良好になる。
【0028】
また本発明は更に次の製造上の効果を有する。
(3)金属基板の加工は樹脂製基板の加工よりも低コスト化が可能である。
(4)ハーフダイシング工程が追加されるが、例えばデバイス分離のためのダイシング工程と同じダイサーを使用し加工プログラムを変更すれば足りるので、設備費あるいは工程やコストの実質的な増加なしで実施することができる。
【0029】
(5)製品品質を向上させる種々の予備加工が金属材料に対しては容易に実施できる。例えば高反射率の反射面の形成、要所の絶縁処理、耐食処理、ハンダ付け性を向上させる形状設定または表面処理、あるいは逆にハンダ流れを制限するレジスト膜の形成、その他である。
【図面の簡単な説明】
【図1】本発明の半導体パッケージの断面図で、(a)はその第1の実施の形態、(b)はその第2の実施の形態、(c)はその第3の実施の形態を示す。
【図2】従来の半導体パッケージの断面図で、(a)は第1の従来例、(b)は第2の従来例を示す。
【図3】本発明の半導体パッケージの製造方法を説明する途中工程の状態を示し、(a)は半導体実装中の状態の一部平面図、(b)はその一部側面図、(c)は樹脂封止と分割溝の形成加工を終わった状態の一部側面図である。
【符号の説明】
1 金属基板
11 第1部分
12 第2部分
13 予備加工部
14 安全溝
15 光反射面
16 絶縁皮膜
2 半導体
3 ボンディングワイヤ
4 封止樹脂
5 分割溝
6 ガラエポ基板
7 銅箔
71 第1部分
72 第2部分
73 分割部
8 立体樹脂基板
81 斜面
9 金属メッキ膜
91 第1部分
92 第2部分
93 分割部
100 集合金属基板
101 ハーフダイシング溝
102 カットライン
103 単位デバイス領域
111 第1部分となる領域
112 第2部分となる領域
Claims (11)
- 金属基板の一部分に半導体がダイボンディングされ、他の部分と前記半導体の電極がワイヤボンディングされ、前記金属基板の両部分が封止樹脂で覆われ、前記金属板の前記両部分は前記封止樹脂に切り込まれた溝により分割されているが前記封止樹脂によって相互に連結された構造を有し、かつ前記金属板の両部分のそれぞれ少なくとも一部が端子となっていることを特徴とする半導体のパッケージ。
- 前記ワイヤボンディングのワイヤは前記両部分を分割する溝を越えて横断していることを特徴とする請求項1の半導体のパッケージ。
- 前記金属基板は立体的に変形させる加工が施されていることを特徴とする請求項1あるいは2の半導体のパッケージ。
- 前記金属基板にはハンダ付け性を向上させる表面処理が施されていることを特徴とする請求項1あるいは2の半導体パッケージ。
- 前記金属基板の表面の一部には、前記金属基板の一部分と前記ワイヤボンディングのワイヤとの接触を避けるための絶縁皮膜が形成されていることを特徴とする請求項1あるいは2の半導体のパッケージ。
- 集合金属基板上の所定領域に多数の半導体をダイボンディングする工程と、前記半導体の各々の電極と前記集合金属基板上の他の所定領域とをそれぞれワイヤボンディングする工程と、前記半導体を封入する封止樹脂を前記集合金属基板の少なくとも一方の面に充填しかつ硬化させる工程とを上記の順で含み、その後前記集合金属基板の各所定領域と各他の所定領域とを前記封止樹脂を残すように溝を切り込むことにより分割加工する工程と、前記集合金属基板および前記封止樹脂をデバイス毎に分離する工程とを任意の順序であるいは混合して含むことを特徴とする半導体のパッケージの製造方法。
- 前記集合金属基板の各所定領域と各他の所定領域とを前記封止樹脂を残して分割加工する工程と、前記集合金属基板および前記封止樹脂をデバイス毎に分離する工程とは、それらの少なくとも一部が交互に行われることを特徴とする請求項6の半導体のパッケージの製造方法。
- 前記集合金属基板の各所定領域と各他の所定領域とを前記封止樹脂を残して分割加工する工程と、前記集合金属基板および前記封止樹脂をデバイス毎に分離する工程とは、それらの少なくとも一部が同時に行われることを特徴とする請求項6の半導体のパッケージの製造方法。
- 前記集合金属基板を立体的に変形加工する工程を前記ダイボンディング工程以前に有することを特徴とする請求項6ないし8のいずれかの半導体のパッケージの製造方法。
- 前記集合金属基板のハンダ付け性を向上させる表面処理工程を前記ダイボンディング工程以前に有することを特徴とする請求項6ないし8のいずれかの半導体のパッケージの製造方法。
- 前記集合金属基板の一部の表面に該金属基板の一部分と前記ワイヤボンディングのワイヤとの接触を避けるための絶縁皮膜を形成する工程を前記ダイボンディング工程以前に有することを特徴とする請求項6ないし8のいずれかの半導体のパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25612198A JP4215306B2 (ja) | 1998-08-27 | 1998-08-27 | 半導体のパッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25612198A JP4215306B2 (ja) | 1998-08-27 | 1998-08-27 | 半導体のパッケージおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000077725A JP2000077725A (ja) | 2000-03-14 |
JP4215306B2 true JP4215306B2 (ja) | 2009-01-28 |
Family
ID=17288199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25612198A Expired - Lifetime JP4215306B2 (ja) | 1998-08-27 | 1998-08-27 | 半導体のパッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4215306B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108305933A (zh) * | 2012-08-03 | 2018-07-20 | 普因特工程有限公司 | 未切割芯片基板 |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW506236B (en) * | 2000-06-09 | 2002-10-11 | Sanyo Electric Co | Method for manufacturing an illumination device |
TW507482B (en) | 2000-06-09 | 2002-10-21 | Sanyo Electric Co | Light emitting device, its manufacturing process, and lighting device using such a light-emitting device |
JP2003037296A (ja) * | 2001-07-25 | 2003-02-07 | Sanyo Electric Co Ltd | 照明装置とその製造方法 |
TW591990B (en) * | 2001-07-25 | 2004-06-11 | Sanyo Electric Co | Method for making an illumination device |
JP4572891B2 (ja) * | 2002-06-19 | 2010-11-04 | サンケン電気株式会社 | 半導体発光装置 |
US7429757B2 (en) | 2002-06-19 | 2008-09-30 | Sanken Electric Co., Ltd. | Semiconductor light emitting device capable of increasing its brightness |
JP4572892B2 (ja) * | 2002-06-19 | 2010-11-04 | サンケン電気株式会社 | 半導体発光装置及びその製法並びに半導体発光装置用リフレクタ |
US6879040B2 (en) * | 2002-09-18 | 2005-04-12 | Agilent Technologies, Inc. | Surface mountable electronic device |
JP3910144B2 (ja) | 2003-01-06 | 2007-04-25 | シャープ株式会社 | 半導体発光装置およびその製造方法 |
CN2617039Y (zh) * | 2003-02-21 | 2004-05-19 | 游尚桦 | 粘着型led引线架 |
JP4174823B2 (ja) * | 2003-03-27 | 2008-11-05 | サンケン電気株式会社 | 半導体発光装置 |
JP2006049442A (ja) | 2004-08-02 | 2006-02-16 | Sharp Corp | 半導体発光装置およびその製造方法 |
KR100621743B1 (ko) | 2004-11-08 | 2006-09-13 | 서울반도체 주식회사 | 방열 본체를 채택하는 발광 다이오드 패키지 |
JP4744178B2 (ja) | 2005-04-08 | 2011-08-10 | シャープ株式会社 | 発光ダイオード |
DE102005041064B4 (de) * | 2005-08-30 | 2023-01-19 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung |
DE102006032416A1 (de) * | 2005-09-29 | 2007-04-05 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Bauelement |
JP2008047836A (ja) * | 2006-08-21 | 2008-02-28 | Hamamatsu Photonics Kk | 半導体装置および半導体装置製造方法 |
JP5205773B2 (ja) * | 2006-11-07 | 2013-06-05 | 日亜化学工業株式会社 | 発光装置 |
US8421088B2 (en) | 2007-02-22 | 2013-04-16 | Sharp Kabushiki Kaisha | Surface mounting type light emitting diode |
US8604506B2 (en) | 2007-02-22 | 2013-12-10 | Sharp Kabushiki Kaisha | Surface mounting type light emitting diode and method for manufacturing the same |
JP5132961B2 (ja) * | 2007-03-19 | 2013-01-30 | ハリソン東芝ライティング株式会社 | 光半導体装置及びその製造方法 |
CN101060153A (zh) * | 2007-05-15 | 2007-10-24 | 佛山市国星光电科技有限公司 | 一种侧面发光二极管及其制造工艺 |
CN101060152A (zh) * | 2007-05-15 | 2007-10-24 | 佛山市国星光电科技有限公司 | 一种片式发光二极管 |
JP2008311506A (ja) * | 2007-06-15 | 2008-12-25 | Harvatek Corp | 高い効率の発光効果を有する発光ダイオードチップの封止方法およびその封止構造 |
JP4118320B1 (ja) * | 2007-09-17 | 2008-07-16 | 株式会社エレメント電子 | 実装基板およびそれを用いた薄型発光装置の製造方法 |
JP4862808B2 (ja) * | 2007-11-30 | 2012-01-25 | パナソニック電工株式会社 | 発光装置 |
TW200937667A (en) | 2008-02-20 | 2009-09-01 | Advanced Optoelectronic Tech | Package structure of chemical compound semiconductor device and fabricating method thereof |
JP4930548B2 (ja) * | 2009-06-08 | 2012-05-16 | サンケン電気株式会社 | 発光装置及びその製造方法 |
JP2011077275A (ja) * | 2009-09-30 | 2011-04-14 | Toppan Printing Co Ltd | Ledパッケージおよびその製造方法 |
JP5367668B2 (ja) * | 2009-11-17 | 2013-12-11 | スタンレー電気株式会社 | 発光装置およびその製造方法 |
KR101114719B1 (ko) | 2010-08-09 | 2012-02-29 | 엘지이노텍 주식회사 | 발광 소자 및 이를 구비한 조명 시스템 |
JP2012039040A (ja) * | 2010-08-11 | 2012-02-23 | Denki Kagaku Kogyo Kk | 発光素子パッケージおよびその製造方法 |
JP6015004B2 (ja) * | 2012-01-05 | 2016-10-26 | 日亜化学工業株式会社 | 発光装置及び発光装置の製造方法 |
CN104412400B (zh) * | 2012-07-30 | 2017-07-11 | 优志旺电机株式会社 | 光源单元 |
JP2015035495A (ja) * | 2013-08-08 | 2015-02-19 | 住友電工デバイス・イノベーション株式会社 | 半導体装置及びその製造方法 |
JP6402890B2 (ja) * | 2014-03-06 | 2018-10-10 | 日亜化学工業株式会社 | 発光装置およびその製造方法 |
CN104658929A (zh) * | 2014-04-22 | 2015-05-27 | 柯全 | 倒装芯片的封装方法及装置 |
JP2017076809A (ja) * | 2016-12-05 | 2017-04-20 | 大日本印刷株式会社 | 樹脂付リードフレーム、半導体装置、照明装置 |
-
1998
- 1998-08-27 JP JP25612198A patent/JP4215306B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108305933A (zh) * | 2012-08-03 | 2018-07-20 | 普因特工程有限公司 | 未切割芯片基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2000077725A (ja) | 2000-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4215306B2 (ja) | 半導体のパッケージおよびその製造方法 | |
JP7228063B2 (ja) | 半導体装置 | |
US6841414B1 (en) | Saw and etch singulation method for a chip package | |
EP2284913B1 (en) | Manufacturing method of light emitting diode | |
TWI621288B (zh) | 發光二極體搭載用導線框、附有樹脂之導線框、半導體裝置之製造方法、及半導體元件搭載用導線框 | |
US7375416B2 (en) | Leadframe enhancement and method of producing a multi-row semiconductor package | |
US20020027273A1 (en) | Semiconductor package and fabricating method thereof | |
US20080061414A1 (en) | Method of Producing a Semiconductor Package | |
US20040058478A1 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
EP1187202A2 (en) | Semiconductor package | |
US7504735B2 (en) | Manufacturing method of resin-molding type semiconductor device, and wiring board therefor | |
US9184118B2 (en) | Micro lead frame structure having reinforcing portions and method | |
KR200492009Y1 (ko) | 예비성형된 리드 프레임 및 이 리드 프레임으로부터 제조된 리드 프레임 패키지 | |
TW533566B (en) | Short-prevented lead frame and method for fabricating semiconductor package with the same | |
US9673122B2 (en) | Micro lead frame structure having reinforcing portions and method | |
USRE43818E1 (en) | Fabrication of an integrated circuit package | |
US20010045630A1 (en) | Frame for semiconductor package | |
TWI620279B (zh) | 分離式預成形封裝導線架及其製作方法 | |
US10937728B2 (en) | Preformed lead frame and lead frame package made from the same | |
US11817375B2 (en) | High I/O density flip-chip QFN | |
US20210098358A1 (en) | Semiconductor package | |
KR100690226B1 (ko) | 반도체 컴포넌트 및 표면 장착 가능한 반도체 컴포넌트 제조 방법 | |
CN207993847U (zh) | 半导体封装组件 | |
CN209766412U (zh) | 高密着性预成型基板 | |
JP3938525B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080814 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081030 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081104 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141114 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |