JP2010182773A - 配線基板、電子装置及び電子装置実装構造 - Google Patents

配線基板、電子装置及び電子装置実装構造 Download PDF

Info

Publication number
JP2010182773A
JP2010182773A JP2009023411A JP2009023411A JP2010182773A JP 2010182773 A JP2010182773 A JP 2010182773A JP 2009023411 A JP2009023411 A JP 2009023411A JP 2009023411 A JP2009023411 A JP 2009023411A JP 2010182773 A JP2010182773 A JP 2010182773A
Authority
JP
Japan
Prior art keywords
electronic device
substrate
wiring
metal wire
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009023411A
Other languages
English (en)
Other versions
JP2010182773A5 (ja
JP5210912B2 (ja
Inventor
Yuichi Taguchi
裕一 田口
Akinori Shiraishi
晶紀 白石
Mitsutoshi Higashi
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009023411A priority Critical patent/JP5210912B2/ja
Priority to US12/686,590 priority patent/US8039967B2/en
Publication of JP2010182773A publication Critical patent/JP2010182773A/ja
Publication of JP2010182773A5 publication Critical patent/JP2010182773A5/ja
Application granted granted Critical
Publication of JP5210912B2 publication Critical patent/JP5210912B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0074—3D packaging, i.e. encapsulation containing one or several MEMS devices arranged in planes non-parallel to the mounting board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10454—Vertically mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10946—Leads attached onto leadless component after manufacturing the component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Micromachines (AREA)

Abstract

【課題】微細配線を形成できると共に、基板の側面側に接続端子を容易に形成できる配線基板を提供する。
【解決手段】シリコン基板１１と、その厚み方向に貫通して形成されたスルーホールＴＨと、シリコン基板１１の両面、側面及びスルーホールＴＨの内面に形成された絶縁層１４と、スルーホールＴＨに形成された貫通電極２０と、シリコン基板１１の一方の面に形成され、貫通電極２０に接続された配線層２２と、配線層２２に接続されて、シリコン基板１１の一方の面から側面Ｓに延在して形成された金属ワイヤ端子４２とを含む。配線基板１に電子部品３０が実装された電子装置２の基板方向が実装基板５０の基板方向に直交するように、電子装置２の側面Ｓの金属ワイヤ端子４２が実装基板５０に接続される。
【選択図】図９

Description

本発明は配線基板、電子装置及び電子装置実装構造に係り、さらに詳しくは、基板の側面に接続端子を備えた配線基板、その配線基板に電子部品が実装された電子装置、及びその電子装置が実装基板に実装された電子装置実装構造に関する。
従来、パッケージの側面側に接続端子が設けられた電子装置がある。特許文献１には、加速度センサ用のセラミックパッケージが開示されており、セラミックパッケージは６面体を有し、底面とそれに直交する側面にリード端子を重複して設け、底面及び側面のいずれかを選択して加速度センサが回路基板に実装されることが記載されている。
特開２００７−１３２６８７号公報
しかしながら、セラミックから形成されるパッケージ（配線基板）では、微細配線を形成することが困難であり、高性能な電子部品の実装基板として対応することは困難になってきている。このため、微細配線を形成できると共に、基板の側面側に接続端子を備えた新規な構造の配線基板が求められている。
本発明は以上の課題を鑑みて創作されたものであり、微細配線を形成できると共に、基板の側面側に接続端子を容易に形成できる配線基板、電子装置及び電子装置実装構造を提供することを目的とする。
上記課題を解決するため、本発明は配線基板に係り、シリコン基板と、前記シリコン基板の厚み方向に貫通して形成されたスルーホールと、前記シリコン基板の両面、側面及び前記スルーホールの内面に形成された絶縁層と、前記スルーホールに形成された貫通電極と、前記シリコン基板の少なくとも一方の面に形成され、前記貫通電極に接続された配線層と、前記配線層に接続されて、前記シリコン基板の一方の面から側面に延在して形成された金属ワイヤ端子とを有することを特徴とする。
本発明の配線基板では、シリコン基板にスルーホールが形成されており、シリコン基板の両面、側面及びスルーホールの内面に絶縁層が形成されている。スルーホールには貫通電極が形成されており、シリコン基板の一方の面に貫通電極に接続された配線層が形成されている。
また、シリコン基板の一方の面から側面にかけて、配線層に接続された金属ワイヤ端子が設けられている。金属ワイヤ端子は、例えば、ワイヤボンディング法で形成される金ワイヤからなる。
そして、シリコン基板の配線層が形成された面と反対面に、貫通電極に電気的に接続される電子部品が実装されて電子装置が構成される。
本発明では、基板として微細配線を形成できるシリコン基板を使用し、その側面に接続端子として金属ワイヤ端子を設けている。これにより、高性能な電子部品の実装に対応できると共に、電子装置の側面を実装基板に接続して実装することができる。
つまり、電子装置はその基板方向が実装基板の基板方向に対して直交するように実装基板に実装される。実装基板が垂直方向に立って配置される場合は、電子装置の側面の金属ワイヤ端子が実装基板に接続されて実装され、電子装置はその基板方向が水平方向を向いて実装される。
本発明の一つの好適な態様では、電子部品はＭＥＭＳ加速度センサであり、ＭＥＭＳ加速度センサを実装する際には、その特性上、ＭＥＭＳ加速度センサの基板方向が水平方向になるように実装する必要がある。本発明の電子装置では、実装基板が垂直方向に立って配置される場合に、電子装置の側面の金属ワイヤ端子を実装基板に接続することにより、ＭＥＭＳ加速度センサを水平方向に実装することができる。
このように、実装基板が垂直方向に立って配置される場合に、ＭＥＭＳ加速度センサが正常に機能するように水平方向にして実装することが可能になる。
あるいは、電子部品が半導体チップである場合は、水平方向に配置される実装基板に電子装置の側面の金属ワイヤ端子を接続して実装することにより、電子装置の基板方向が垂直方向に立つように実装することができる。この態様の場合、実装基板の水平方向の実装面積を小さくすることができる。
電子装置の側面の金属ワイヤ端子を実装基板に接続して実装した後に、電子装置の接続領域の周りに補強樹脂を形成して電子装置の接続を補強してもよい。これにより、特に、電子装置の基板方向が水平方向になって実装される場合に、下側に傾くことが防止されて実装の信頼性を向上させることができる。
また、シリコン基板の側面に溝を形成しておき、その溝に金属ワイヤ端子を配置して金属ワイヤ端子の段差を解消するようにしてもよい。これにより、電子装置を実装する際にぐらつきが低減されて信頼性よく電子装置を実装基板に接続することができる。
以上説明したように、本発明の配線基板では、微細配線を形成できると共に、基板の側面側に接続端子を容易に形成することができる。
図１は本発明の実施形態の配線基板の製造方法を示す平面図（その１）である。 図２（ａ）〜（ｄ）は本発明の実施形態の配線基板の製造方法を示す断面図（その２）である。 図３（ａ）〜（ｃ）は本発明の実施形態の配線基板の製造方法を示す断面図（その３）である。 図４（ａ）及び（ｂ）は本発明の実施形態の配線基板の製造方法を示す断面図（その４）である。 図５（ａ）〜（ｄ）は本発明の実施形態の配線基板の製造方法を示す断面図（その５）である。 図６（ａ）〜（ｃ）は本発明の実施形態の配線基板の製造方法を示す断面図（その６）である。 図７（ａ）〜（ｃ）は本発明の実施形態の配線基板の製造方法を示す断面図（その７）である。 図８は本発明の実施形態の電子装置を示す断面図である。 図９（ａ）及び（ｂ）は本発明の実施形態の電子装置の側面の金属ワイヤ端子を垂直方向に配置された実装基板に実装した様子を示す断面図である。 図１０（ａ）及び（ｂ）は本発明の実施形態の電子装置の側面の金属ワイヤ端子を水平方向に配置された実装基板に実装した様子を示す断面図である。 図１１（ａ）及び（ｂ）は本発明の実施形態の変形例の電子装置を示す斜視図である。 図１２（ａ）及び（ｂ）は本発明の実施形態の変形例の電子装置の側面の金属ワイヤ端子を水平方向に配置された実装基板に実装した様子を示す断面図及び斜視図である。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
図１〜図７は本発明の実施形態の配線基板の製造方法を示す断面図、図８は同じく電子装置を示す断面図である。本実施形態の配線基板の製造方法では、まず、図１に示すようなシリコンウェハ１０を用意する。シリコンウェハ１０の厚みは例えば７００〜８００μｍであり、シリコンウェハ１０には多数の配線基板領域Ａが画定されている。
次いで、図２（ａ）に示すように、シリコンウェハ１０の背面をグラインダによって研削することにより、その厚みを５００μｍ程度に薄型化する。図２（ａ）からの断面図では、図１のシリコンウェハ１０の２つの配線基板領域Ａが部分的に描かれている。
続いて、図２（ｂ）に示すように、フォトリソグラフィによって、シリコンウェハ１０の上にホール状の開口部１３ａが設けられたレジスト１３を形成する。レジスト１３の開口１３ａは、シリコンウェハ１０のスルーホールが配置される部分に形成される。
次いで、図２（ｃ）に示すように、レジスト１３をマスクにしてその開口部１３ａを通してドライエッチング（ＲＩＥなど）によってシリコンウェハ１０をエッチングする。このとき、シリコンウェハ１０の厚みの途中までエッチングが行われて複数の穴部１０ａが形成される。シリコンウェハ１０の厚みが５００μｍの場合は、穴部１０ａの深さは２００μｍ程度に設定され、穴部１０ａの径は３０〜６０μｍに設定される。その後に、レジスト１３が除去される。
次いで、図２（ｄ）に示すように、シリコンウェハ１０を熱酸化することにより、その両面及び穴部１０ａの内面にシリコン酸化層からなる絶縁層１２を形成する。あるいは、ＣＶＤ法によってシリコン酸化層を形成して絶縁層１２としてもよい。
続いて、図３（ａ）に示すように、図２（ｄ）のシリコンウェハ１０を上下反転させて裏面側を上側に向け、上側の絶縁層１２に開口部１２ａを形成する。絶縁層１２はフォトリソグラフィ及びウェットエッチングによってパターン化される。絶縁層１２の開口部１２ａは各配線基板領域Ａの中央主要部にそれぞれ配置される。
次いで、図３（ｂ）に示すように、絶縁層１２をマスクとしてその開口部１２ａを通してシリコンウェハ１０をウェットエッチングすることにより、各配線基板領域Ａの中央主要部に凹部Ｃを形成する。
このとき、凹部Ｃは、シリコンウェハ１０に形成した穴部１０ａに到達する深さで形成される。シリコンウェハ１０は絶縁層１２に対して選択的にエッチングされるため、穴部１０ａの底部側の絶縁層１２が上側に突出した状態となる。
前述したようにシリコンウェハ１０の厚みが５００μｍで、穴部１０ａの深さが２００μｍの場合は、凹部Ｃの深さは３００μｍ以上に設定される。
その後に、図３（ｃ）に示すように、シリコンウェハ１０に形成された絶縁層１２をウェットエッチングによって全て除去する。
これにより、シリコンウェハ１０の上面側の各配線基板領域Ａの中央主要部に凹部Ｃがそれぞれ得られる。これと同時に、前述した穴部１０ａの周りの絶縁層１２が除去されることにより、凹部Ｃの底部にシリコンウェハ１０を貫通するスルーホールＴＨが設けられる。スルーホールＴＨは凹部Ｃの底部に連通して形成される。
次いで、図４（ａ）に示すように、シリコンウェハ１０の各配線基板領域Ａの境界部（ダイシング部）の主要部を貫通加工することにより貫通部１０ｂを部分的に形成する。貫通部１０ｂはフォトリソグラフィ及びドライエッチング（ＲＩＥなど）によって形成される。
このとき、各配線基板領域Ａはその四隅に残された連結部１０ｘによって繋がった状態となっており、シリコンウェハ１０は１枚のウェハ状態となっている。つまり、各配線基板領域Ａにおいて、それらの四方の側面主要部がそれぞれ露出した状態となる。
続いて、図４（ｂ）に示すように、シリコンウェハ１０を熱酸化することにより、シリコンウェハ１０の両面、スルーホールＴＨ及び貫通部１０ｂの各内面にシリコン酸化層からなる絶縁層１４を形成する。あるいは、ＣＶＤによってシリコン酸化層を形成して絶縁層１４としてもよい。
このようにすることにより、シリコンウェハ１０の状態で、各配線基板領域Ａの四方の側面主要部に絶縁層１４を一括で容易に形成することができる。
次いで、図５（ａ）に示すように、図４（ｂ）のシリコンウェハ１０を銅箔などのめっき給電部材１６の上に配置する。さらに、シリコンウェハ１０の貫通部１０ｂにディスペンサなどによって液状のレジスト１８を充填し、ベークして乾燥させる。図５（ａ）の部分平面図に示すように、レジスト１８はスルーホールＴＨを除いて貫通部１０ｂのみに選択的に形成される（点ハッチング部）。
その後に、図５（ｂ）に示すように、めっき給電部材１６をめっき給電経路に利用する電解めっきにより、シリコンウェハ１０のスルーホールＴＨに金属めっき層を充填して貫通電極２０を得る。貫通電極２０は充填金属部２０ａとその上に形成された接続部２０ｂとによって構成される。
例えば、充填金属部２０ａは銅（Ｃｕ）めっき層からなり、接続部２０ｂは、下から順にニッケル（Ｎｉ）めっき層／金（Ａｕ）めっき層からなる。実装する電子部品の接続仕様に合わせて貫通電極２０の材料が選択される。
シリコンウェハ１０の貫通部１０ｂにはレジスト１８が充填されているので、貫通部１０ｂに金属めっき層が形成されることが阻止される。
さらに、図５（ｃ）に示すように、めっき給電部材１６を除去すると共に、シリコンウェハ１０の貫通部１０ｂに充填されたレジスト１８を除去して貫通部１０ｂを露出させる。レジスト１８はレジスト剥離液又はドライアッシングによってシリコンウェハ１０、絶縁層１４及び貫通電極２０に対して選択的に除去される。
次いで、図５（ｄ）に示すように、シリコンウェハ１０の下面側に、無電解めっき又はスパッタ法によりＣｕ層などを形成してシード層２２ａを得る。さらに、シリコンウェハ１０の貫通部１０ｂに対応するシード層２２ａの部分を除去する。続いて、シード層２２ａの上に、配線層が配置される領域に開口部２４ａが設けられためっきレジスト２４をフォトリソグラフィによって形成する。
続いて、図６（ａ）に示すように、シード層２２ａをめっき給電経路に利用する電解めっきにより、めっきレジスト２４の開口部２４ａにＣｕ層などからなる導電パターン層２２ｂを形成する。さらに、めっきレジスト２４を除去した後に、導電パターン層２２ｂをマスクにしてシード層２２ａをエッチングする。
これにより、図６（ｂ）に示すように、シード層２２ａ及び導電パターン層２２ｂにより構成される配線層２２がシリコンウェハ１０の下面側の絶縁層１４の上に形成される。配線層２２は、貫通電極２０に電気的に接続されて形成される。
上記したようなセミアディティブ法によって配線層２２を形成する場合は、配線層２２のライン：スペースを１０：１０μｍ〜５０：５０μｍに設定することができ、従来技術のセラミックパッケージ（配線幅：数百μｍ）を使用する場合よりも格段に配線層２２を微細化することができる。
また、スパッタ法、フォトリソグラフィ及びドライエッチングなどのウェハプロセスを使用することもできるので、配線層２２のさらなる微細化も可能である。
その後に、図６（ｃ）に示すように、シリコンウェハ１０の連結部１０ｘ（図５（ａ）の部分平面図を参照）を切断することにより、個々のシリコン基板１１に分割する。これにより、多数の配線基板領域Ａが分離されて個々の配線部材５が得られる。
次いで、図７（ａ）に示すように、図６（ｃ）の配線部材５を上下反転させ、裏面側の配線層２２を上側に向ける。そして、配線部材５の側面Ｓの近傍に、ワイヤボンダ（不図示）のキャピラリ４０から金ワイヤ４２ａを所定長だけ出し、金ワイヤ４２ａの先端部を放電により球状に丸める。
さらに、図７（ｂ）に示すように、キャピラリ４０を配線部材５の配線層２２の接続部に移動させ、金ワイヤ４２ａをその接続部に接触させて加熱と超音波振動により金ワイヤ４２ａを配線層２２に接合した後に、金ワイヤ４２ａを切断する。
これにより、図７（ｂ）の配線部材５を上下反転させると、図７（ｄ）に示すように、配線部材５の下面側の配線層２２の接続部に接続されて、配線部材５の下面側から側面Ｓに沿って上側に延在する金属ワイヤ端子４２が設けられる。
金ワイヤ４２ａからなる金属ワイヤ端子４２を例示するが、ワイヤボンディング法などにより、銅ワイヤ端子又はアルミニウムワイヤ端子などを形成することができる。
シリコン基板１１の側面Ｓには絶縁層１４が形成されているので、シリコン基板１１の側面Ｓに金属ワイヤ端子４２が接触するとしても、シリコン基板１１と金属ワイヤ端子４２との間で電気ショートするおそれがない。
前述した製造方法では、シリコン基板１１の四隅近傍の側面には絶縁層１４が部分的に形成されないが、金属ワイヤ端子４２はシリコン基板１１の四隅には配置されないので特に問題はない。
あるいは、前述した製造方法においてシリコンウェハ１０に貫通部１０ｂ（図４（ａ）の工程）を形成せずに、シリコンウェハ１０を切断して個々の配線部材を得た後に、シリコン基板１１の側面に絶縁樹脂を塗るなどして絶縁層を形成してもよい。この場合は、シリコン基板１１の四隅の側面を含む全ての側面に絶縁層１４を形成することができる。
このようにして、配線部材５の側面Ｓに配線層２２に接続される金属ワイヤ端子４２（接続端子）が設けられて、本実施形態の配線基板１が得られる。
図７（ｃ）に示すように、本実施形態の配線基板１では、シリコン基板１１の上面側の中央主要部に凹部Ｃが設けられており、凹部Ｃの底部にシリコン基板１１を貫通するスルーホールＴＨが設けられている。シリコン基板１１の両面、側面及びスルーホールＴＨの内面にはシリコン酸化層からなる絶縁層１４が形成されている。
シリコン基板１１の中央主要部に凹部Ｃを設けることにより、凹部Ｃに電子部品を実装した後に、平坦なキャップを設けて電子部品を容易に気密封止することができる。キャップを設けない場合は、必ずしもシリコン基板１１に凹部Ｃを設けなくてもよい。
また、スルーホールＴＨ内には最上部に接続部２０ｂを備えた貫通電極２０が充填されている。シリコン基板１１の下面の絶縁層１４の上には貫通電極２０に電気接続された配線層２２が形成されている。特に図示しないが、シリコン基板１１の凹部Ｃの底面に貫通電極２０に接続される配線層が形成されていてもよい。
さらに、シリコン基板１１の下面側の配線層２２の接続部に接続された金属ワイヤ端子４２がシリコン基板１１の側面Ｓに沿って上側に延在して形成されている。前述したように金属ワイヤ端子４２がワイヤボンディング法によって形成される場合は、金属ワイヤ端子４２はシリコン基板１１の側面Ｓに単に接触しているだけで、シリコン基板１１の側面Ｓと非接着状態となっている。
そして、配線基板１の貫通電極２０の接続部２０ｂに電子部品が接続されて実装される。シリコン基板１１の凹部Ｃの底面に貫通電極２０に接続される配線層を形成する場合は、配線層の接続部に電子部品が接続されて実装される。
図８には、図７（ｃ）の配線基板１にＭＥＭＳ加速度センサ３０（ジャイロセンサ）が実装された例が示されている。ＭＥＭＳ加速度センサ３０の接続電極３２が配線基板１の貫通電極２０の接続部２０ｂに接続されて実装される。
ＭＥＭＳ加速度センサ３０の接続電極３２はＡｌ層の上にＮｉ層／Ａｕ層が順に形成されて構成される。そして、超音波接合によってＭＥＭＳ加速度センサ３０の接続電極３２（表層がＡｕ層）と配線基板１の接続部２０ｂ（表層がＡｕ層）とが接合される。
さらに、配線基板１の上に蓋（キャップ）４６が設けられてＭＥＭＳ加速度センサ３０が配線基板１の凹部Ｃ内に気密封止される。蓋４６はシリコンから形成され、Ａｕ−Ｓｎ接合やＡｕ−Ｉｎ接合によって配線基板１に固着される。
これにより、配線基板１にＭＥＭＳ加速度センサ３０が気密封止された状態で実装されて構成される本実施形態の電子装置２が得られる。
配線基板１の接続部２０ｂ及びＭＥＭＳ加速度センサ３０の接続電極３２は、各種の金属から形成することができ、各種の接続方式を採用することができる。
なお、本実施形態では、配線部材５に金属ワイヤ端子４２を形成した後に、電子部品を実装しているが、シリコンウェハ１０を切断する前（図６（ｂ）の状態）に電子部品を実装してもよいし、個々の配線部材５に電子部品を実装した後に金属ワイヤ端子４２を形成してもよい。
次に、本実施形態の電子装置２を実装基板に実装する方法について説明する。実装基板は電子装置が実装される被実装体であり、各種の電子機器や機械などに備えられる。ＭＥＭＳ加速度センサ３０が実装された電子装置２を実装基板に実装する際に、加速度センサを正常に機能させるには、ＭＥＭＳ加速度センサ３０の基板方向が水平方向（横方向）になるように実装する必要がある。
本実施形態の電子装置２では側面Ｓに金属ワイヤ端子４２が設けられているので、実装基板が垂直方向（縦方向）に配置されている場合に都合がよい。つまり、図９（ａ）に示すように、実装基板５０が垂直方向に壁のように立って配置されている場合、本実施形態の電子装置２は側面Ｓの金属ワイヤ端子４２が実装基板５０の接続電極に５２接続されて実装される。
これにより、実装基板５０が垂直方向に立って配置される場合に、電子装置２のＭＥＭＳ加速度センサ３０は水平方向に配置されるので、加速度センサを正常に機能させることができる。
実装基板５０の接続電極５２は、Ｃｕ層の上にＮｉ層／Ａｕ層が順に形成されて構成される。そして、電子装置２の金属ワイヤ端子４２（Ａｕワイヤ）が実装基板５０の接続電極５２（最上層がＡｕ層）に超音波接合によって接合される。
あるいは、実装基板５０の接続電極５２は、Ｃｕ層の上にＮｉ層／Ａｕ層とＳｎ・Ａｕ合金層が順に形成されて構成されるようにしてもよい。この場合、電子装置２の金属ワイヤ端子４２（Ａｕワイヤ）が実装基板５０の接続電極５２（最上層がＳｎ・Ａｕ合金層）にＡｕ−Ｓｎ接合によって接続される。
電子装置２の金属ワイヤ端子４２及び実装基板５０の接続電極５２は、各種の金属から形成することができ、各種の接続方式を採用することができる。
さらに、図９（ｂ）に示すように、電子装置２の実装基板５０との接続領域の周りにエポキシ樹脂などからなる補強樹脂４４が形成される。電子装置２の接続領域を補強樹脂４４で補強することにより、電子装置２が下側に傾くことが防止され、ＭＥＭＳ加速度センサ３０の信頼性を向上させることができる。
次に、水平方向に配置された実装基板に、電子装置を垂直方向に立てた状態で実装する形態について説明する。この形態の場合、図１０（ａ）に示すように、配線基板１の接続部２０ｂに半導体チップ３４の接続電極３６がフリップチップ実装され、配線基板１の上に蓋４６が固着されて電子装置２ａが構成される。ＣＰＵやメモリなどの半導体チップ３４（ＬＳＩチップ）は実装方向に関しては特に制限されない。
そして、実装基板５０が水平方向に配置されており、電子装置２ａの側面Ｓの金属ワイヤ端子４２が実装基板５０の接続電極５２に接続されて実装される。つまり、電子装置２ａが垂直方向に立った状態で実装基板５０に実装される。
さらに、図１０（ｂ）に示すように、前述した図９（ｂ）と同様に、電子装置２ａの接続領域の周りに補強樹脂４４が設けられる。
このようにして実装する場合、実装基板５０から垂直方向（上側）にある程度の実装領域を確保する必要があるが、実装基板５０の水平方向（横方向）の実装面積を小さくすることができる。
あるいは、前述した図９（ｂ）と同様に、半導体チップ３４が実装された電子装置２ａの側面Ｓの金属ワイヤ端子４２を垂直方向に配置された実装基板５０に接続して、電子装置２ａを水平方向に実装してもよい。
このように、本実施形態の電子装置実装構造では、電子装置２，２ａの基板方向が実装基板５０の基板方向に直交するように、電子装置２，２ａの側面の金属ワイヤ端子４２が実装基板５０の接続電極に５２接続される。
従って、上記した図１０（ａ）及び（ｂ）において、実装基板５０の下面側に電子装置２ａの基板方向を垂直にして実装することも可能である。
なお、電子部品として、ＭＥＭＳ加速度センサ３０及び半導体チップ３４を例示したが、各種の能動部品、又はキャパシタや抵抗などの受動部品を実装してもよい。
図１１（ｂ）には本実施形態の変形例の電子装置２ｂが示されている。図１１（ａ）及び（ｂ）では、シリコン基板１１の裏面側（凹部Ｃが設けられた面と反対面）が斜視的に描かれている。
変形例の電子装置２ｂでは、図１１（ａ）に示すように、シリコン基板１１の側面Ｓに金属ワイヤ端子４２が収容される溝２６が設けられる。シリコン基板１１の側面Ｓの溝２６は、前述した図４（ａ）の貫通部１０ｂを形成する工程で同時に形成された後に、絶縁層１４で被覆される。
さらに、図１１（ｂ）に示すように、前述した図７（ａ）〜（ｃ）と同様な方法で、配線層２２の接続部からシリコン基板１１の側面Ｓに延在する金属ワイヤ端子４２が設けられる。金属ワイヤ端子４２はシリコン基板１１の側面Ｓの溝２６に配置されて、側面Ｓとの金属ワイヤ端子４２の段差が解消される。
そして、図１２（ａ）に示すように、前述した図１０（ａ）と同様に、水平方向に配置された実装基板５０の接続電極５２に電子装置２ｂの側面Ｓの金属ワイヤ端子４２が接続されて実装される。さらに、電子装置２ｂの接続領域の周りに補強樹脂４４が設けられる。
図１２（ｂ）を加えて参照すると、電子装置２ｂの側面Ｓの溝２６に金属ワイヤ端子４２が収容されて側面Ｓとの段差が解消されているので、電子装置２ｂのシリコン基板１１の側面Ｓが実装基板５０に安定して配置される。図１２（ｂ）では、説明を容易にするために、補強樹脂４４が透視的に描かれている。
これにより、電子装置２ｂを実装基板５０に配置する際にぐらつきが低減されるので、電子装置２ｂの金属ワイヤ端子４２を実装基板５０の接続電極５２に信頼性よく接続することができる。
変形例の電子装置２ｂにおいても、前述した図９（ａ）及び（ｂ）と同様に、垂直方向に配置された実装基板５０に電子装置２ｂの側面Ｓの金属ワイヤ端子４２を接続して、電子装置２ｂを水平方向に実装してもよい。
１…配線基板、２，２ａ，２ｂ…電子装置、５…配線部材、１０…シリコンウェハ、１０ａ…穴部、１０ｂ…貫通部、１０ｘ…連結部、１１…シリコン基板、１３，１８…レジスト、１３ａ，１２ａ，２４ａ…開口部、１２，１４…絶縁層、１６…めっき給電部材、２０…貫通電極、２０ａ…充填金属部、２０ｂ…接続部、２２…配線層、２２ａ…シード層、２２ｂ…導電パターン層、２４…めっきレジスト、２６…溝、３０…ＭＥＭＳ加速度センサ、３２，３６，５２…接続電極、３４…半導体チップ、４０…キャピラリ、４２ａ…金ワイヤ、４２…金属ワイヤ端子、４４…補強樹脂、４６…蓋、５０…実装基板、Ａ…配線基板領域、Ｃ…凹部、Ｓ…側面、ＴＨ…スルーホール。

Claims (10)

  1. シリコン基板と、
    前記シリコン基板の厚み方向に貫通して形成されたスルーホールと、
    前記シリコン基板の両面、側面及び前記スルーホールの内面に形成された絶縁層と、
    前記スルーホールに形成された貫通電極と、
    前記シリコン基板の少なくとも一方の面に形成され、前記貫通電極に接続された配線層と、
    前記配線層に接続されて、前記シリコン基板の一方の面から側面に延在して形成された金属ワイヤ端子とを有することを特徴とする配線基板。
  2. 前記金属ワイヤ端子は、ワイヤボンディング法によって形成された金ワイヤからなることを特徴とする請求項１に記載の配線基板。
  3. 前記シリコン基板の前記配線層が形成された面と反対面側の中央部に凹部が設けられており、前記スルーホール及び貫通電極は前記凹部の底部に配置されていることを特徴とする請求項１に記載の配線基板。
  4. 前記金属ワイヤ端子が設けられた前記シリコン基板の側面には、厚み方向に溝が設けられており、前記金属ワイヤ端子は前記溝に配置されていることを特徴とする請求項１に記載の配線基板。
  5. 請求項１乃至４のいずれかの配線基板と、
    前記シリコン基板の前記配線層が形成された面と反対面側に実装され、前記貫通電極に電気的に接続された電子部品とを有することを特徴とする電子装置。
  6. 請求項５の電子装置と、
    前記電子装置が実装された実装基板であって、前記電子装置の基板方向が前記実装基板の基板方向に直交するように、前記電子装置の側面の前記金属ワイヤ端子が前記実装基板の接続電極に接続された前記実装基板とを有することを特徴とする電子装置実装構造。
  7. 前記実装基板は垂直方向に立って配置されており、前記電子部品はその基板方向が水平方向に配置されることを特徴とする請求項６に記載の電子装置実装構造。
  8. 前記電子部品はＭＥＭＳ加速度センサであることを特徴とする請求項７に記載の電子装置実装構造。
  9. 前記電子装置の前記実装基板との接続領域の周りに補強樹脂が設けられていることを特徴とする請求項６乃至８のいずれか一項に記載の電子装置実装構造。
  10. 前記電子装置の前記金属ワイヤ端子は金ワイヤからなり、前記実装基板の接続電極はその最上層が金層、又は金／錫合金層からなり、
    前記電子装置の前記金属ワイヤ端子と前記実装基板の接続電極とは、金と金との超音波接合、又は金−錫接合によって接続されていることを特徴とする請求項請求項６乃至８のいずれか一項に記載の電子装置実装構造。
JP2009023411A 2009-02-04 2009-02-04 配線基板、電子装置及び電子装置実装構造 Active JP5210912B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009023411A JP5210912B2 (ja) 2009-02-04 2009-02-04 配線基板、電子装置及び電子装置実装構造
US12/686,590 US8039967B2 (en) 2009-02-04 2010-01-13 Wiring substrate with a wire terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009023411A JP5210912B2 (ja) 2009-02-04 2009-02-04 配線基板、電子装置及び電子装置実装構造

Publications (3)

Publication Number Publication Date
JP2010182773A true JP2010182773A (ja) 2010-08-19
JP2010182773A5 JP2010182773A5 (ja) 2012-02-02
JP5210912B2 JP5210912B2 (ja) 2013-06-12

Family

ID=42397014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009023411A Active JP5210912B2 (ja) 2009-02-04 2009-02-04 配線基板、電子装置及び電子装置実装構造

Country Status (2)

Country Link
US (1) US8039967B2 (ja)
JP (1) JP5210912B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012128270A1 (ja) * 2011-03-24 2012-09-27 株式会社村田製作所 発光素子用台座基板およびｌｅｄデバイス
KR101337568B1 (ko) * 2011-09-14 2013-12-06 한국전기연구원 마이크로 그리드 구조체 제조방법
JP2017217871A (ja) * 2016-06-09 2017-12-14 Ｎｉｓｓｈａ株式会社 電極パターン一体化成形品及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010538473A (ja) * 2007-08-31 2010-12-09 リアクティブ ナノテクノロジーズ，インク． 電子部品の低温ボンディング法
KR101099586B1 (ko) * 2010-11-12 2011-12-28 앰코 테크놀로지 코리아 주식회사 수직 실장형 반도체 패키지
DE102011005963B3 (de) * 2011-03-23 2012-05-31 Robert Bosch Gmbh Mikromechanische Vorrichtung sowie Verfahren zu dessen Herstellung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6294673U (ja) * 1985-12-05 1987-06-17
JPH10321874A (ja) * 1997-05-21 1998-12-04 Nippon Seiki Co Ltd 半導体式圧力センサ及びその製造方法
JP2003142518A (ja) * 2001-11-02 2003-05-16 Nec Electronics Corp 半導体製造装置、半導体製造方法、半導体装置及び電子装置
JP2006086480A (ja) * 2004-09-17 2006-03-30 Ngk Spark Plug Co Ltd セラミック配線基板及びその製造方法
JP2006108236A (ja) * 2004-10-01 2006-04-20 Shinko Electric Ind Co Ltd 貫通電極付基板の製造方法
JP2006177796A (ja) * 2004-12-22 2006-07-06 Shinko Electric Ind Co Ltd センサ搭載のモジュール及び電子部品
JP2009004507A (ja) * 2007-06-20 2009-01-08 Shinko Electric Ind Co Ltd 電子部品用パッケージ及びその製造方法と電子部品装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
JP2007132687A (ja) 2005-11-08 2007-05-31 Sensata Technologies Japan Ltd センサ用パッケージおよびこれを用いた検出装置
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US7538413B2 (en) * 2006-12-28 2009-05-26 Micron Technology, Inc. Semiconductor components having through interconnects

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6294673U (ja) * 1985-12-05 1987-06-17
JPH10321874A (ja) * 1997-05-21 1998-12-04 Nippon Seiki Co Ltd 半導体式圧力センサ及びその製造方法
JP2003142518A (ja) * 2001-11-02 2003-05-16 Nec Electronics Corp 半導体製造装置、半導体製造方法、半導体装置及び電子装置
JP2006086480A (ja) * 2004-09-17 2006-03-30 Ngk Spark Plug Co Ltd セラミック配線基板及びその製造方法
JP2006108236A (ja) * 2004-10-01 2006-04-20 Shinko Electric Ind Co Ltd 貫通電極付基板の製造方法
JP2006177796A (ja) * 2004-12-22 2006-07-06 Shinko Electric Ind Co Ltd センサ搭載のモジュール及び電子部品
JP2009004507A (ja) * 2007-06-20 2009-01-08 Shinko Electric Ind Co Ltd 電子部品用パッケージ及びその製造方法と電子部品装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012128270A1 (ja) * 2011-03-24 2012-09-27 株式会社村田製作所 発光素子用台座基板およびｌｅｄデバイス
JP5590220B2 (ja) * 2011-03-24 2014-09-17 株式会社村田製作所 発光素子用台座基板およびｌｅｄデバイス
US9240535B2 (en) 2011-03-24 2016-01-19 Murata Manufacturing Co., Ltd. Light-emitting-element mount substrate and LED device
KR101337568B1 (ko) * 2011-09-14 2013-12-06 한국전기연구원 마이크로 그리드 구조체 제조방법
JP2017217871A (ja) * 2016-06-09 2017-12-14 Ｎｉｓｓｈａ株式会社 電極パターン一体化成形品及びその製造方法
WO2017212832A1 (ja) * 2016-06-09 2017-12-14 Ｎｉｓｓｈａ株式会社 電極パターン一体化成形品及びその製造方法
US10383234B2 (en) 2016-06-09 2019-08-13 Nissha Co., Ltd. Molding with integrated electrode pattern and method for manufacturing same

Also Published As

Publication number Publication date
US20100193939A1 (en) 2010-08-05
US8039967B2 (en) 2011-10-18
JP5210912B2 (ja) 2013-06-12

Similar Documents

Publication Publication Date Title
JP6263573B2 (ja) 積層電子デバイスとその製造方法
JP4783692B2 (ja) キャパシタ内蔵基板及びその製造方法と電子部品装置
JP5222459B2 (ja) 半導体チップの製造方法、マルチチップパッケージ
JP4703061B2 (ja) 薄膜回路基板の製造方法およびビア形成基板の形成方法
TWI559478B (zh) 預置通孔之嵌入式封裝
JP5139347B2 (ja) 電子部品装置及びその製造方法
KR101366461B1 (ko) 반도체 디바이스 및 그 제조 방법
JP5210912B2 (ja) 配線基板、電子装置及び電子装置実装構造
JP2008078475A (ja) 電子部品装置
TWI596680B (zh) 具有打線接合互連的低熱膨脹係數部件
JPH07169796A (ja) 半導体装置とその製造方法
JP5561190B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2010103467A (ja) 半導体パッケージ及びその製造方法
KR101708535B1 (ko) 집적 회로 장치 및 그 제조방법
JP5615122B2 (ja) 電子部品装置及びその製造方法
JP2009152503A (ja) 半導体装置及びその製造方法
US8922234B2 (en) Probe card and method for manufacturing probe card
CN110943067B (zh) 半导体装置及其制造方法
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
JP2019050302A (ja) 半導体装置
KR100828027B1 (ko) 스택형 웨이퍼 레벨 패키지 및 그의 제조 방법, 및 웨이퍼레벨 스택 패키지 및 그의 제조 방법
JP2006287094A (ja) 半導体装置及びその製造方法
JP2007234840A (ja) 半導体装置および電子装置並びにその製造方法
JP2008227161A (ja) 半導体装置
JP2019102813A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5210912

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150