JP2007132687A - センサ用パッケージおよびこれを用いた検出装置 - Google Patents
センサ用パッケージおよびこれを用いた検出装置 Download PDFInfo
- Publication number
- JP2007132687A JP2007132687A JP2005323271A JP2005323271A JP2007132687A JP 2007132687 A JP2007132687 A JP 2007132687A JP 2005323271 A JP2005323271 A JP 2005323271A JP 2005323271 A JP2005323271 A JP 2005323271A JP 2007132687 A JP2007132687 A JP 2007132687A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- lead terminals
- package
- sensor package
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Pressure Sensors (AREA)
Abstract
【課題】 回路基板等への取り付けの自由度が高いセンサパッケージを提供することを目的とする。
【解決手段】 加速度センサ用のセラミックパッケージ110は、加速度検出素子をメムスにより形成したシリコンチップと、シリコンチップを収容するセラミックパッケージ110を備えている。セラミックパッケージ110は、6面体を有し、その底面112には、リード端子121〜128が形成されている。また、底面112に直交する側面114には、リード端子131〜138が形成されている。リード端子121〜128は、リード端子131〜138と重複しており、底面112または側面114のいずれかを選択して加速度センサが回路基板へ実装される。
【選択図】 図1
【解決手段】 加速度センサ用のセラミックパッケージ110は、加速度検出素子をメムスにより形成したシリコンチップと、シリコンチップを収容するセラミックパッケージ110を備えている。セラミックパッケージ110は、6面体を有し、その底面112には、リード端子121〜128が形成されている。また、底面112に直交する側面114には、リード端子131〜138が形成されている。リード端子121〜128は、リード端子131〜138と重複しており、底面112または側面114のいずれかを選択して加速度センサが回路基板へ実装される。
【選択図】 図1
Description
本発明は、自動車、携帯電話その他の電子装置において利用されるセンサ用パッケージに関し、特に、回路基板に実装される加速度センサ、角速度センサ、傾斜センサ、振動センサ等のパッケージに関する。
半導体シリコンプロセスの進化に伴い、メムス(MEMS:Micro Electro Mechanical Systems)を利用したセンサやアクチュエータの開発、実用化が進んでいる。例えば、加速度センサや振動センサは、シリコン基板上に質量マスを形成し、質量マスが変位したとき、質量マスの変位量に応じた電気抵抗を検出し、加速度や振動を検出したり、質量マスと基板との間に形成される容量の変化を検出している。
特許文献1は、基板内にトレンチを形成するエッチング方法と、その方法を利用して基板上にマイクロマシン構造のデバイスを製造する方法を開示している。また、特許文献2は、熱電対とヒータ素子を有するサーマル加速度センサを備えた加速度装置を開示している。この加速度装置は、メムスを利用するものであり、ヒータ素子が加速度により変位し温度分布の変化が引き起こされたとき、その温度分布の変化に対応する熱電対の抵抗を検出するものである。
一般に加速度センサは、1軸方向または2軸方向の加速度を検出することが可能である。従って、3軸方向の加速度を検出する場合には、2つ若しくはそれ以上の加速度センサを必要とする。図12は、2つの加速度センサを用いた3軸方向の加速度を検出するときの例を示している。マザーボード(メイン回路基板)10上に、2軸方向の加速度を検出する2つの加速度センサ20、30が取り付けられている。加速度センサ20は、パッケージがマザーボード10に水平になるように載置され、加速度センサ30は、パッケージの側面がマザーボード10と垂直になるように載置されている。これにより、加速度センサ20は、マザーボード10のX軸方向(+X、−X)とY軸方向(+Y、−Y)の加速度を検出し、加速度センサ30は、マザーボード10のY軸方向とZ軸方向の加速度を検出する。
図13は、従来の加速度センサの外観構成を示す図であり、図14は、そのA−A線断面図である。加速度センサ20、30は、LCC(Leadless Chip Carrier)タイプの多層積層構造のセラミックパッケージ40を有し、その内部空間42にシリコンチップ44を配置している。シリコンチップ44は、加速度の検出を行うべくメムスにより形成された検出素子と、検出素子により検出された信号を処理する、制御回路、クロック生成回路および増幅回路等の周辺回路を有している。周辺回路は、好ましくはCMOSプロセスにより形成される。シリコンチップ44は、銀エポキシ46等によりセラミックパッケージ内に固定され、シリコンチップ44の上面の電極は、ボンディングワイヤ48により電極パッド50に接続されている。セラミックパッケージ40の内部空間42は、リッド52により封止される。セラミックパッケージ40の底面54と側面56、58とを連結するコーナーには、それぞれくの字状の電極60、62が形成されている。電極60、62は、セラミックパッケージ内の図示しない配線により内部の電極パッド50に接続されている。
特許文献3は、物理量を検出する素子を内蔵した素子取付パッケージにおいて、特定の面を所定の方向に向かせて回路基板に取り付けることができる素子取付パッケージを開示している。このパッケージは、物理量を検出する基準面を有する素子を内蔵し、パッケージの回路基板上への取付面は、基準面が所定の方向に向くように回路基板に対して角度を規定している。
図15は、加速度センサ20をマザーボード10に水平に載置するときのマザーボード上の電極ランドのパターンを示している。図中、Vddは、電源供給用ランド、GNDは、接地用ランド、Xoutは、X軸方向の加速度検出用ランド、Youtは、Y軸方向の加速度検出用ランドであり、NCは、チップへの電気的接続がなされないことを意味している。加速度センサ20の電極60、62は、このようなランドパターンにはんだ等によって接続される。しかし、レイアウトの関係で、加速度センサを取り付けるマザーボードの方向が、検出したい加速度または傾斜の方向と異なる場合がある。このような場合、加速度センサ20を、他の回路基板(ドーターボード)や他の取り付け部品を使用してマザーボードに取り付けることで、取り付け方向と検出軸とを一致させる必要がある。さらに、図12に示したように、加速度センサ30の側面をマザーボード上に垂直に載置する場合にも、ドーターボードや他の取り付け部品を使用する必要がある。
図16は、加速度センサをドーターボードを使用してマザーボードに取り付けたときの例を示している。加速度センサ70は、ドーターボード72上に実装され、ドーターボード72がコネクター74を介してマザーボード76に接続される。コネクター74には、複数の接続ピン78が形成され、接続ピン78は、マザーボード76に形成されたスルーホール80内に挿入される。加速度センサ70は、X軸、Y軸方向の加速度を検出するが、コネクター74を用いることでマザーボード76と垂直方向の加速度の検出を可能にしている。
このように、従来の加速度センサをマザーボードに取り付ける場合には、レイアウトの自由度が制限され、またその一方で、取り付け方向と加速度センサの検出軸とが合致しない場合には、ドーターボード等の追加が必要となり、大幅なコストアップが発生してしまうという課題があった。
本発明は、上記従来の課題を解決し、回路基板等への取り付けの自由度が高いセンサ用パッケージを提供することを目的とする。
さらに本発明は、検出軸と取り付け方向とを容易に一致させることができるセンサ用パッケージを提供することを目的とする。
さらに本発明は、検出軸と取り付け方向とを容易に一致させることができるセンサ用パッケージを提供することを目的とする。
本発明に係るセラミック用パッケージは、検出素子が形成されたチップと、内部にチップを収容するセラミックパッケージと、セラミックパッケージの少なくとも第1の面と第2の面に形成され、かつチップと電気的に接続された複数のリード端子とを有し、第1の面に形成された複数のリード端子と第2の面に形成された複数のリード端子の少なくとも1部が重複している。
好ましくは、第1の面は、セラミックパッケージの底面であり、第2の面は、底面と直交するセラミックパッケージの側面である。複数のリード端子は、少なくとも電源供給用端子(Vdd)、接地用端子(GND)、検出素子の出力信号用端子を含み、これらの端子が第1の面および第2の面において重複する。好ましくは、第2の面に配置される複数のリード端子は、所定の基準線に関し対称に配列される。センサ用パッケージを回路基板へ実装するとき、リード端子は回路基板の導電性ランドパターンにはんだリフローにより接続されるが、リード端子の配列が対称であれば、リフローによる熱的な歪みまたは応力が拮抗し、リード端子の剥がれ等の接続不良の発生を軽減することができる。リード端子は、ダミーの端子を用いることで対称の配列を行ってもよい。
好ましくは、セラミックパッケージは、複数のセラミックプレートを積層した多層構造を有し、第1の面の選択されたリード端子は、選択されたセラミックプレートに形成された配線層およびスルーホールを介して第2の面の選択されたリード端子に電気的に接続される。検出素子は、加速度、振動および傾斜のいずれかを検出する。検出素子は、例えばメムスによってシリコン基板内に形成され、チップは、検出素子以外に、検出素子による信号を増幅、較正するような周辺回路を含むものであってもよい。検出素子が、方向性をもって状態の変化を検出するものであるとき、検出素子の検出軸は、セラミックパッケージの第1の面および第2の面と一定の関係にある。例えば、検出素子の検出軸は、第1の面と平行であり、第2の面と垂直な関係にある。
本発明に係る検出装置は、上記した特徴を備えたセンサ用パッケージと、当該パッケージを実装する回路基板とを有する。回路基板には、第1の面および第2の面の少なくとも一方のリード端子に対応する導電性のランドパターンが形成され、第1の面が回路基板に対向するように表面実装されるとき、第1の面のリード端子がランドパターンにはんだ接続され、第2の面が回路基板に対向するように表面実装されるとき、第2の面の複数のリード端子が導電性のランドパターンにはんだ接続される。第1の面が回路基板に表面実装されたとき、回路基板に関して第1の方向の検出が可能であり、第2の面が回路基板に表面実装されたとき、回路基板に関して第2の方向の検出が可能である。
本発明に係るセンサ用パッケージによれば、セラミックパッケージの少なくとも第1の面と第2の面に少なくとも1部が重複する複数のリード端子が形成されているため、センサ用パッケージの第1の面または第2の面を選択し、その面を回路基板へ実装させることができる。チップに形成された検出素子が方向性を持つとき、パッケージの回路基板への実装面を変更するだけで、検出素子の方向性を変更することができ、パッケージの実装時のレイアウトの自由度が改善される。
以下、本発明の最良の実施の形態について図面を参照して詳細に説明する。多くの加速度/傾斜センサ(検出軸が2軸以下)は、重力加速度の方向に拠らず、あらゆる方向に取り付けられても計測可能である。この特性により、センサの検出軸と検出したい加速度/傾斜の方向を合致させることができれば、あらゆる方向の加速度/傾斜を1つのセンサで測定できることになる(同時に複数の方向の加速度/傾斜を計測する場合は、センサの測定可能軸数による)。よって1つの取り付け面に対して、複数(2面以上)の角度で取り付けが可能なパッケージをもつセンサは、従来のように、ドーターボードや他の取り付け部品を使用することなく、あらゆる方向を検出することが可能となる。
図1は、本発明の実施例に係る加速度センサ用のパッケージの外観を示す図であり、同図(a)は、パッケージの底面側の斜視図、同図(b)はパッケージの側面側の斜視図である。
加速度センサ100は、加速度を検出するための素子および周辺回路が形成されたシリコンチップをセラミックパッケージ110内に収容している。セラミックパッケージ110は、多層セラミック構造からなり、底面112、側面114、115、116、117、上面118の6面体を形成している。パッケージ110の底面112には、ストリップ状の金属層がメタライズされ、これにより、8つのリード端子121、122、123、124、125、126、127、128が形成されている。
リード端子121は、パッケージ内のシリコンチップへ電源電圧(Vdd)を供給するVdd端子、リード端子122は、加速度センサのX軸方向の検出信号を出力する端子、リード端子123は、加速度センサのY軸方向の検出信号を出力する端子、リード端子124は、GND端子である。その他のリード端子125、126、127、128は、オプション用の端子であって、キャリブレーションのための入力信号を与えたり、出力信号をアナログまたはディジタルに切替えるための制御信号を与えることができる。また、チップに電気的に接続されないダミー用またはNC用のリード端子を含んでいてもよい。
底面112と直交する側面114には、金属層がメタライズされ、これにより、8つのリード端子131、132、133、134、135、136、137、138が形成されている。底面112に形成されたリード端子121、122、123、124は、底面112と側面114が交差するコーナーを延在し、側面114に形成されたリード端子131、132、133、134に接続されている。同様に、底面112と直交する他の側面115、116、117には、金属層がメタライズされ、それぞれリード端子125、126、127および128が形成されている。これらのリード端子125、126、127、128は、セラミックパッケージ内の内部接続を通じて、側面側114のリード端子135、136、137、138に電気的に接続されている。また、対向する側面115、117には、パッケージ110の側面114が表面実装されるときの強度を保つ目的で補強用の金属層139がそれぞれ形成されている。リード端子121〜128、131〜139は、例えば、タングステン、ニッケルメッキ、金メッキによりパッケージの表面にメタライズされる。
図2は、加速度センサ100を取り付けるための回路基板に形成された電極のランドパターンを示す図である。回路基板200上には、パッケージ110の底面112を基板と対向するようにパッケージ110を表面実装するとき(以下、水平実装という)のランドパターン210と、パッケージ110の側面114を基板と対向するようにパッケージ110を表面実装するとき(以下、垂直実装という)のランドパターン220が形成されている。
水平実装時のランドパターン210は、底面112の各リード端子121〜128の位置および形状に対応するストリップ状のランド211、212、213、214、215、216、217、218を有している。垂直実装時のランドパターン220は、側面114の各リード端子131〜138の位置および形状に対応するストリップ状のランド221、222、223、224、225、226、227、228と、補強用の金属層139に接続される補強用のランド229とを有している。ランド211〜214とランド221〜224とは、共通のストリップである。各ランド211〜229は、例えば、銅箔により基板上に形成される。
パッケージが基板上に水平実装されるとき、リード端子121〜128は、ランド211〜218にリフロープロセスによりはんだ接続される。同様にパッケージが垂直実装されるとき、リード端子131〜139は、ランド221〜229にはんだ接続される。
パッケージ110を垂直実装するとき、側面114の面積は小さく、それに応じてリード端子131〜138がランド221〜228と接触する面積が小さくなり、パッケージ110の接合強度が小さくなる。これを補うため、補強用の金属層139をランド229にはんだ接続している。さらに、垂直実装の場合、接合強度が小さいため、対向するリード端子が側面114の長手方向の中心軸に関して非対称であると、熱ひずみや熱応力により一方の側のリード端子がランドから剥がれやすくなる。このため、好ましくは、リード端子を対称に配列することが望ましい。
次に、本実施例の加速度センサの詳細な構成について図3ないし図9を参照して説明する。図3(a)は、セラミックパッケージの蓋(リム)を取り除いたときの上面図であり、図3(b)は背面図、図3(c)はA1−A1線断面図である。セラミックパッケージ110は、6層のセラミックプレート310、320、330、340、350、360を積層して構成される。各層の厚さは、約0.4mmである。パッケージの側面114に形成されたリード端子(図3(c)では、133、134、137、138のみ示す)の高さTは、約0.9mmである。
セラミックパッケージ110において、各リード端子は次のような内部接続により電気的に接続される。(リード端子138−電極パッドG−リード端子125)、(リード端子136−電極パッドJ−リード端子127)、(リード端子135−電極パッドK−リード端子128)、(リード端子137−電極パッドH−リード端子126)、(電極パッドE−リード端子133)、(電極パッドF−リード端子134)、(電極パッドL−リード端子131)、(電極パッドM−リード端子132)。電極パッドE、F、G、H、J、K、L、Mは、2層目のセラミックプレート320に形成される。
図4は、1層目のセラミックプレート310の平面図である。セラミックプレート310には、中央に矩形状の貫通穴312が形成され、その周囲に金属層314が形成されている。金属層314の所定箇所にスルーホール316が形成されている。金属層314は、タングステンと、その上にニッケルメッキおよび金メッキが施されたものであり、スルーホール316は、貫通孔内にタングステン、金メッキが施されたものである。また、パッケージの側面114に形成されたリード端子138、137、136、135は、その一部がプレートの上面にまで延在している。
図5は、2層目のセラミックプレート320の平面図である。セラミックプレート320には、中央に矩形状の貫通穴322が形成されている。貫通穴322は、1層目の貫通穴312よりも幾分小さい。貫通穴322の対向する側にそれぞれ電極パッドE、F、G、Hと、電極パッドM、L、K、Jが形成されている。これらの電極パッドは、チップ上の対応する電極にボンディングワイヤによって接続される。各電極パッドには、パッド領域324が接続され、パッド領域324内にスルーホール326が形成されている。また、電極パッドG、H、J、Kのパッド領域326には、配線層328が接続され、配線層328は、パッケージの側面114のリード端子138、137、136、135に接続されている。
図6は、3層目のセラミックプレート330の平面図である。セラミックプレート330には、中央に矩形状の貫通穴332が形成されている。貫通穴332は、貫通穴322より幾分小さく、言い換えれば、電極パッドに相当する分だけ小さくなっている。貫通穴332の周囲には、8つのパッド領域334が形成され、そこに8つのスルーホール336が形成されている。さらに、スルーホールが形成されないパッド領域338が形成されている。このパッド領域338は、2層目のセラミックプレート320に形成されたスルーホール326と電気的に接続される。
図7は、4層目のセラミックプレート340の平面図である。セラミックプレート340は、中央に矩形状のチップマウント領域342を有する。チップマウント領域342は、3層目のセラミックプレート330の貫通穴332にほぼ等しく、他の配線層、電極パッドと同様に、タングステン上に、ニッケルメッキ、金メッキを施したものである。チップマウント領域342には、銀エポキシ等を介して、加速度を検出する素子、例えば特許文献2のヒータ素子をメムスにより形成したシリコンチップが固定される。
チップマウンド領域342には、スルーホール342aが形成されている。チップマウント領域342を取り囲むように金属層344が形成され、金属層344には、3層目のスルーホール326と電気的に接続されるパッド領域344aが形成されている。さらに金属層344の周囲には、7つのパッド領域346と、パッド領域346内にスルーホール348が形成されている。
図8は、5層目のセラミックプレート350の平面図である。セラミックプレート350には、リード端子134、133、132、131に接続される配線層352が所定のパターンに形成されている。また、4つのパッド領域354と、パッド領域354内にスルーホール356が形成されている。4層目のスルーホールと電気的に接続されるパッド領域358は配線層358aが接続され、配線層358aは、それぞれの側面にまで延在している。
図9は、6層目(最下層)のセラミックプレート360の平面図である。セラミックプレート360には、5層目のスルーホールと電気的に接続されるパッド領域362、364、366、368とリード端子134、133、132、131とを接続する配線層362a、364a、366a、368aが形成されている。このような1層目から6層目までのセラミックプレートを積層することで、底面112の選択されたリート端子125〜128と側面114の選択されたリード端子135〜138との内部接続が実現される。
このように本実施例によれば、セラミックパッケージの底面112および側面114の双方に機能が重複するリード端子を配置することで、底面112または側面114のいずれかの面を選択して、回路基板に加速度センサを表面実装することが可能となり、その結果、1つの加速度センサでありながら、その実装面を変えることで異なる方向の加速度を検出することができる。これにより設計の自由度が大幅に広がる。また、従来のように、加速度センサの取り付け位置を変更するに際して、ドーターボードや取り付けよう部品を必要としないため、コスト増加を抑制し、しかも回路基板の実装スペースも削減することができる。
さらにセラミックパッケージを採用しているため、パッケージの底面112の水平度を確保しつつ、側面114の垂直度を確保することができるため、水平実装または垂直実装のいずれを行ったとしても、加速度センサの検出精度を保つことができる。
さらに、回路基板上にセラミックパッケージを実装し、それ自身で加速度の検出を行うことができるため、回路基板そのものが移動するような携帯電話機やその他の携帯用電子機器、自動車のECUにおいて有効である。
次に本発明の第2の実施例について説明する。第1の実施例では、セラミックパッケージを垂直実装するとき、補強用のリード端子139を用いたが、これは必須のものではない。第2の実施例は、補強用リードを用いず、リード端子により補強を行う。図10(a)は、第2の実施例に係るセラミックパッケージの蓋を取り除いたときの上面図であり、同図(b)はその背面図、同図(c)はA2−A2線断面図であり、これらの図10は、図3(a)、(b)、(c)に対応するものである。また、図11は、図10のパッケージに用いられる1層目のセラミックプレートの平面図である。
パッケージ110aの側面114〜117の各コーナーには、面取りまたは凹部400が形成されている。垂直実装の際にランドに接続されるリード端子のうち、パッケージ110aの長手方向の両側に位置するリード端子131a(121a)、134a(124a)、135aおよび138aの金属層402が底面および側面において凹部400まで延在している。垂直実装するとき、パッケージ110aの凹部400の金属層402が半田によって基板ランドと接続されるようにすることで、パッケージの接合面積が増加し、接合強度が強化される。さらに、はんだが凹部400に回り込むことで、より接合強度が増強される。
本発明の好ましい実施の形態について詳述したが、本発明に係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
上記実施例では、2軸検出可能な加速度センサ用のパッケージを例示したが、加速度センサは1軸であってもよいし、回路基板上に複数の加速度センサを実装するものであってもよい。さらに本発明のセンサ用パッケージは、加速度センサ以外にも、振動センサ、角速度センサ、傾斜センサ用のパッケージにも適用することができる。さらに上記実施例では、セラミックパッケージの底面と側面に重複するリード端子を形成したが、リード端子を形成する面は適宜選択することが可能であり、また、セラミックパッケージの3面もしくはそれ以上の面に重複するリード端子を形成するようにしてもよい。セラミックパッケージに形成されるリード端子の配列や数等は、使用する目的や用途等に応じて適宜変更することができる。
さらにパッケージを垂直実装する場合に、対向する側のリード端子を均等にバランスさせて配置させたが、これに用いるリード端子は、実際に動作に関係のないダミー用端子、すなわちシリコンチップに接続されないリード端子(NC端子)を用いるようにしてもよい。さらに、セラミックパッケージを回路基板へ実装したとき、その接合強度が充分に得られるのであれば、リード端子は必ずしも対称に配列されなくてもよい。
本発明に係るセンサ用パッケージは、加速度センサ、振動センサ、傾斜センサなどの方向性をもつセンサ用パッケージとして利用することができる。特に、回路基板上に実装して、加速度等の検出を行う電子機器、電子装置、ECUなどにおいて利用される。
100:加速度センサ 110:セラミックパッケージ
112:底面 114〜117:側面
118:上面 121〜128:リード端子
131〜138:リード端子 139:補強用リード端子
200:回路基板 210、220:ランドパターン
211〜219:ランド 221〜229:ランド
310〜360:セラミックプレート
312、322、332:貫通穴 400:凹部
402:金属層
112:底面 114〜117:側面
118:上面 121〜128:リード端子
131〜138:リード端子 139:補強用リード端子
200:回路基板 210、220:ランドパターン
211〜219:ランド 221〜229:ランド
310〜360:セラミックプレート
312、322、332:貫通穴 400:凹部
402:金属層
Claims (16)
- 検出素子が形成されたチップと、
内部にチップを収容するセラミックパッケージと、
セラミックパッケージの少なくとも第1の面と第2の面に形成され、かつチップと電気的に接続された複数のリード端子とを有し、
第1の面に形成された複数のリード端子と第2の面に形成された複数のリード端子の少なくとも1部が重複している、センサ用パッケージ。 - 第1の面は、セラミックパッケージの底面であり、第2の面は、底面と直交するセラミックパッケージの側面である、請求項1に記載のセンサ用パッケージ。
- 複数のリード端子は、第1の面および第2の面にメタライズされている、請求項1または2に記載のセンサ用パッケージ。
- 複数のリード端子は、少なくとも電源供給用端子、接地用端子および検出素子の出力信号用端子を含み、これら電源供給用端子、接地用端子および検出素子の出力信号用端子が重複して第1の面および第2の面に形成されている、請求項1ないし3いずれか1つに記載のセンサ用パッケージ。
- 第2の面の複数のリード端子は、所定の基準線に関し対称に配列される、請求項1ないし4いずれか1つに記載のセンサ用パッケージ。
- 第2の面の複数のリード端子は、ダミー用のリード端子を含む、請求項5に記載のセンサ用パッケージ。
- セラミックパッケージは、複数のセラミックプレートを積層した多層構造を有し、第1の面の選択されたリード端子は、選択されたセラミックプレートに形成された配線層およびスルーホールを介して第2の面の選択されたリード端子に電気的に接続される、請求項1ないし6いずれか1つに記載のセンサ用パッケージ。
- 検出素子は、加速度、振動、角速度および傾斜のいずれかを検出する、請求項1ないし7いずれか1つに記載のセンサ用パッケージ。
- 第1の面および第2の面は、検出素子の検出軸と一定の関係にある、請求項1ないし9いずれか1つに記載のセンサ用パッケージ。
- 請求項1ないし9いずれか1つに記載のセンサ用パッケージと、当該パッケージを実装する回路基板とを有する検出装置。
- 回路基板には、第1の面および第2の面の少なくとも一方のリード端子に対応する導電性のランドパターンが形成されている、請求項10に記載の検出装置。
- センサ用パッケージの第1の面が回路基板に対向するように表面実装されるとき、第1の面の複数のリード端子が導電性のランドパターンにはんだ接続される、請求項11に記載の検出装置。
- センサ用パッケージの第2の面が回路基板に対向するように表面実装されるとき、第2の面の複数のリード端子が導電性のランドパターンにはんだ接続される、請求項11に記載の検出装置。
- 第1の面が回路基板に表面実装されたとき、回路基板に関して第1の方向の検出が可能であり、第2の面が回路基板に表面実装されたとき、回路基板に関して第2の方向の検出が可能である、請求項11ないし13いずれか1つに記載の検出装置。
- 回路基板は、エンジン制御用基板である、請求項10ないし14いずれか1つに記載の検出装置。
- 回路基板は、携帯用電子機器に取り付けられる回路基板である、請求項10ないし14いずれか1つに記載の検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005323271A JP2007132687A (ja) | 2005-11-08 | 2005-11-08 | センサ用パッケージおよびこれを用いた検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005323271A JP2007132687A (ja) | 2005-11-08 | 2005-11-08 | センサ用パッケージおよびこれを用いた検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007132687A true JP2007132687A (ja) | 2007-05-31 |
Family
ID=38154487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005323271A Pending JP2007132687A (ja) | 2005-11-08 | 2005-11-08 | センサ用パッケージおよびこれを用いた検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007132687A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009109472A (ja) * | 2007-10-10 | 2009-05-21 | Epson Toyocom Corp | 電子デバイス及び電子モジュール並びにこれらの製造方法 |
JP2009294077A (ja) * | 2008-06-05 | 2009-12-17 | Denso Corp | 半導体パッケージ |
JP2010171380A (ja) * | 2008-12-24 | 2010-08-05 | Shinko Electric Ind Co Ltd | 電子部品用パッケージ及びその製造方法並びに検出装置 |
JP2011104767A (ja) * | 2009-11-09 | 2011-06-02 | Honeywell Internatl Inc | ウェーハ・レベル・パッケージに関するシリコン・タブ・エッジ・マウント |
JP2011114031A (ja) * | 2009-11-24 | 2011-06-09 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用セラミックパッケージ |
JP2011114032A (ja) * | 2009-11-24 | 2011-06-09 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用セラミックパッケージ |
US8039967B2 (en) | 2009-02-04 | 2011-10-18 | Shinko Electric Industries Co., Ltd. | Wiring substrate with a wire terminal |
US8248813B2 (en) | 2007-10-10 | 2012-08-21 | Seiko Epson Corporation | Electronic device, electronic module, and methods for manufacturing the same |
JP2016025239A (ja) * | 2014-07-22 | 2016-02-08 | 京セラ株式会社 | 配線基板、電子装置および電子装置の実装構造 |
WO2017163815A1 (ja) * | 2016-03-22 | 2017-09-28 | パナソニックIpマネジメント株式会社 | センサ |
JP2019144240A (ja) * | 2018-02-23 | 2019-08-29 | アトランティック・イナーシャル・システムズ・リミテッドAtlantic Inertial Systems Limited | 慣性計測装置及び慣性計測装置を製造する方法 |
KR102678208B1 (ko) * | 2018-02-23 | 2024-06-26 | 애틀랜틱 이너셜 시스템스 리미티드 | 관성 측정 유닛 |
-
2005
- 2005-11-08 JP JP2005323271A patent/JP2007132687A/ja active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010166061A (ja) * | 2007-10-10 | 2010-07-29 | Epson Toyocom Corp | 電子デバイスの製造方法及び電子モジュールの製造方法 |
JP2009109472A (ja) * | 2007-10-10 | 2009-05-21 | Epson Toyocom Corp | 電子デバイス及び電子モジュール並びにこれらの製造方法 |
US8248813B2 (en) | 2007-10-10 | 2012-08-21 | Seiko Epson Corporation | Electronic device, electronic module, and methods for manufacturing the same |
JP2009294077A (ja) * | 2008-06-05 | 2009-12-17 | Denso Corp | 半導体パッケージ |
JP2010171380A (ja) * | 2008-12-24 | 2010-08-05 | Shinko Electric Ind Co Ltd | 電子部品用パッケージ及びその製造方法並びに検出装置 |
US8564077B2 (en) | 2008-12-24 | 2013-10-22 | Shinko Electric Industries Co., Ltd. | Package for electronic component, manufacturing method thereof and sensing apparatus |
US8039967B2 (en) | 2009-02-04 | 2011-10-18 | Shinko Electric Industries Co., Ltd. | Wiring substrate with a wire terminal |
JP2011104767A (ja) * | 2009-11-09 | 2011-06-02 | Honeywell Internatl Inc | ウェーハ・レベル・パッケージに関するシリコン・タブ・エッジ・マウント |
JP2011114032A (ja) * | 2009-11-24 | 2011-06-09 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用セラミックパッケージ |
JP2011114031A (ja) * | 2009-11-24 | 2011-06-09 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用セラミックパッケージ |
JP2016025239A (ja) * | 2014-07-22 | 2016-02-08 | 京セラ株式会社 | 配線基板、電子装置および電子装置の実装構造 |
WO2017163815A1 (ja) * | 2016-03-22 | 2017-09-28 | パナソニックIpマネジメント株式会社 | センサ |
JPWO2017163815A1 (ja) * | 2016-03-22 | 2019-01-31 | パナソニックIpマネジメント株式会社 | センサ |
JP2019144240A (ja) * | 2018-02-23 | 2019-08-29 | アトランティック・イナーシャル・システムズ・リミテッドAtlantic Inertial Systems Limited | 慣性計測装置及び慣性計測装置を製造する方法 |
JP7365774B2 (ja) | 2018-02-23 | 2023-10-20 | アトランティック・イナーシャル・システムズ・リミテッド | 慣性計測装置及び慣性計測装置を製造する方法 |
KR102678208B1 (ko) * | 2018-02-23 | 2024-06-26 | 애틀랜틱 이너셜 시스템스 리미티드 | 관성 측정 유닛 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007132687A (ja) | センサ用パッケージおよびこれを用いた検出装置 | |
KR100386995B1 (ko) | 반도체 장치 및 그 배선 방법 | |
US4956694A (en) | Integrated circuit chip stacking | |
JP5222509B2 (ja) | 半導体装置 | |
JP2509969B2 (ja) | 電子装置 | |
JP2008182767A (ja) | 水晶発振器 | |
JP2003133518A (ja) | 半導体モジュール | |
JP3925615B2 (ja) | 半導体モジュール | |
US20200266151A1 (en) | Electronic package structure | |
JP2006229121A (ja) | 圧電デバイス及び圧電装置並びに電子機器 | |
EP1041618A1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
JPH11168150A (ja) | 半導体集積回路装置 | |
JP2020113761A (ja) | センサユニットならびに基板およびキャリアを相互接続する方法 | |
JP4435756B2 (ja) | 半導体装置 | |
CN214570728U (zh) | Mems传感器及其封装结构 | |
JP2010178170A (ja) | 圧電発振器 | |
JP2010243196A (ja) | ジャイロセンサー | |
KR102578797B1 (ko) | 반도체 패키지 | |
JP2006339293A (ja) | 回路モジュール | |
JP4706634B2 (ja) | 半導体センサおよびその製造方法 | |
JP2007113919A (ja) | 3軸半導体センサ | |
JP4923937B2 (ja) | センサ装置 | |
JP2009049281A (ja) | 半導体センサモジュール | |
JP5699342B2 (ja) | 電子モジュール、電子モジュールの製造方法 | |
JP2008166525A (ja) | 電子回路モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080401 |