JP2008166525A - 電子回路モジュール - Google Patents

電子回路モジュール Download PDF

Info

Publication number
JP2008166525A
JP2008166525A JP2006355022A JP2006355022A JP2008166525A JP 2008166525 A JP2008166525 A JP 2008166525A JP 2006355022 A JP2006355022 A JP 2006355022A JP 2006355022 A JP2006355022 A JP 2006355022A JP 2008166525 A JP2008166525 A JP 2008166525A
Authority
JP
Japan
Prior art keywords
chip component
electronic circuit
circuit module
holding plate
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006355022A
Other languages
English (en)
Inventor
Kazuharu Aoki
一晴 青木
Takamitsu Shibayama
貴光 柴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2006355022A priority Critical patent/JP2008166525A/ja
Publication of JP2008166525A publication Critical patent/JP2008166525A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】空洞部の内部にチップ部品や半導体デバイスを実装しても配設スペースを無駄にすることなく多層配線板のレイアウトを多様化することができる電子回路モジュールを提供すること。
【解決手段】本発明の電子回路モジュール1は、2枚の多層配線板2、3によりチップ部品5を保持する絶縁性の保持板4を挟持してなる。保持板4はチップ部品5を挿入してその電極5aをそれぞれ露出させながらチップ部品5の側面を把持するチップ部品把持孔7を有する。2枚の多層配線板2、3は重ね合わせることにより保持板4を内蔵する空洞部10を形成し、その内部において支持部2c、3cにより保持板4を支持する。多層配線板2、3とチップ部品5とは空洞部10に設けられた接触子12を介して電気的に接続する。
【選択図】図2

Description

本発明は、電子回路モジュールに係り、特に、多層配線板の空洞部(キャビティ)の内部にチップ部品や半導体デバイスが実装されたモジュールに好適に利用できる電子回路モジュールに関する。
従来の電子回路モジュール101においては、その一例として、図13に示すように、多層配線板102にキャビティと呼ばれる空洞部102aが形成されており、その空洞部102aの内部にSAWフィルタなどのチップ部品103がフリップチップ実装もしくはワイヤボンディング実装されている。SAWフィルタなどのようにチップ部品103が湿度変化に敏感である場合、空洞部102aを覆う金属リッド107が空洞部102aの外縁に接着されており、空洞部102aの気密性が保持されている。また、空洞部102aの内部に実装しきれないチップ部品105や半導体デバイス104は多層配線板102の外面102fに配設され、カバー106がチップ部品105や半導体デバイス104を覆っている。
特開2002−299775号公報
しかしながら、図13に示すように、金属リッド107は導電体であるので、金属リッド107の表面上にチップ部品105を実装することができない。そのため、多層配線板102の配設スペースを有効利用することができないという問題があった。
また、チップ部品103、105や半導体デバイス104は空洞部102aの表面または多層配線板102の外面102fにしか実装するスペースがなく、そのわずかなスペースもカバー106により浸食されてしまう場合もあるため、多層配線板102のレイアウトを多様化することできないという問題があった。
そこで、本発明はこれらの点に鑑みてなされたものであり、空洞部の内部にチップ部品や半導体デバイスを実装しても配設スペースを無駄にすることなく多層配線板のレイアウトを多様化することができる電子回路モジュールを提供することを本発明の目的としている。
前述した目的を達成するため、本発明の電子回路モジュールは、その第1の態様として、両軸端面に電極が設けられているチップ部品と、前記チップ部品を挿入することにより前記チップ部品の電極をそれぞれ露出させながら前記チップ部品の側面を把持するチップ部品把持孔を有している絶縁性の保持板と、重ね合わせることにより前記保持板を内蔵する空洞部を形成するとともに、前記空洞部の内部において前記保持板を支持する支持部をそれぞれ有している2枚の多層配線板と、前記多層配線板の空洞部における前記保持板との対向面にそれぞれ配設されており、前記保持板が前記支持部にそれぞれ支持されながら前記空洞部内に封入されたときに前記チップ部品の前記電極にそれぞれ接続する接触子とを備えていることを特徴としている。
第1の態様の電子回路モジュールによれば、2枚の多層配線板を重ね合わせることによって形成された空洞部の内部にチップ部品を保持した保持板を内蔵してチップ部品を2枚の多層配線板に実装しているので、チップ部品の周辺のスペースを有効利用することができる。
本発明の第2の態様の電子回路モジュールは、第1の態様の電子回路モジュールにおいて、接触子はばね状に形成されていることを特徴としている。
第2の態様の電子回路モジュールによれば、1つの保持板に複数のチップ部品が挿入された際にチップ部品の電極から接触子までの距離がチップ部品ごとにばらついたとしても、接触子がばね変形することによりすべてのチップ部品の電極と接触することができる。
本発明の第3の態様の電子回路モジュールは、第1または第2の態様の電子回路モジュールにおいて、2枚の多層配線板は、支持部よりも外側から起立して空洞部を囲繞する側壁部を有しているとともに、側壁部の上面の全面を相互に固着して気密封止された空洞部を形成していることを特徴としている。なお、この側壁部は支持部と一体形成されていてもよい。
第3の態様の電子回路モジュールによれば、空洞部を気密封止することができるので、湿度変化に敏感なSAWフィルタをチップ部品として選択することができる。
本発明の第4の態様の電子回路モジュールは、第1から第3のいずれか1の態様の電子回路モジュールにおいて、チップ部品は、チップ部品把持孔の長さよりも高く形成されているとともに、チップ部品の両電極がチップ部品把持孔から突出するようにチップ部品把持孔に挿入されており、接触子は、2枚の多層配線板の支持部に支持された保持板に保持されたチップ部品の電極から空洞部の対向面までの距離と同等もしくはそれ以上の高さに形成されていることを特徴としている。
第4の態様の電子回路モジュールによれば、チップ部品の電極から接触子までの距離が保持板から接触子までの距離よりも短くなるので、接触子の高さを保持板から接触子までの距離と同等の高さに形成することができずに接触子の高さがその距離よりも低くなってしまう場合においても接触子をチップ部品の電極に接続させることができる。
本発明の第5の態様の電子回路モジュールは、第1から第3のいずれか1の態様の電子回路モジュールにおいて、チップ部品は、保持板のチップ部品把持孔の長さよりも低く形成されているとともに、チップ部品の両電極がチップ部品把持孔から突出せずに内在するようにチップ部品把持孔に挿入されており、接触子は、2枚の多層配線板の支持部に支持された保持板に保持されたチップ部品の電極から空洞部の対向面までの距離と同等もしくはそれ以上の高さに形成されていることを特徴としている。
第5の態様の電子回路モジュールによれば、チップ部品が保持板から突出していないことから、空洞部の対向面から保持板までの距離を短くすることができるので、その分だけ保持板を厚くすることができ、保持板を強固にすることができる。
本発明の第6の態様の電子回路モジュールは、第1から第5のいずれか1の態様の電子回路モジュールにおいて、前記保持板は、バンプが形成された半導体デバイスの側面に内側面を当接させて前記多層配線板の空洞部の対向面に前記バンプを向かい合わせるように把持する半導体デバイス把持穴を有しており、前記2枚の多層配線板は、前記半導体デバイス把持穴に保持された前記半導体デバイスのバンプと当接する電極パッドを前記対向面に有していることを特徴としている。
第6の態様の電子回路モジュールによれば、チップ部品だけでなく半導体デバイスも空洞部に内在させながら2枚の多層配線板に実装することができる。
本発明の第7の態様の電子回路モジュールは、第1から第6のいずれか1の態様の電子回路モジュールにおいて、前記チップ部品把持孔または前記半導体デバイス把持穴は、それらの内側面から内側に突出して前記チップ部品または前記半導体デバイスに当接しながら前記チップ部品または前記半導体デバイスを支持する支持突起部を有していることを特徴としている。
第7の態様の電子回路モジュールによれば、チップ部品および半導体デバイスに対するチップ部品把持孔および半導体デバイス把持穴の把持圧を高めることができるので、保持板はチップ部品および半導体デバイスを確実に保持することができる。
本発明の第8の態様の電子回路モジュールは、第1から第7のいずれか1の態様の電子回路モジュールにおいて、接触子は立体らせん状であることを特徴としている。
第8の態様の電子回路モジュールによれば、立体らせん状の接触子は板ばね状やその他の形状の接触子と比較して高く形成することができることから、接触子に加わる応力を分散することができるので、接触子が永久変形することを防止することができる。また、立体らせん状の接触子は他の形状の接触子と比較して弾性力を制御しやすいため、接触子の弾性力によりチップ部品が破壊されてしまうことを防止することができる。
本発明の第9の態様の電子回路モジュールは、第1から第8のいずれか1の態様の電子回路モジュールにおいて、2枚の多層配線板は、少なくとも一方の外面に、チップ部品、半導体デバイス、アンテナパターンもしくは回路素子またはそれらを組み合わせたものを有していることを特徴としている。
第9の態様の電子回路モジュールによれば、多層配線板の空洞部に内在するチップ部品や半導体デバイスと多層配線板の外面に配設されたチップ部品、半導体デバイス、アンテナパターンもしくは回路素子またはそれらを組み合わせたものとを組み合わせることにより、多様な電子回路モジュールを小型形成することができる。
本発明の電子回路モジュールによれば、2枚の多層配線板によって空洞部を形成してその内部にチップ部品や半導体デバイスを実装しているので、空洞部の内部にチップ部品や半導体デバイスを実装しても配設スペースを無駄にすることなく多層配線板のレイアウトを多様化することができるという効果を奏する。
以下、図1から図10を用いて、本発明の電子回路モジュールをその一実施形態により説明する。
本実施形態の電子回路モジュール1は、図1および図2に示すように、上下2枚の多層配線板2、3、それら2枚の多層配線板2、3に挟まれている保持板4、保持板4に保持されたチップ部品5および半導体デバイス6を備えている。
2枚の多層配線板2、3は、図1に示すように、平板状および枠状に形成された複数のプリント配線板(図示せず)を積層させてビア9により各プリント配線板を接続させて形成されている。プリント配線板の絶縁基板はLTCC(低温焼成セラミック)が選択されており、その導体はCuやAgが選択されている。また、2枚の多層配線板2、3は、矩形状の底面部2a、3a、その底面部2a、3aの外縁から起立する側壁部2b、3bおよび保持板4を支持する支持部2c、3cを有している。この側壁部2b、3bは図3に示すように底面部2a、3aを矩形状に囲繞しており、図1および図2に示すように上下2枚の多層配線板2、3を対向させて重ね合わせることにより略直方形状の空洞部10を形成している。この空洞部10は、図3に示すように側壁部2b、3bの上面2d、3dの全面にAuSnや樹脂などの接着剤11を矩形枠状に塗布し、図1および図2に示すようにそれらの上面2d、3dの全面を相互に固着することにより、気密封止されている。
また、図1から図3に示すように、空洞部10における保持板4の対向面2e、3eには接触子12および電極パッド13がそれぞれ形成されている。図1および図2に示すように、接触子12は保持板4に保持されたチップ部品5の電極5aに接続する位置に配設されており、電極パッド13は保持板4に保持された半導体デバイス6のバンプ6aに当接してフリップチップ実装することができる位置に配設されている。
ここで、接触子12の形状としては、板ばね、皿ばね、コイルばね、平面らせんばね、立体らせんばねなどのばね状を選択することができる。本実施形態の接触子12の形状においては、図1から図3に示すように、立体らせん状が選択されている。また、図2に示すように、この接触子12の高さは、少なくとも、保持板4に保持されたチップ部品5の電極5aから空洞部10の対向面2e、3eまでの距離と同等に形成されていればよい。本実施形態の接触子12は立体らせん状に形成されているため、接触子12の高さを前述したチップ部品5の電極5aから空洞部10の対向面2e、3eまでの距離よりも高く形成してチップ部品5の電極5aに接触子12の弾性力を適度に印加している。
また、上下2枚の多層配線板2、3は、図1から図3に示すように、空洞部10の内部において保持板4を支持する支持部2c、3cをそれぞれ有している。この支持部2c、3cは図1および図3に示すように両端の側壁部2b、3bの対向する二辺(本実施形態においては図2に示すような左右の二辺)の内側角部に下りの段差を設けることにより形成されており、図2に示すように支持部2c、3cに保持板4を載置して上下2枚の多層配線板2、3を重ね合わせることにより支持部2c、3cが保持板4を挟持するようになっている。図3に示すように、側壁部2b、3bの四辺(本実施形態においては図2に示すような上下左右の四辺)の内寸を保持板4の外寸に合わせて形成した場合は保持板4が側壁部2b、3bに嵌め込まれるために側壁部2b、3bの内側面が支持部2c、3cの一部となる。
さらに、図1および図2に示すように下方の多層配線板3の外面3fには電子回路モジュール1と外部回路(図示せず)とを接続するための電極14が形成されている。保持板4に保持されたチップ部品5や半導体デバイス6以外にも2枚の多層配線板2、3にチップ部品5や半導体デバイス6を接続させる場合には、図4および図5に示すように、上方の多層配線板2の外面2fにチップ部品5、半導体デバイス6、図示しない回路素子を接続させる。また、電子回路モジュール1に無線通信機能を付加させる場合には、図6および図7に示すように、上方の多層配線板2の外面2fにアンテナパターン16を印刷形成する。アンテナパターン16のアンテナ長が外面2fの一辺よりも長い場合、図7に示すようなコ字形状にしたり、図示はしないが平面らせん状に形成することが好ましい。また、上方の多層配線板2に接続するにはその内部に形成された励振電極15を介して接続することが好ましい。もちろん、図4および図5に示すチップ部品5、半導体デバイス6、図示しない回路素子ならびに図6および図7に示すアンテナパターン16を組み合わせて電子回路モジュール1を形成してもよい。
保持板4は、図1、図2および図8に示すように、液晶ポリマーなどの弾性を有する絶縁性材料を用いて矩形状に形成されている。また、この保持板4は、後述するように複数のチップ部品把持孔7および半導体デバイス把持穴8を有している。
チップ部品把持孔7については、チップ部品5の両軸端面に電極5aがそれぞれ設けられていることから、チップ部品5を挿入することによりチップ部品5の電極5aをそれぞれ露出させながらチップ部品5の側面を把持するように形成されている。例えば、幅0.2mm×長さ0.2mm×高さ0.4mmのチップ部品5をチップ部品把持孔7に挿入する場合、チップ部品把持孔7の形状を矩形にして幅0.2mm×長さ0.2mmとすることによりチップ部品5を摩擦力により把持するようにチップ部品把持孔7が形成されていてもよい。
本実施形態のチップ部品把持孔7においては、図9および図10に示すように、その内側面7bから内側に突出しており、チップ部品5に当接してチップ部品5を支持する支持突起部7aが形成されていてもよい。本実施形態のチップ部品把持孔7は矩形状に形成されているため、その4つの内側面7bから1個ずつ合計4個の支持突起部7aがチップ部品5の中央に向いて突出して形成されている。チップ部品把持孔7の深さ(本実施形態においては保持板4の厚さに相当)については図1、図2および図10に示すようにチップ部品5の高さよりも浅く(例えば0.3mm程度に)形成されており、チップ部品5の両電極5aがチップ部品把持孔7から突出するようにチップ部品把持孔7に挿入されている。
半導体デバイス把持穴8については、図1、図2および図8に示すように、非貫通の矩形穴状に形成されており、その寸法は半導体デバイス6の大きさに合わせて設定されている。つまり、半導体デバイス把持穴8は、バンプ6aが形成された半導体デバイス6の側面に半導体デバイス把持穴8の内側面8bを当接させることにより空洞部10の対向面2e、3eにバンプ6aを向かい合わせて把持するように形成されている。図示はしないが、半導体デバイス6に当接して半導体デバイス6を支持する支持突起部が半導体デバイス把持穴8の内側面8bに形成されていてもよい。
次に、図1から図10を用いて、本実施形態の電子回路モジュール1の作用を説明する。
本実施形態の電子回路モジュール1においては、図1および図2に示すように、2枚の多層配線板2、3を向かい合わせて重ね合わせることにより空洞部10を形成し、その空洞部10の内部にチップ部品5および半導体デバイス6を保持した保持板4を内蔵することにより、2枚の多層配線板2、3の内側にチップ部品5および半導体デバイス6を実装している。このチップ部品5はチップ部品5としての役割だけでなく、上下2枚の多層配線板2、3を電気的に接続させる接続子としての役割も果たしている。つまり、接続子の役割も果たすチップ部品5および半導体デバイス6の上下に2枚の多層配線板2、3を配置しているので、2枚の多層配線板2、3の外面2f、3fにも他の回路部品を実装することができる。このことから、チップ部品5の周辺のスペースを有効利用することができる。例えば、図4から図7に示すように、チップ部品5、半導体デバイス6、回路素子もしくはアンテナパターン16またはそれらを組み合わせたものを2枚の多層配線板2、3の外面2f、3fに実装した場合、多様な電子回路モジュール1を小型形成することができる。
また、図1から図3に示すように、2枚の多層配線板2、3は、保持板4を支持する支持部2c、3cよりも外側から起立して空洞部10を囲繞する側壁部2b、3bを有している。この側壁部2b、3bの上面2d、3dの全面を相互に固着することにより、2枚の多層配線板2、3の間に気密封止された空洞部10が形成される。空洞部10が気密封止されると空洞部10の内部の湿度が一定になるため、湿度変化に敏感なSAWフィルタをチップ部品5として選択することができる。
保持板4に保持されたチップ部品5は、図1および図2に示すように、接触子12を介して2枚の多層配線板2、3と電気的に接続している。1つの保持板4に複数のチップ部品5が挿入された際、チップ部品5の製造誤差やチップ部品把持孔7への挿入誤差によりチップ部品把持孔7からのチップ部品5の突出具合、すなわちチップ部品5の電極5aから接触子12までの距離が異なってしまうこともある。本実施形態においては、この接触子12がばね状に形成されているので、チップ部品5の電極5aから接触子12までの距離がチップ部品5ごとにばらついたとしても、接触子12がばね変形することによりすべてのチップ部品5の電極5aと接触することができる。
特に、図3に示すように、この接触子12が立体らせん状に形成されている場合、板ばね状やその他の形状の接触子12と比較して接触子12の高さを高く形成することができる。そのため、接触子12に加わる応力を全体に分散して小さくすることができるので、接触子12が永久変形してしまうことを防止することができる。また、立体らせん状の接触子12は他の形状の接触子12と比較して弾性力を制御しやすいため、接触子12の弾性力が大きすぎてチップ部品5が破壊されてしまうことを防止することができる。
そして、本実施形態においては、チップ部品5の大きさが幅0.2mm×長さ0.2mm×高さ0.4mm程度であり小型になるため、チップ部品5に接触する接触子12もチップ部品5の大きさに合わせて小型になる。このことから、接触子12の形成が複雑かつ困難になり、図2に示すような支持部2c、3cに支持された保持板4から空洞部10の対向面2e、3eまでの距離よりも接触子12の高さを高く形成することができない場合もある。そのため、図10に示すように、保持板4の厚さをチップ部品5の高さよりも薄くすることによりチップ部品5をチップ部品把持孔7の長さよりも高くし、チップ部品5の両電極5aがチップ部品把持孔7から突出するようにチップ部品5をチップ部品把持孔7に挿入している。これにより、図2に示すように、チップ部品5の電極5aから接触子12までの距離が保持板4から接触子12までの距離よりも短くなるので、接触子12の高さが保持板4から接触子12までの距離よりも低くなってしまう場合においてもチップ部品5の電極5aに接触子12を確実に接続させることができる。
そして、チップ部品5を把持するチップ部品把持孔7は、図1および図2に示すように、チップ部品5を摩擦力により把持している。ここで、本実施形態のチップ部品把持孔7においては、図9および図10に示すように、チップ部品把持孔7の内側面7bに支持突起部7aを形成している。これによってチップ部品5に対するチップ部品把持孔7の把持圧を高めて摩擦力を強めることができるので、保持板4がチップ部品5を確実に保持することができる。図示はしないが、図8に示す半導体デバイス把持穴8の内側面8bにも同様の支持突起部を形成することにより、半導体デバイス6に対する半導体デバイス把持穴8の把持圧を高めることができ、保持板4が半導体デバイス6を確実に保持することができる。
すなわち、本実施形態の電子回路モジュール1によれば、2枚の多層配線板2、3によって空洞部10を形成してその内部にチップ部品5や半導体デバイス6を実装しているので、空洞部10の内部にチップ部品5や半導体デバイス6を実装しても配設スペースを無駄にすることなく多層配線板2、3のレイアウトを多様化することができるという効果を奏する。
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。
例えば、図8および図10に示すように、本実施形態のチップ部品5の電極5aはチップ部品把持孔7から突出するように挿入されている。しかし、図11に示すように他の実施形態において接触子12の高さを高く形成することができる場合、図11および図12に示すようにチップ部品5の両電極5aがチップ部品把持孔7から突出せずに内在するようにチップ部品把持孔7に挿入されていてもよい。その際には、保持板4の厚さをチップ部品5の高さよりも厚くすることによりチップ部品5を保持板4のチップ部品把持孔7の長さよりも低くする。また、図11に示すように接触子12の高さをチップ部品5の電極5aから空洞部10の対向面2e、3eまでの距離と同等もしくはそれ以上の高さにする。他の実施形態においてはチップ部品5が保持板4から突出していないことから、空洞部10の対向面2e、3eから保持板4までの距離を本実施形態よりも狭くすることができるので、その分だけ保持板4を厚くすることができ、保持板4を強固にできる。
本実施形態の電子回路モジュールを示す分解縦断面図 本実施形態の電子回路モジュールを示す縦断面図 本実施形態の多層配線板を空洞部側から示す平面図 本実施形態の電子回路モジュールにおいて多層配線板の外面にチップ部品や半導体デバイスを実装した状態を示す縦断面図 本実施形態の電子回路モジュールにおいて多層配線板の外面にチップ部品や半導体デバイスを実装した状態を示す平面図 本実施形態の電子回路モジュールにおいて多層配線板の外面にアンテナパターンを印刷形成した状態を示す縦断面図 本実施形態の電子回路モジュールにおいて多層配線板の外面にアンテナパターンを印刷形成した状態を示す平面図 本実施形態の保持板を示す斜視図 本実施形態のチップ部品把持孔に支持突起部が形成された保持板を示す平面図 本実施形態のチップ部品把持孔に支持突起部が形成された状態を示す部分縦断面図 他の実施形態のチップ部品の高さとチップ部品把持孔の長さとの関係を示す部分縦断面図 他の実施形態の保持板を示す斜視図 従来の電子回路モジュールを示す縦断面図
符号の説明
1 電子回路モジュール
2、3 多層配線板
2b、3b 側壁部
2c、3c 支持部
4 保持板
5 チップ部品
6 半導体デバイス
7 チップ部品把持孔
8 半導体デバイス把持穴
10 空洞部
12 接触子

Claims (9)

  1. 両軸端面に電極が設けられているチップ部品と、
    前記チップ部品を挿入することにより前記チップ部品の電極をそれぞれ露出させながら前記チップ部品の側面を把持するチップ部品把持孔を有している絶縁性の保持板と、
    重ね合わせることにより前記保持板を内蔵する空洞部を形成するとともに、前記空洞部の内部において前記保持板を支持する支持部をそれぞれ有している2枚の多層配線板と、
    前記多層配線板の空洞部における前記保持板との対向面にそれぞれ配設されており、前記保持板が前記支持部にそれぞれ支持されながら前記空洞部内に封入されたときに前記チップ部品の前記電極にそれぞれ接続する接触子と
    を備えていることを特徴とする電子回路モジュール。
  2. 前記接触子は、ばね状に形成されている
    ことを特徴とする請求項1に記載の電子回路モジュール。
  3. 前記2枚の多層配線板は、前記支持部よりも外側から起立して前記空洞部を囲繞する側壁部を有しているとともに、前記側壁部の上面の全面を相互に固着して気密封止された前記空洞部を形成している
    ことを特徴とする請求項1または請求項2に記載の電子回路モジュール。
  4. 前記チップ部品は、チップ部品把持孔の長さよりも高く形成されているとともに、前記チップ部品の両電極が前記チップ部品把持孔から突出するように前記チップ部品把持孔に挿入されており、
    前記接触子は、前記2枚の多層配線板の支持部に支持された前記保持板に保持された前記チップ部品の電極から前記空洞部の対向面までの距離と同等もしくはそれ以上の高さに形成されている
    ことを特徴とする請求項1から請求項3のいずれか1項に記載の電子回路モジュール。
  5. 前記チップ部品は、前記保持板のチップ部品把持孔の長さよりも低く形成されているとともに、前記チップ部品の両電極が前記チップ部品把持孔から突出せずに内在するように前記チップ部品把持孔に挿入されており、
    前記接触子は、前記2枚の多層配線板の支持部に支持された前記保持板に保持された前記チップ部品の電極から前記空洞部の対向面までの距離と同等もしくはそれ以上の高さに形成されている
    ことを特徴とする請求項1から請求項3のいずれか1項に記載の電子回路モジュール。
  6. 前記保持板は、バンプが形成された半導体デバイスの側面に内側面を当接させて前記多層配線板の空洞部の対向面に前記バンプを向かい合わせるように把持する半導体デバイス把持穴を有しており、
    前記2枚の多層配線板は、前記半導体デバイス把持穴に保持された前記半導体デバイスのバンプと当接する電極パッドを前記対向面に有している
    ことを特徴とする請求項1から請求項5のいずれか1項に記載の電子回路モジュール。
  7. 前記チップ部品把持孔または前記半導体デバイス把持穴は、それらの内側面から内側に突出して前記チップ部品または前記半導体デバイスに当接しながら前記チップ部品または前記半導体デバイスを支持する支持突起部を有している
    ことを特徴とする請求項1から請求項6のいずれか1項に記載の電子回路モジュール。
  8. 前記接触子は、立体らせん状である
    ことを特徴とする請求項1から請求項7のいずれか1項に記載の電子回路モジュール。
  9. 前記2枚の多層配線板は、少なくとも一方の外面に、チップ部品、半導体デバイス、アンテナパターンもしくは回路素子またはそれらを組み合わせたものを有している
    ことを特徴とする請求項1から請求項8のいずれか1項に記載の電子回路モジュール。
JP2006355022A 2006-12-28 2006-12-28 電子回路モジュール Withdrawn JP2008166525A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006355022A JP2008166525A (ja) 2006-12-28 2006-12-28 電子回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006355022A JP2008166525A (ja) 2006-12-28 2006-12-28 電子回路モジュール

Publications (1)

Publication Number Publication Date
JP2008166525A true JP2008166525A (ja) 2008-07-17

Family

ID=39695599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006355022A Withdrawn JP2008166525A (ja) 2006-12-28 2006-12-28 電子回路モジュール

Country Status (1)

Country Link
JP (1) JP2008166525A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101118817B1 (ko) * 2010-07-05 2012-03-12 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법
KR101175901B1 (ko) 2011-10-25 2012-08-23 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101118817B1 (ko) * 2010-07-05 2012-03-12 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법
KR101175901B1 (ko) 2011-10-25 2012-08-23 삼성전기주식회사 다층 임베디드 인쇄회로기판 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
JP2006279485A (ja) 高安定圧電発振器
JP2007123591A (ja) プリント回路板、プリント回路板の製造方法および電子機器
KR20150025129A (ko) 전자 소자 모듈 및 그 제조 방법
JP4646960B2 (ja) 固体撮像素子収納用パッケージ及び撮像装置
WO2000019515A1 (fr) Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
JP3996904B2 (ja) 電子素子用の表面実装ベース
JP2008166525A (ja) 電子回路モジュール
JP2008113894A (ja) 半導体装置及び、電子装置
JP2006190834A (ja) 半導体パッケージ及びフレキシブルサーキット基板
KR20170008048A (ko) 전자 소자 모듈 및 그 제조 방법
JP2544976B2 (ja) 半導体集積回路モジュ―ル
JP2570336B2 (ja) ハイブリッド集積回路装置
JP2006339276A (ja) 接続用基板及びその製造方法
JP2007049764A (ja) 表面実装型圧電発振器ユニット
US7190235B2 (en) Surface mounted crystal unit
JP6956022B2 (ja) 配線基板、電子装置及び電子モジュール
JP7085974B2 (ja) 半導体装置
JP5804762B2 (ja) 圧電デバイス
JP6813682B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2007124223A (ja) 圧電振動子収納用パッケージおよび圧電振動装置
KR100538145B1 (ko) 이종 기판으로 이루어진 모듈 및 이의 조립 방법
JP2008187751A (ja) 表面実装型圧電発振器
JP2007235388A (ja) 水晶発振器
JPH0458189B2 (ja)
JP2006156558A (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100302